-
Die
Erfindung betrifft einen zeitversetzt arbeitenden Analog-Digital-Wandler sowie
ein Sortierverfahren zum Betreiben dieses Analog-Digital-Wandlers.
-
Bei
der modernen Datenverarbeitung besteht der Bedarf, eine immer größere Datenmenge
in immer kürzerer
Zeit zu verarbeiten und für
die weitere Datenkommunikation aufzubereiten. Die entsprechenden
elektronischen Bauelemente, wie zum Beispiel Speicherbausteine,
Prozessoren, aber auch Logikbausteine, wie PLDs oder FPGAs, werden
daher für
zunehmend höhere
Taktfrequenzen ausgelegt. Dies hat zur Folge, dass auch die Analog-Digital-Wandler (ADC),
die in solchen elektronischen Bauelementen vorhanden sind, entsprechend
hohe Abtastraten aufweisen müssen.
-
Ein
Analog-Digital-Wandler, der aufgrund seiner hohen Abtastgeschwindigkeit
in jüngster
Zeit immer mehr an Bedeutung gewinnt, ist der so genannte zeitversetzt
arbeitende Analog-Digital-Wandler,
der in der einschlägigen
Literatur auch als „Time Interleaved
Analogue to Digital Converter" (TIADC) oder
kurz als Converter Arrays bezeichnet wird. Der Aufbau und die Funktionsweise
eines solchen zeitversetzt arbeitenden Analog-Digital-Wandlers, der nachfolgend kurz
als TIADC bezeichnet wird, ist in dem Artikel /1/ beschrieben.
-
Im
einfachsten Fall weist ein TIADC zwei zueinander parallel angeordnete
Analog-Digital-Wandler als Bestandteil eines Wandler-Arrays auf,
die ein gemeinsames analoges Eingangssignal zeitversetzt abwechselnd
abtasten und in digitaler Form bereitstellen. Durch diese Parallelschaltung
und das abwechselnde Betreiben der parallel angeordneten Wandler
erscheint die Abtast- und Umsetzrate des gesamten TIADCs gegenüber der
Abtastrate der einzelnen parallelen ADCs verdoppelt. Allge mein kann ein
TIADC aus einer beliebigen Vielzahl von parallel zueinander angeordneten
ADCs bestehen.
-
1 zeigt anhand eines schematischen Schaltbildes
den Aufbau eines bekannten TIADCs. Der zeitversetzt arbeitende ADC
weist ein Wandler-Array mit N parallel zueinander angeordneten ADCs 2-1 bis 2-N auf,
die eingangsseitig mit dem Eingang 4 und ausgangsseitig
mit einem Eingang eines Multiplexers 3 verbunden sind.
Den einzelnen ADCs 2-1 bis 2-N, die meist auch
ADC-Kanäle
bezeichnet werden, wird das analoge Eingangssignal XIN zugeführt, welches
von den einzelnen ADCs 2-1 bis 2-N mit einem gewissen
zeitlichen Versatz abgetastet und digitalisiert wird. Über den
Multiplexers 3 werden die einzelnen digitalen Signale der
ADCs 2-1 bis 2-N zusammengeführt, sodass für das digitale Ausgangssignal
XOUT am Ausgang 5 effektiv eine höhere Abtastrate erreicht wird.
Idealerweise wird die effektive Abtastrate des TIADCs auf das N-fache
der Abtastrate eines einzelnen ADCs 2-1 bis 2-N erhöht.
-
Die
einzelnen ADCs 2-1 bis 2-N sind innerhalb des
Wandler-Arrays nach
deren Herstellungsprozess physikalisch fest, also nicht mehr verschiebbar
angeordnet. Bei einem solchen Array einzelner ADCs 2-1 bis 2-N entsteht
aber das Problem, dass jede Art der Fehlanpassung (Mismatch) der
einzelnen ADCs 2-1 bis 2-N zueinander zu einem
Umsetzfehler führt,
der sich im Ausgangssignal XOUT auswirkt. Eine solche Fehlanpassung
kann von verschiedenen Parametern abhängen, die nachfolgend kurz beschrieben
werden:
Beispielsweise existiert bei der Verwendung einer Vielzahl
von einzelnen ADCs 2-1 bis 2-N innerhalb eines
Wandler-Arrays ein zeitlicher Offset zwischen den einzelnen Wandlern.
Ein zeitlicher Offset ist definiert als eine Abweichung vom idealen
Abtastzeitpunkt (auch als Delay Mismatch, Timing Mismatch oder Apperture
Delay Mismatch bezeichnet). Unterschiedliche zeitliche Offset-Werte
der einzelnen ADCs 2-1 bis 2-N führen aber
zu einem unerwünschten
Störspektrum
im Ausgangssignal XOUT. Für
die Frequenz dieses Störspektrums
gilt für
ein sinusförmiges
Eingangssignal mit der Frequenz fe der Zusammenhang: ± fe +
(m·fs/N),wobei
mit fs die Abtastfrequenz, mit N die Anzahl der Wandler bezeichnet
ist und m = [0....N-1] ein ganzzahliges Vielfaches bezeichnet. Vor
allem bei hohen Frequenzen werden die Abstände bzw. Zeitversätze benachbarter
Wandler immer kleiner, so dass sich das zeitliche Offset-Problem
hier immer vorherrschender zeigt.
-
In
gleicher Weise führen
auch Unterschiede in der Verstärkung
des Eingangssignals zu unerwünschten
zusätzlichen
Spektren, deren Frequenz allerdings vom Eingangssignal abhängig ist.
Auch Fehlanpassungen in der Bandbreite der einzelnen parallelen
ADCs des Wandler-Arrays führen
typischerweise zu unerwünschten
zusätzlichen
Störspektren.
Insgesamt ist also festzustellen, dass die einzelnen parallelen
ADCs typischerweise zwar meist geringe, jedoch unterschiedliche
Eigenschaften aufweisen, was sich zumeist negativ auf die Eigenschaften
der gesamten Wandleranordnung auswirkt. Insbesondere zieht jede
Form der Abweichung im Übertragungsverhalten
und damit der Übertragungsfunktion
der einzelnen ADCs zusätzliche
unerwünschte
Störspektren
im Ausgangssignal nach sich.
-
2 zeigt das Ausgangsspektrum
PS eines zeitversetzt arbeitenden ADCs für den Fall N = 8, also bei
Verwendung von 8 parallelen ADCs. Mit Bezugszeichen 6 ist
das sich aus der Umsetzung des Eingangssignals XIN ergebende Eingangsspektrum bezeichnet.
Dieses Eingangsspektrum 6 ist vorgegeben und verändert sich
durch eine Änderung
der Kanalabfolge nicht. Zusätzlich
zu diesem Eingangsspektrum 6 sind noch zusätzliche
Spektren 7 vorhanden, die im Abstand fs/N vorhanden sind.
Diese zusätzlichen
Spektren 7, die sich aus den oben genannten Fehlanpassungen
der einzelnen Wandler ergeben, stellen bewertete Kopien des sich
aus dem Eingangssignal XIN ergebenden Eingangsspektrums 6 dar
und enthalten somit auch die Eigenschaften des Eingangssignals XIN.
Die Leistung, die in diesen zusätzlichen
Spektren 7 enthalten ist, ist – wie in 2 dargestellt ist – aufgrund der zufälligen Fehlanpassungen
mehr oder weniger zufällig
verteilt und befindet sich also auch im Bereich des Spektrums 6 für das Eingangssignals
XIN. Dies ist allerdings unerwünscht,
insbesondere dann, wenn die Leistung dieser zusätzlichen Spektren 7 im
Bereich des Eingangsspektrums 6 sehr groß ist.
-
Das
Problem der Fehlanpassung und insbesondere die sich durch unterschiedliche
zeitliche Offset-Werte ergebende Fehlanpassung nimmt mit zunehmend
kleineren Strukturgrößen, wie
sie in zukünftigen
Herstellungstechnologien im so genannten Deep Submicron Bereich
mit Strukturbreiten unter 70 nm verwendet werden, zu, da sich dort
absolute Fehler aufgrund der geringeren Strukturbreiten immer gravierender
auswirken werden. Insbesondere für diese
zukünftigen
Herstellungstechnologien wird der Bedarf einer Leistungsoptimierung
der einzelnen ADCs eines zeitversetzt arbeitenden Analog-Digital-Wandlers
immer bedeutender.
-
Die
oben genannten Fehlanpassungen können
zum einen durch analoge Schaltungsmaßnahmen oder durch digitale
Kalibrierungsverfahren vermieden und/oder vermindert werden, die
nachfolgend kurz beschrieben werden sollen:
Analoge Schaltungsmaßnahmen
zur Verminderung von Fehlanpassungen gehen, sofern dies insbesondere
bei einer Vielzahl von einzelnen ADCs eines Wandler-Arrays überhaupt
möglich
ist, mit einem sehr hohen Schaltungsaufwand verbunden mit einem
sehr hohen Leistungsverbrauch einher. Diese Schaltungsmaßnahmen
setzen auf einer schaltungstechnischen Fehlervermeidung auf, indem
sie zum Beispiel eine hoch genaue Takterzeugung zur Ansteuerung
der einzelnen ADCs des Wandler-Arrays realisieren, sodass das zeitliche
Offset-Problem erst gar nicht entsteht. Insbesondere bei sehr hohen
Frequenzen ist diese Lösung
allerdings mit vertretbarem Aufwand sehr schwer realisierbar.
-
Die
zum Beispiel in /2/ und /3/ beschriebenen digitalen Kalibirerverfahren
lösen das
Problem der Verstärkungsanpassung
(/2/) und der zeitlichen Offset-Fehleranpassung (/3/). Die Präzision dieser
digitalen Verfahren hängt
aber direkt davon ab, wie exakt der jeweilige Parameter, also die
Verstärkung
und der zeitliche Offset-Fehler, ermittelt werden, also wie genau
die Fehleridentifizierung ist. Für
die Ermittlung und damit auch für
die Korrektur von Abtastzeitfehleranpassungen existieren derzeit
nur sehr aufwändige
numerische Verfahren, die insbesondere bei der Verwendung einer
Vielzahl von einzelnen ADCs eines TIADCs mit einem exorbitant hohen,
den vertretbaren Rahmen sprengenden Rechenaufwand realisierbar sind.
Vor allem die Korrektur, die im laufenden Betrieb des TIADCs durchgeführt werden
muss, stellt aufgrund der dafür
erforderlichen Rechenleistung eine technisch sehr häufig nicht
bewältigbare
Hürde dar.
Diese Art der Fehlerkompensation ist daher häufig nicht praktikabel.
-
Aus
diesen Gründen
wird sehr häufig
eine Fehlerreduzierung, bei der die Auswirkungen einer Fehlanpassung
verringert werden soll, vorgenommen. In /4/, /5/, /6/ werden Algorithmen
und Schaltungsanordnungen beschrieben, die eine gewisse Zufälligkeit
in die Abfolge der einzelnen ADCs während dem parallelen Betrieb
dieser ADCs und dadurch eine Verteilung des durch die Fehlanpassung erzeugten
Fehlerspektrums mit sich bringen sollen. Diese eingebrachte Zufälligkeit
in der Abfolge der einzelnen ADCs bewirkt eine gleichmäßige Verteilung
der durch Fehlanpassungen entstehenden spektralen Leistung über das
gesamte Frequenzband. Problematisch an diesen Verfahren ist allerdings,
dass keine wirkliche Verbesserung im Signal-Rausch-Verhältnis realisiert
wird, da die unerwünschte
Leistung eben nicht beseitigt, sondern lediglich gleichmäßig verteilt
wird. Außerdem
basieren diese zufällige
Verteilung, die nachfolgend kurz als Randomisierung bezeichnet wird,
auf einer mehr oder weniger großen
Anzahl von Abtastwerten, die bei kurzen Messungen oder stoßartigen
Signalen, wie so genannte Signal-Bursts, aber nicht vorhanden ist.
Bei solchen kurzen Signalen ist eine ausreichende stochastische
Verteilung der Wandler daher meist nicht gegeben. Darüber hinaus
existieren bei diesem Randomisierungsverfahren auch gewisse Einschränkungen,
die sich aus den physikalischen Randbedingungen des Wandlerbetriebs
(Setup- und Hold-Zeit) ergeben.
-
Vor
diesem Hintergrund liegt der vorliegenden Erfindung daher die Aufgabe
zugrunde, eine Optimierung der Betriebsabfolge der einzelnen ADCs
eines Wandler-Arrays vorzunehmen. Insbesondere soll dadurch das
Ausgangsspektrum durch eine optimale Abfolge der einzelnen ADCs
eines Wandler-Arrays verbessert werden.
-
Erfindungsgemäß wird zumindest
eine dieser Aufgaben durch eine Wandleranordnung mit den Merkmalen
des Patentanspruchs 1 sowie durch ein Verfahren mit den Merkmalen
des Patentanspruchs 13 gelöst.
-
Demgemäß ist vorgesehen:
- – Eine
Wandleranordnung mit einem zeitversetzt arbeitenden AD-Wandler zum
Wandeln eines Eingangssignals in ein digitales Ausgangssignal enthaltend
ein Wandler-Array mit einer Vielzahl von in einer festen Reihenfolge
und parallel zueinander angeordneten Einzel-AD-Wandlern, die zueinander
zeitversetzt betreibbar sind, mit einem Verknüpfungsnetzwerk, das für eine zeitversetzte
Ansteuerung jeweils ein Steuersignal für jeweils einen Einzel-AD-Wandler
erzeugt, wobei das Verknüpfungsnetzwerk
die zeitliche Reihenfolge, mit der die Steuersignale die Einzel-AD-Wandler
ansteuern, derart vorgibt, dass aufgrund dieser Reihenfolge der
Steuersignale und damit der Reihenfolge der angesteuerten Einzel-AD-Wandler
zumindest eine Reduzierung eines störenden Spektrums im Spektrums
des Ausgangssignals vorliegt. (Patentanspruch 1)
- – Ein
Sortierverfahren zum Betreiben einer erfindungsgemäßen Wandleranordnung
zur spektralen Formung des Spektrums des Ausgangssignals, mit den
Verfahrensschritten:
(a) Ein Wandler-Array mit einer Vielzahl
von in einer festen Reihenfolge und parallel zueinander angeordneten
Einzel-AD-Wandlern wird bereitgestellt;
(b) Ermitteln zumindest
eines für
eine optimale Reihenfolge der Einzel-AD-Wandler innerhalb des Wandler-Arrays notwenigen
Parameters;
(c) Zuordnung einer Reihenfolge der Einzel-AD-Wandler,
mit der diese zeitversetzt angesteuert werden, nach Maßgabe des
oder der ermittelten Parameter. (Patentanspruch 13)
-
Die
der vorliegenden Erfindung zugrunde liegende Idee besteht darin,
bei verschiedenen zeitversetzt arbeitenden AD-Wandlern für jedes
einzelne Wandler-Array eine vorbestimmte, eben für dieses Wandler-Array optimale
Abfolge der Wandler vorzugeben, um eine spektrale Formung der durch
Fehlanpassungen verursachten Ausgangsleistung zu erhalten. Die der
vorliegenden Erfindung zugrunde liegende Erkenntnis besteht darin,
dass durch eine Festlegung einer vorbestimmten Abfolge der einzelnen ADCs
für jedes
individuelle Wandler-Array die Leistung der Fehlanpassungen eines
zeitversetzt arbeitenden Analog-Digital-Wandlers
spektral geformt und damit optimiert werden kann.
-
Dabei
wird in einem Messzyklus eine Identifizierung einer jeweiligen Fehlanpassung
des zeitversetzt arbeitenden AD-Wandlers
vorgenommen (Fehleridentifizierung). Dieser Messzyklus kann zu einem beliebigen
Zeitpunkt durchgeführt
werden, das heißt während des
Betriebes des zeitversetzt arbeitenden AD-Wandlers oder auch bereits
bei dessen Herstellung. Für
diesen Messzyklus werden bestimmten Parameter vorgegeben, an hand
dem oder anhand denen die optimale Wandlerabfolge bestimmt wird.
Auf diese Weise lässt
sich nach einer Fehleridentifizierung eine Fehlerreduzierung vornehmen,
bei der das Ausgangsspektrum des zeitversetzt arbeitenden Analog-Digital-Wandlers abhängig von
dem oder den vorgegebenen Parametern spektral geformt werden kann.
-
Für die spektrale
Formung wird die Energie bzw. die Leistung der unerwünschten,
zusätzlich
zu dem Nutzspektrum vorhandenen Störspektren auf bestimmte Punkte
des Ausgangsspektrums verschoben, um dort in der Folge durch ein
geeignetes Filter (digital oder analog) herausgefiltert zu werden.
Durch geeignete Maßnahmen,
wie zum Beispiel Überabtastung
und/oder Filterung des Eingangssignals kann man ein Spektrum, also
ein Spektrum außerhalb
des Nutzspektrums (Nutzband) des Ausgangssignals, erhalten, wohin
die unerwünschten
Störspektren
verschoben werden können.
Als Folge davon weist das Nutzband des Ausgangssignals einen geringeren Anteil
des Störspektrums
auf. Dies wird insgesamt dadurch erzielt, dass die Reihenfolge der
einzelnen AD-Wandler des Wandler-Arrays hinsichtlich des Spektrums
in einer optimierten Reihenfolge zeitversetzt zueinander angesteuert
werden, dass heißt
es wird hier eine optimierte Sequenz zur Ansteuerung der AD-Wandler
des Wandler-Arrays vorgegeben.
-
Diese
spektrale Formung des Ausgangsspektrums durch Vorgeben der optimierten
Wandler-Sequenz ist dann besonders effektiv, wenn lediglich eine
einzelne Art von Parametern der Hauptverursacher für die Fehlanpassung
ist. Dieser einzelne Parameter kann beispielsweise im Besonderen
der zeitlicher zeitliche Offset-Fehler sein, der mit herkömmlichen
Verfahren nur sehr aufwändig
zu identifizieren und zu korrigieren ist.
-
Der
besondere Vorteil der vorliegenden Erfindung besteht ferner darin,
dass für
die Reduzierung der Fehlanpassung im Ausgangsspektrum ein sehr geringer
schaltungstechnischer Aufwand erforderlich sind. Insbesondere beschränkt sich
der für
die Reduzierung der Fehlanpassung ergebende Schaltungsaufwand auf
ein zumindest einmal konfigurierbares Verbindungsnetzwerk zur Realisierung
der jeweils optimalen Wandlerabfolge. Insbesondere auch bei steigender
Anzahl an parallelen Einzel-AD-Wandlern
ergibt sich ein geringer Zusatzaufwand. Es ist hier lediglich ein
geringfügiger
Mehraufwand für
die Sortierung der Einzel-AD-Wandler in Kauf zu nehmen.
-
Auf
diese Weise ist die vorliegende Erfindung von der absoluten Genauigkeit
eines Identifizierungsalgorithmus, wie es in bekannten, eingangs
gewürdigten
Lösungsansätzen vorgenommen
wird, unabhängig.
Zwar nimmt die vorliegende Erfindung eine gewisse Fehlanpassung
in Kauf, jedoch reduziert sich der Schaltungsaufwand bzw. der Rechenaufwand
zur Reduzierung der Fehlanpassung gegenüber bisherigen Lösungsansätzen exorbitant.
Dadurch wird die erfindungsgemäße Schaltungsanordnung
sehr stromsparend, liefert zudem aber präzise Wandlungsergebnisse.
-
Vorteilhafte
Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus
den weiteren Unteransprüchen
sowie aus der Beschreibung unter Bezugnahme auf die Zeichnung.
-
In
einer vorteilhaften Ausgestaltung weist das Verknüpfungsnetzwerk
zumindest einen Takteingang auf, in den zumindest ein Taktsignal
einkoppelbar ist. Das Verknüpfungsnetzwerk
erzeugt aus den eingekoppelten Taktsignalen getaktete Steuersignale,
die einen vorbestimmten Zeitversatz zueinander aufweisen und die
der Ansteuerung der Einzel-AD-Wandler dienen.
-
In
einer vorteilhaften Ausgestaltung sind mindestens drei, vorzugsweise
mindestens vier Einzel-AD-Wandler vorgesehen, die jeweils mit ihrem
Signalpfad mit einem Eingang der Wandleranordnung zum Aufnehmen
eines am Eingang anliegenden analogen Eingangssignals verbunden
sind, die das aufgenommene Eingangssignal abtasten und in digitale Zwischensignale
wandeln. Besonders vorteilhaft und effektiv ist die Erfindung bei
einem AD-Wandler mit sehr vielen Einzel-AD-Wandlern, wie beispielsweise 128
oder 256 Einzel-AD-Wandler innerhalb einem Wandler-Array.
-
In
einer vorteilhaften Ausgestaltung ist der Wandleranordnung ein Filter
nachgeschaltet, welches eine Filterung des Ausgangssignals vornimmt, um
die Energie unerwünschter,
zusätzlich
zu dem Nutzspektrum vorhandener Störspektren aus dem Spektrum
des Ausgangssignals herauszufiltern. Vorzugsweise ist als Filter
ein Tiefpassfilter zur Tiefpassfilterung vorgesehen.
-
In
einer vorteilhaften Ausgestaltung weist das Verbindungsnetzwerk
einen durch ein zentrales Taktsignal getriggerten Zähler auf,
der eine Zählersequenz
erzeugt. Jedem Einzel-AD-Wandler
ist steuerseitig zumindest eine Ansteuerschaltung vorgeschaltet,
die jedem Einzel-AD-Wandler jeweils einen Zählerstand der von dem Zähler erzeugten
Zählersequenz
zuordnet. In einer vorteilhaften Ausgestaltung weist die Ansteuerschaltung
jeweils ein Speicherregister und einen Vergleicher auf, wobei der
Vergleicher dazu ausgelegt ist, die Zählersequenz mit einem in dem
Speicherregister abgelegten Registerinhalt zu vergleichen.
-
In
einer vorteilhaften Ausgestaltung ist eine Messeinrichtung vorgesehen,
die die Eigenschaften der Einzel-AD-Wandler und/oder die das Ausgangsspektrum
beeinflussende Parameter ermittelt und die ausgangsseitig ein davon
abgeleitetes Messsignal bereitstellt. Die Messeinrichtung ist dazu
ausgelegt, für
die Ermittlung der Eigenschaften der Einzel-AD-Wandler und/oder
für die
Ermittlung der das Ausgangsspektrum beeinflussenden Parameter das Eingangssignal
und/oder das Ausgangssignal aufzunehmen und ggfs. daraus das Ausgangsspektrum dieser
Signale und ggfs. des Ausgangssignals zu ermitteln. Bei diesen Parameter
kann es sich zum Beispiel um einen zeitlichen Offset-Fehler zwischen
den einzelnen Wandlern, Unterschiede in der Verstärkung des
Eingangssignals, Fehlanpassun gen in der Bandbreite der einzelnen
parallelen ADCs, etc. handeln. Grundsätzlich können hier irgendwelche Parameter
herangezogen werden, die Aussagen über die Eigenschaften der Einzel-AD-Wandler
zulassen.
-
In
einer vorteilhaften Ausgestaltung ist eine Auswerteeinrichtung vorgesehen,
die das von der Messeinrichtung ermittelte Messsignal auswertet
und die abhängig
von dieser Auswertung Einstellsignale zur Ansteuerung und zum optimalen
Einstellen der Verknüpfung
des Verbindungsnetzwerkes erzeugt. Vorzugsweise ist die Auswerteeinrichtung
als programmgesteuerte Einrichtung, insbesondere als Mikroprozessor
oder als Mikrokontroller, ausgebildet.
-
In
einer ersten vorteilhaften Weiterbildung weist das Verbindungsnetzwerk
nicht veränderbare Verbindungseinrichtungen
auf, die beispielsweise durch einen Diffusions- oder Implantationsprozess während der
Herstellung der Wandler erzeugt werden.
-
In
einer zweiten vorteilhaften Weiterbildung weist das Verbindungsnetzwerk
veränderbare
Verbindungseinrichtungen auf, die über steuerbare Schalter, zum
Beispiel MOSFETs oder Bipolartransistoren, veränderbar sind.
-
In
einer vorteilhaften Ausgestaltung ist zumindest eine erste Gruppe
Einzel-AD-Wandler vorgesehen, bei denen eine Zuordnung der Reihenfolge der
Einzel-AD-Wandler nach Maßgabe
einer Reduzierung eines störenden
Spektrums im Ausgangsspektrums des Ausgangssignal erfolgt. Ferner
ist zumindest eine zweite Gruppe Einzel-AD-Wandler vorgesehen, bei
denen eine Zuordnung der Reihenfolge der Einzel-AD-Wandler nach
dem Randomisierungsverfahren vorgesehen ist.
-
In
einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens
werden die ermittelten Parameter aus den Eigenschaften der Einzel-AD-Wandler
abgeleitet. Vorzugsweise wer den die ermittelten Parameter aus dem
Eingangssignal und/oder dem Ausgangssignal abgeleitet, beispielsweise
indem das Spektrum des Ausgangssignals ermittelt und ausgewertet
wird. Zusätzlich
oder alternativ können
die ermittelten Parameter auch aus der Verstärkung, dem zeitlichen Offset,
dem Abtastzeitpunkt und/oder der Bandbreite Einzel-AD-Wandler abgeleitet
werden. Ein weiterer Vorteil der vorliegenden Erfindung besteht
darin, dass die einzelnen Parameter in den jeweils einzelnen Wandler
des Wandler-Arrays nicht genau bestimmt werden müssen. Zur Realisierung einer
optimalen spektralen Formung des Ausgangsspektrums ist es vollkommen
ausreichend, zu wissen, ob ein Parameterwert größer oder kleiner als der durchschnittliche
Wert ist. Kann man die einzelnen Parameterwerte zusätzlich voneinander
unterscheiden und kennt man daher die Parameterwerte ausreichend
genau, lassen sich die entsprechenden Wandler auch sehr einfach
sortieren. Dadurch lässt
sich die spektrale Formung des Ausgangsspektrums zusätzlich optimieren.
-
In
einer ersten vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens
sind eine erste Gruppe und zumindest eine zweite Gruppe Einzel-AD-Wandler
vorgesehen sind. Für
eine Bestimmung einer optimierten Reihenfolge der Einzel-AD-Wandler
werden abwechseln Einzel-AD-Wandler der ersten Gruppe und der zumindest
einen zweiten Gruppe ausgewählt,
wobei die Auswahl eines Einzel-AD-Wandlers innerhalb einer jeweiligen
Gruppe zufällig
erfolgt.
-
In
einer zweiten vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens
werden mehrere Gruppen von optimierten Reihenfolgen für die Einzel-AD-Wandler
eines Wandler-Arrays bereitgestellt. Jede dieser Gruppe weist somit
bereits eine mehr oder weniger optimierte Reihenfolge der Einzel-AD-Wandler auf. Nach
einer vorbestimmten Anzahl an Wandlungszyklen, insbesondere nach
jedem Wandlungszyklus wird nun eine neue Gruppe für den oder
die nachfolgenden Wandlungszyklen ausgewählt, wobei diese Auswahl ebenfalls
zufällig
erfolgt.
-
In
einer dritten vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens
ist zumindest eine erste Gruppe Einzel-AD-Wandler vorgesehen, bei der eine Zuordnung
der Reihenfolge der Einzel-AD-Wandler nach Maßgabe der ermittelten Reihenfolge,
insbesondere nach Maßgabe
einer Reduzierung eines störenden
Spektrums im Ausgangssignal vorgenommen wird. Ferner ist zumindest
eine zweite Gruppe Einzel-AD-Wandler vorgesehen ist, bei der eine
Zuordnung der Reihenfolge der Einzel-AD-Wandler nach dem Randomisierungsverfahren
vorgenommen wird. Es erfolgt hier somit eine Vermischung des so
genannten Randomisierungsverfahrens mit dem hier beschriebenen erfindungsgemäßen Verfahren
der spektralen Formung, so dass die Vorteile beider Verfahren in
sehr effektiver Weise miteinander verknüpft werden können.
-
Die
Erfindung wird nachfolgend anhand der in den schematischen Figuren
der Zeichnung angegebenen Ausführungsbeispiele
näher erläutert. Es zeigen
dabei:
-
1 anhand
eines Blockschaltbildes den Aufbau eines bekannten zeitversetzt
arbeitenden AD-Wandlers;
-
2 das
Ausgangsspektrum eines beispielsweise entsprechend 1 ausgestalteten, zeitversetzt
arbeitenden AD-Wandlers bei Verwendung von 4 parallelen ADCs;
-
3 ein
Blockschaltbild für
ein erstes, allgemeines Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung
mit zeitversetzt arbeitenden AD-Wandlern;
-
4 ein
Signal-Zeit-Diagramm zur Veranschaulichung der Funktion des Verbindungsnetzwerkes
aus 3;
-
5 ein
Blockschaltbild für
ein zweites Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung;
-
6 das
Ausgangsspektrum für
einen erfindungsgemäßen zeitversetzt
arbeitenden AD-Wandler entsprechend den Ausführungsbeispielen der 3 und 5;
-
7(a)-7(c) eine
Simulation des Ausgangsspektren für verschiedene, zeitversetzt
arbeitende AD-Wandler;
-
8 ein
drittes, bevorzugtes Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung;
-
9 ein
viertes, besonders bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung;
-
10 eine
schematische Darstellung eines zweiten erfindungsgemäßen Verfahrens;
-
11 eine
schematische Darstellung eines dritten erfindungsgemäßen Verfahrens.
-
In
den Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente
und Signale – sofern nichts
anderes angegeben ist – mit
den selben Bezugszeichen bezeichnet.
-
In
der 3 ist die erfindungsgemäße Schaltungsanordnung mit
Bezugszeichen 10 bezeichnet. Die Schaltungsanordnung 10 enthält einen
zeitversetzt arbeitenden AD-Wandler 11, der eingangsseitig mit
einem Eingangsanschluss 12 und ausgangsseitig mit einem
Ausgangsanschluss 13 verbunden ist. Der AD-Wandler 11 weist
ein Wandler-Array 14 auf, welches im vorliegenden Ausführungsbeispiel
aus vier Einzel-AD-Wandlern 15-1 bis 15-4 besteht,
die nachfolgend auch als ADC-Kanäle 15-1 bis 15-4 bezeichnet
werden. In 3 gilt also N = 4. Die Einzel-AD-Wandler 15-1 bis 15-4 sind
im vorliegenden Ausführungsbeispiel
zueinander parallel angeordnet, das heißt sie sind eingangsseitig
jeweils mit dem Eingang 12 und ausgangsseitig über einen
Multiplexer 25 mit dem Ausgang 13 verbun den. Die
ausgangsseitig von den Einzel-AD-Wandlern 15-1 bis 15-4 des Wandler-Arrays 14 erzeugten
einzelnen digitalen Signale Z-1 bis Z-4 werden zur Erzeugung des
digitalen Ausgangssignals XOUT mittels des Multiplexers 25 wieder
zusammengeführt.
Dem AD-Wandler 11 bzw. dessen Multiplexers 25 ausgangsseitig
nachgeschaltet ist ein zum Beispiel als Tiefpassfilter ausgebildetes
Filter 18, welches eine (Tiefpass-)Filterung des Ausgangssignals XOUT
vornimmt, sodass an einem Abgriff 19 das (Tiefpass) gefilterte
Ausgangssignal XOUT' abgreifbar
ist.
-
Die
Einzel-ADCs 15-1 bis 15-4 weisen jeweils einen
Steuereingang auf, über
welche diese zueinander zeitversetzt ansteuerbar sind. Zu diesem Zwecke
weist die Schaltungsanordnung 10 eine Takterzeugungseinrichtung 16 auf,
die zur Ansteuerung der Einzel-ADCs 15-1 bis 15-4 vier
verschiedene Taktsignale CLK1 bis CLK4 erzeugt, die der zeitversetzten
Ansteuerung der verschiedenen Einzel-ADCs 15-1 bis 15-4 dienen.
-
Die
Reihenfolge der Einzel-ADCs 15-1 bis 15-4, welche
in 3 durch die Nummerierung bezeichnet ist, ist innerhalb
dieses Wandler-Arrays 14 fest vorgegeben. Ohne weitere
Maßnahmen
werden die Einzel-ADCs 15-1 bis 15-4 nach einer
fest vorgegebenen Reihenfolge, die zum Beispiel der Anordnung im
Wandler-Array 14 entspricht,
durch die entsprechenden Taktsignale CLK1 bis CLK4 zeitversetzt angesteuert,
unabhängig
davon, wie stark die einzelnen Fehlanpassungen, wie zeitlicher Offset-Fehler, Unterschiede
in der Verstärkung,
Unterschiede im Abtastzeitpunkt und der Bandbreite, sind.
-
Erfindungsgemäß ist nun
ein Verbindungsnetzwerk 17 vorgesehen, welches zwischen
der Einrichtung zur Takterzeugung 16 und den jeweiligen Steuereingängen der
Einzel-ADCs 15-1 bis 15-4 des AD-Wandlers 11 angeordnet
ist. Das Verbindungsnetzwerk 17 erzeugt aus den Taktsignalen
CLK1 bis CLK4 ausgangsseitig entsprechende Taktsignale CLK1' bis CLK4', über die
die Einzel-ADCs 15-1 bis 15-4 ansteuerbar sind.
-
Erfindungsgemäß ist das
Verbindungsnetzwerk frei konfigurierbar ausgebildet, das heißt obwohl
die einzelnen ADCs 15-1 bis 15-4 innerhalb des Wandler-Arrays 14 fest
vorgegeben sind, lässt
sich die Abfolge der ADC-Kanäle 15-1 bis 15-4 des
Wandler-Arrays 14 bei einer Variation bestimmter Parameter
(Fehlanpassungen), wie zeitlicher Offset-Fehler, Verstärkungsfehler,
etc., im Falle einer zeitversetzten Ansteuerung entsprechend konfigurieren.
Dies geschieht erfindungsgemäß dadurch,
dass das konfigurierbare Verbindungsnetzwerk 17 die Abfolge
der ADC-Kanäle 15-1 bis 15-4 des
Wandler-Arrays 14 entsprechend ändert, indem zum Beispiel das
Verbindungsnetzwerk 17 ausgangsseitig Taktsignale CLK1' bis CLK4' erzeugt, die bei
Ansteuerung der entsprechenden Einzel-ADCs 15-1 bis 15-4 eine
entsprechende Reihenfolge dieser ADC-Kanäle 15-1 bis 15-4 vorgibt.
Dies kann zum Beispiel durch eine entsprechende interne Verknüpfung der
Eingänge
und Ausgänge
des Verbindungsnetzwerkes 17 realisiert werden oder alternativ
auch durch eine entsprechende Verzögerung der Taktsignale CLK1
bis CLK4.
-
Dies
sei anhand eines Signal-Zeit-Diagramms in 4 dargestellt.
Die von der Takterzeugung erzeugten Taktsignale CLK1 bis CLK4 sehen vor,
dass die ADC-Kanäle 15-1 bis 15-4 (ohne
weitere Maßnahmen)
in der Reihenfolge beginnend mit dem Einzel-ADC 15-1 und
endend mit dem Einzel-ADC 15-4, zeitversetzt angesteuert
werden würden.
Das Verbindungsnetzwerk 17 verändert nun durch veränderte Zuordnung
der aus den Taktsignalen CLK1 bis CLK4 abgeleiteten Taktsignale
CLK1' bis CLK4' diese Abfolge, was
in der 4 durch die Pfeile angedeutet wurde. Im vorliegenden
Ausführungsbeispiel
werden die Einzel-ADCs 15-1 bis 15-4 durch das
Verbindungsnetzwerk 17 nun in der Reihenfolge 15-3, 15-2, 15-4, 15-1 zeitversetzt
angesteuert. Es sei angemerkt, dass dies lediglich eine beispielhafte
Reihenfolge zur Veranschaulichung der Funktion des erfindungsgemäßen Verbindungsnetzwerkes 17 darstellt,
jedoch auch eine beliebig andere Reihenfolge denkbar wäre, sofern
dies hin sichtlich der aktuellen Fehlanpassung und des erzielbaren, optimalen
Ausgangsspektrums sinnvoll ist.
-
Je
nach vorgegebener Sequenz der modifizierten Taktsignale CLK1' bis CKL4' werden im Verbindungsnetzwerk 17 also
entsprechende Pfade miteinander verbunden, sodass die Reihenfolge
der vorgegebenen Sequenz der modifizierten Taktsignale CLK1' bis CKL4' entspricht. Im einfachsten
Fall kann das Verbindungsnetzwerk auch eine reine Durchkontaktierung
darstellen, sofern die Reihenfolge der Einzel-ADCs 15-1 bis 15-4 des
Wandler-Arrays 14 bereits eine mehr oder weniger optimale
Reihenfolge wiederspiegelt.
-
5 zeigt
ein zweites, besonders vorteilhaftes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung. Dort enthält das Verbindungsnetzwerk 17 einen
Zähler 20 sowie
jeweils vier Ansteuerschaltungen 21-1 bis 21-4.
Der Zähler 20 kann
dabei als einfacher Aufwärts-
oder Abwärtszähler ausgebildet
sein. Dem Zähler 20 sind
ausgangsseitig die Ansteuerschaltungen 21-1 bis 21-4 nachgeschaltet,
wobei jeweils eine der Ansteuerschaltungen 21-1 bis 21-4 jeweils
einem der Einzel-ADCs 15-1 bis 15-4 des Wandler-Arrays 14 vorgeschaltet
ist.
-
Ferner
ist eine Takterzeugungseinrichtung 22 vorgesehen, die – im Unterschied
zu der Takterzeugungseinrichtung 16 aus 3 – ein einziges Taktsignal
CLK erzeugt. Dieses Taktsignal CLK wird einerseits in einen jeweiligen
Takteingang der Einzel-ADCs 15-1 bis 15-4 eingekoppelt.
Ferner wird dieses Taktsignal CLK dem Zähler 20 zugeführt. Der Zähler 20 erzeugt
ausgangsseitig eine Zählersequenz
Z1. Vorzugsweise entspricht die Zählersequenz Z1 der Anzahl N
= 4 der Einzel-ADCs 15-1 bis 15-4 des Wandler-Arrays 14.
Die Zählersequenz
Z1 wird nun als Zeitschlitzinformation gedeutet, zu der vom Eingangssignal
XIN ein Abtastwert entnommen werden soll. Erfindungsgemäß wird nun
jedem der Einzel-ADCs 15-1 bis 15-4 ein vorbestimmter
Zeitschlitz dieser Zählersequenz
Z1 zugeordnet. Dies ge schieht zum Beispiel dadurch, dass in jeder
der Ansteuerschaltungen 21-1 bis 21-4 ein bestimmter Zeitschlitzwert
einprogrammiert wird. Dieser einprogrammierte Zeitschlitzwert Z2
kann durch eine, in der 5 nicht dargestellte externe
Schaltungsanordnung eingekoppelt werden. Eine jeweilige Ansteuerschaltung 21-1 bis 21-4 besteht
jeweils aus einem Speicherregister und einem Vergleicher. Der Vergleicher
vergleicht den Zählerstand
Z1 mit einem im Speicherregister abgelegten Registerinhalt. Stimmen der
Zählerstand
Z1 und der Registerinhalt überein, dann
gibt der Vergleicher einen Starimpuls an das jeweils nachgeschaltete
Einzel-ADC 15-1 bis 15-4 ab.
-
Der
jeweils betreffende Einzel-ADC 15-1 bis 15-4 wird
also jedes Mal dann angesteuert, wenn die vom Zähler gelieferte Zählersequenz
Z1 mit dem einprogrammierten Zeitschlitzwert Z2 übereinstimmt. Auf diese Art
und Weise kann mittels einer einfachen statistischen Programmierung
eine beliebige Wandlerreihenfolge der Einzel-ADCs 15-1 bis 15-4 realisiert
werden. Vorteilhafterweise ist hier keine komplizierte Taktsteuerung
erforderlich, es reicht vielmehr das Vorhandensein eines einfachen
Taktsignals CLK zur Ansteuerung des Zählers 20 aus. Alle Einzel-ADCs 15-1 bis 15-4 werden
hier – im
Unterschied zum Ausführungsbeispiel
in 3 – von
einem zentralen Taktsignal CLK getriggert. Wann dieser Takt CLK
aktiv wird, wird über
die Zeitschlitzsteuerung des Zählers 20 und
der verschiedenen Ansteuerschaltungen 21-1 bis 21-4 festgelegt.
-
6 zeigt
das Ausgangsspektrum PS für eine
erfindungsgemäße Schaltungsanordnung
mit zeitversetzt arbeitenden AD-Wandlern,
wie sie zum Beispiel entsprechend den 3 und 5 ausgebildet
sein können.
Im Unterschied zu dem Ausgangsspektrum PS aus 2 wurde
hier durch eine spezielle Wahl der Kanalabfolge der Einzel-ADCs 15-1 bis 15-4 eine
spektrale Formung der unerwünschten
Spektren realisiert. Es ist zu beachten, dass das Ausgangsspektrum
PS in der 6 lediglich eine mögliche Variante
für eine
spektrale Formung darstellt, die jedoch entsprechend der gewünschten
Applikation und Anforderungen auch geeignet anders ausgebildet sein
kann. Durch die geeignet gewählte
Abfolge der Einzel-ADCs 15-1 bis 15-4 werden die
entsprechenden Koeffizienten der zusätzlichen Spektren 7 gezielt
auf den mittleren Pin bei fs/2 bzw. den links oder rechts davon
angeordneten Pin (3·fs/8
und 5·fs/8)
optimiert. Denkbar wäre
allerdings auch, dass eine entsprechend andere Optimierung auf andere
Pins vorgenommen wird, was insbesondere bei der Verwendung einer
sehr großen Anzahl
von Einzel-ADCs 15-1 bis 15-4 vorteilhaft sein kann.
Indem nun die zusätzlichen
Spektren 7 quasi in die Mitte des Ausgangsspektrums PS um den fs/2-Pin
herum angeordnet werden, können
diese mittels des ausgangsseitig nachgeschalteten Filters 18 auf
sehr einfache Weise herausgefiltert werden.
-
Die 7(a)-(c) zeigen eine Simulation für das Ausgangsspektrum
eines zeitversetzt arbeitenden AD-Wandlers, wobei in 7(a) keine spektrale Optimierung verwendet
wurde und in 7(b) eine spektrale Optimierung
unter Verwendung der so genannten Randomisierung verwendet wurde. 7(c) zeigt eine spektrale Optimierung
unter Verwendung der erfindungsgemäßen Schaltungsanordnung. Zur Ansteuerung
wurde jeweils in allen Beispielen ein Multitonsignal verwendet.
Die Abszisse zeigt dabei die normierte Frequenz bis zum mittleren
fs/2-Pin. Auf der
Ordinate ist das Ausgangsspektrum PS des Ausgangssignals XOUT in
dB dargestellt. Das Nutzband liegt im Bereich 0 bis etwa 0,2 der
normierten Frequenz.
-
Es
zeigt sich, dass das Niveau der Störsignale in der 7(a), also bei keinerlei Optimierung, etwa
bei –60
dB liegt. Im Unterschied dazu wird das Niveau der Störsignale
bei Verwendung des Randomisierungs-Verfahrens (7(b)) über den
gesamten Frequenzbereich auf etwa –68 dB gedrückt. Mittels der erfindungsgemäßen Schaltungsanordnung, also
unter Verwendung einer optimierten Abfolge der Einzel-ADCs, wird
das Störniveau
im Nutzband auf etwa unter –80
dB reduziert. Die ses Störniveau
wurde erfindungsgemäß zu höheren Frequenzen
hin, also zu Frequenzen außerhalb
des Nutzbandes, verschoben, was aber für die Datenverarbeitung und insbesondere
für die
Qualität
der Analog-Digital-Wandlung unkritisch ist.
-
Um
eine optimierte Abfolge der Einzel-ADCs 15-1 bis 15-4 des
Wandler-Arrays 14 mit den oben genannten Eigenschaften
zu finden, kann das folgende erfindungsgemäße Verfahren verwendet werden. Dieses
erfindungsgemäße Verfahren
optimiert die Abfolge und damit die Reihenfolge der Einzel-ADCs 15-1 bis 15-4 entsprechend
eines bestimmten Fehlanpassungsparameters, zum Beispiel der Verstärkung, um
die unerwünschte
Leistung eines Störspektrums
hin zu höheren
Frequenzen zu verschieben. Grundsätzlich ist anzumerken, dass
das erfindungemäße Verfahren
jedoch nur eine Abfolge der Ansteuerung der Einzel-ADCs 15-1 bis 15-4 liefert, jedoch
jede Reihenfolge, welche eine vergleichbare Fourier-Transformation
besitzt, identische spektrale Formungen erzeugt. Dies sind insbesondere
Rotationen und Spiegelungen der vom erfindungsgemäßen Sortierverfahren
gelieferten Reihenfolge.
-
Nachfolgend
wird ein erstes erfindungsgemäßes Sortierverfahren
zur spektralen Formung des Ausgangsspektrums und zur Ermittlung
einer optimierten Kanalsequenz beschrieben. Dieses erfindungsgemäße Sortierverfahren
ordnet die zu berücksichtigenden
Parameter, zum Beispiel die Verstärkung oder den Zeitfehler,
wie folgt um:
- (A) Initialisierung von X und
Y:
X = (a, b) bezeichnet eine Folge von Einzel-AD-Wandlern,
die aus je einem Parameter a (zum Beispiel der Verstärkung) und
dem dazugehörigen
Index b bestehen, zum Beispiel im Falle von vier Einzel-AD-Wandlern:
ADC0=(0,9; 1), ADC1=(1,3; 2), ADC2=(1,2; 3), ADC3=(1,02; 4) . Jeder
dieser X-Werte ist also einem der Einzel-AD-Wandler ADC0 – ADC1 zugeordnet.
Y = {} bezeichnet eine leere Folge.
- (B) Ausführung:
Solange
die Anzahl der Elemente X ungleich 0 ist, führe folgende Programm-Schleife
durch:
– Nimm
das Element mit dem größten Parameter a
aus X heraus und füge
es rechts von dem Element in Y ein.
– Nimm das Element mit dem
kleinsten Parameter a aus X heraus und füge es links von dem Element
in Y ein.
– Nimm
das Element mit dem größten Parameter a
aus X heraus und füge
es links von den Elementen in Y ein.
– Nimm das Element mit dem
kleinsten Parameter a aus X heraus und füge es rechts von den Elementen
in Y ein.
- (C) Ergebnis:
In Y stehen nun die neu geordneten Elemente, deren
Indizes die neue Wandlerreihenfolge vorgibt. Diese Reihenfolge ergibt
sich wie folgt:
Y = {ADC2, ADC0, ADC1, ADC3}
-
8 zeigt
ein drittes, besonders bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung.
Diese Schaltungsanordnung 10 enthält im Unterschied zu den Schaltungsanordnungen
in den 3 und 5 zusätzlich eine Messeinrichtung 23 sowie
eine der Messeinrichtung 23 ausgangsseitig nachgeschaltete
Auswerteeinrichtung 24. Als Auswerteeinrichtung 24 kann
beispielsweise eine programmgesteuerte Einrichtung, wie zum Beispiel
ein Mikroprozessor oder ein Mikrokontroller, zum Einsatz kommen.
Der Messeinrichtung 23 ist das Ausgangssignal XOUT oder
zusätzlich oder
alternativ auch das Eingangssignal XIN (gestrichelt dargestellt)
zuführbar.
Die Messeinrichtung 23 ist dazu ausgelegt, das Spektrum
dieses Signals XIN, XOUT aufzunehmen und ein davon abgeleitetes
Signal der nachgeschalteten Auswerteeinrichtung 24 zuzuführen. Die
Auswerteeinrichtung 24 wertet die jeweils aufgenommenen
Spektren aus und steuert das Verbindungsnetzwerk 17 entsprechend
an, um ausgehend von den aus den Spektren gewonnenen Informationen
durch das Verbindungsnetzwerk 17 eine optimale Wandlerreihenfolge
der Einzel-AD-Wandlers 15-1 bis 15-4 vornehmen
zu können.
-
Der
besondere Vorteil besteht darin, dass mittels der erfindungsgemäßen Schaltungsanordnung
in 8 bereits während
des Betriebes des AD-Wandlers 11 bestimmte Parameter, die
für eine Fehlanpassung
des Spektrums verantwortlich sind, ermittelt werden können und
anhand dieser Erkenntnisse die Wandlerabfolge optimiert werden kann.
Insbesondere kann hier vorgesehen sein, dass zum Beispiel nach einer
vorgegebenen Zeit oder jeweils bei einem Wiederinbetriebnehmen des
AD-Wandlers 11 die Abfolge dessen Einzel-AD-Wandlers 15-1 bis 15-4 neu überprüft und gegebenenfalls
an die geänderten
Verhältnisse
angepasst wird. Diese Ausgestaltung ist insbesondere dann von besonderem
Vorteil, wenn die Fehlanpassung der Einzel-AD-Wandler durch einen zeitvarianten Parameter
entsteht, also eine Funktion der Zeit ist. In diesem Falle kann
nach einer entsprechenden Zeit eine neuerliche Korrektur der Fehlanpassung über eine
neue Festlegung einer optimierten Reihenfolge der Einzel-AD-Wandler 15-1 bis 15-4 vorgenommen
werden.
-
Handelt
es sich hingegen um eine zeitinvariante Fehlanpassung, beispielsweise
durch einen technologiebedingten permanent fehlerhaften Parameter,
wie zum Beispiel einen zeitlichen Offset-Fehler oder einen Verstärkungsfehler,
dann ist eine derartige Messeinrichtung 23 und Auswerteeinrichtung 24 nicht
erforderlich. In diesen Fällen
reicht eine Schaltungsanordnung entsprechend den 3 und 5 aus,
da hier lediglich einmal eine optimierte Reihenfolge der Einzel-AD-Wandler 15-1 bis 15-4 vorgenommen
werden muss. Steht diese optimierte Reihenfolge fest, muss sie auch
nicht mehr geändert werden.
Dies kann jederzeit während
des Betriebes eines AD-Wandlers vorgenommen werden. Zusätzlich oder
alternativ kann dies auch bereits während der Fertigung des AD-Wandler 11 durchgeführt werden.
Während
der Fertigung der AD-Wandler 11 können beispielsweise mittels
Messung die jeweiligen Parameter ermittelt werden, anhand denen
die optimierte Reihenfolge ermit telt wird. Im Anschluss daran kann
während
des Fertigungsprozesses zur Herstellung des AD-Wandlers 11 immer
noch, beispielsweise durch eine zusätzliche Diffusion, die entsprechenden
Verbindungsleitungen für
das Verbindungsnetzwerk erzeugt werden. Zusätzlich oder alternativ kann
das Verbindungsnetzwerk auch durch jeweils gesteuerte Schalter geeignet
eingestellt werden.
-
9 zeigt
ein viertes, besonders bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung.
Im Unterschied zu den Schaltungsanordnung in 8 ist hier
keine Regelung, sondern vielmehr eine Steuereinrichtung 26 vorgesehen.
Die Steuereinrichtung 26 ist dazu ausgelegt, Steuersignale
E2 zur Steuerung des Verbindungsnetzwerkes 17 und zum Einstellen
der Einstellung bzw. der Parameter des Verbindungsnetzwerkes 17 bereitzustellen.
Die Funktionsweise der Steuereinrichtung 26 wird nachfolgend
noch anhand zweier Ausführungsbeispiele
näher erläutert.
-
Neben
dem bereits oben beschriebenen, sehr einfachen ersten Verfahrens
zur Ermittlung einer optimierten Kanalsequenz werden nachfolgend zwei
weitere, ebenfalls sehr vorteilhafte Verfahren zur Ermittlung einer
optimierten Kanalsequenz beschrieben:
Zur Darstellung des zweiten
Verfahrens wird auf die 10 verwiesen.
Es sei angenommen, dass das Wandler-Array vier Einzel-AD-Wandler
aufweist, die in zwei Gruppen A, B eingeteilt sind. Die erste Gruppe
A enthält
die Einzel-AD-Wandler ADC0, ADC3 und die zweite Gruppe B enthält die Einzel-AD-Wandler ADC1, ADC2.
Die beiden Gruppen A, B unterscheiden sich zum Beispiel dadurch,
dass die darin enthaltenen Einzel-AD-Wandler unterschiedliche zeitliche
Fehlanpassungen Δt0,3 ≥ Δt1,2 (zeitlicher Offset) aufweisen. Die beiden
Gruppen A, B enthalten also jeweils Einzel-AD-Wandler mit unterschiedlichen
Kanaleigenschaften. Zur Ermittlung einer optimierten Kanalsequenz
werden nun abwechseln Einzel-AD-Wandler der ersten und der zweiten
Gruppe A, B ausgewählt.
Nachdem im ersten und zweiten Auswahlzyklus (sampling instant nTs) die
Einzel-AD-Wandler
ADC0 bzw. ADC1 aus den ersten beiden Gruppen ausgewählt wurden,
wird nun im dritten Auswahlzyklus der Einzel-AD-Wandler ADC0 aus der ersten Gruppe
A ausgewählt.
Im vierten Auswahlzyklus wird wiederum der Einzel-AD-Wandler ADC2
aus der zweiten Gruppe B ausgewählt.
Die Auswahl der Einzel-AD-Wandler
innerhalb einer Gruppe erfolgt dabei zufällig, so dass hier innerhalb
einer jeweiligen Gruppe A, B eine gewisse Randomisierung erfolgt.
Die gestrichelte Linie in 10 zeigt
die durch das erfindungsgemäße zweite
Verfahren, also durch Randomisierung innerhalb einer jeweiligen
Gruppe A, B ermittelte optimierte Kanalsequenz.
-
Mit
dem eben beschriebenen erfindungsgemäßen Verfahren lässt sich
das Ausgangsspektrum auf den mittleren Pin, also auf die Frequenz
fs/2 hin spektral formen, jedoch wäre hier auch eine anders ausgestaltete
spektrale Formung, beispielsweise auf den 3·fs/4-Pin, den 5·fs/4-Pin,
etc.
-
Das
eben geschilderte Verfahren wurde anhand lediglich zweier Gruppen
mit jeweils zwei Einzel-AD-Wandlern beschrieben, wäre jedoch
beliebig erweiterbar. Insbesondere bei mehr als vier Einzel-AD-Wandlern
können
die einzelnen Gruppen auch mehr als zwei Einzel-AD-Wandler enthalten, wobei
nicht notwendigerweise in jeder Gruppe gleich viele Einzel-AD-Wandler
vorgesehen sein müssen. Beispielsweise
wären auch
mehr als zwei Gruppen denkbar. Die Zuordnung in die jeweiligen Gruppen kann
ferner anhand anderer Parameter, beispielsweise eines zeitlichen
Offset-Fehlers, eines Verstärkungsfehlers,
etc. vorgenommen werden.
-
Nach
der Bestimmung der optimierten Kanalsequenz kann dieses nun dauerhaft
für die
Analog-Digital-Wandlung verwendet werden. Alternativ kann auch vorgesehen
sein, dass für
jeden Wandlungszyklus wieder eine neue optimierte Kanalsequenz mittels
des oben beschriebenen Verfahrens bestimmt wird. Diese so ermittelte
Kanalsequenz kann nun beständig
beispielsweise mittels der Steuereinrichtung 26 in dem
Verbindungsnetzwerk 17 (siehe 9) eingestellt
werden.
-
Nachfolgend
wird das dritte Verfahren zur Ermittlung optimierter Kanalsequenzen
beschrieben.
-
Es
sei angenommen, dass eine Mehrzahl von Kanalsequenzen existieren,
die jeweils den Anforderungen einer optimierten Kanalsequenz bezüglich eines
oder mehrerer vorgegebener Parameter genügen. Darunter ist zu verstehen,
dass bei jeder dieser optimierten Kanalsequenzen das Ausgangsspektrum
mehr oder weniger hin zu Bereichen außerhalb des Nutzbandes verschoben
ist, wobei hier nicht notwendigerweise eine Verschiebung auf den
mittleren fs/2-Pin erforderlich sein muss.
-
Jeweils
eine Gruppe enthält
beispielsweise vier Einzel-AD-Wandler.
Für die
Ermittlung dieser Gruppen (optimierten Kanalsequenz) können die oben
beschriebenen ersten und zweiten Verfahren zum Einsatz kommen oder
auch geeignete andere Verfahren verwendet werden. Die Darstellung
des erfindungsgemäßen dritten
Verfahrens wird nachfolgend anhand der folgenden drei Gruppen und
der Darstellung in 11 beschrieben:
Gruppe
1: ADC2, ADC3, ADC0, ADC4;
Gruppe 2: ADC0, ADC3, ADC2, ADC3;
Gruppe
3: ADC1, ADC3, ADC1, ADC0.
-
Das
erfindungsgemäße dritte
Verfahren sieht nun vor, dass beispielsweise für jeden Wandlungszyklus oder
auch für
eine vorgegebene Zeit eine der obigen drei Gruppen für die Wandlung
verwendet wird. Welche der drei Gruppen dabei ausgewählt wird,
wird zufällig
ermittelt. Dabei kann auch zusätzlich
vorgesehen sein, dass eine aktuell gerade verwendete Gruppe für die Auswahl
einer neuen Gruppe unberücksichtigt
bleibt, so dass im vorliegenden Beispiel dann eine Gruppe aus den
beiden übrigen Gruppen
ausgewählt
wird.
-
Ein
Beispiel sei anhand der 11 beschrieben.
Im ersten Wandlungszyklus sind die Einzel-AD-Wandlern der ersten
Gruppe ausgewählt
worden. Im zweiten Wandlungs-Zyklus können daher nun die Einzel-AD-Wandlern
der zweiten oder der dritten Gruppe ausgewählt werden, wobei hier die dritte
Gruppe ausgewählt
wurde. In gleicher Weise werden dann die erste und zweite Gruppe
für den dritten
bzw. vierten Wandlungs-Zyklus zufällig ausgewählt. Die gestrichelte Linie
in 11 zeigt die durch Randomisierung ermittelte Abfolge
der für
die Analog-Digital-Wandlung
verwendeten Gruppen. Die auf diese Weise jeweils ermittelten Kanalsequenzen
können
nun beispielsweise mittels der Steuereinrichtung 26 in
dem Verbindungsnetzwerk 17 (siehe 9) eingestellt
werden.
-
Durch
diese zufällige
Auswahl der für
die Wandlung verwendeten Gruppen bzw. der entsprechenden Einzel-AD-Wandler
lässt sich
quasi eine Mittelwertbildung realisieren, bei der eine spektrale Formung
des Ausgangsspektrums auf den fs/2-Pin realisiert wird.
-
Bei
den vorstehend beschriebenen erfindungsgemäßen Verfahren wurde stets davon
ausgegangen, dass die Reihenfolge sämtlicher Einzel-AD-Wandler
eines Wandler-Arrays durch eben diese Verfahren ermittelt wird.
Die Erfindung ist jedoch nicht darauf beschränkt. Vielmehr können diese Verfahren
auch miteinander kombiniert werden.
-
Obgleich
die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele
beschrieben wurde, ist sie nicht darauf beschränkt, sondern lässt sich
auf mannigfaltige Art und Weise modifizieren.
-
So
sei die vorliegende Erfindung nicht auf die vorstehenden Zahlenangaben
beschränkt,
die lediglich der besseren Anschaulichkeit angegeben wurden. Insbesondere
sei die erfindungsgemäße Schaltungsanordnung
mit zeitversetzt arbeitenden AD- Wandlern
nicht auf die Verwendung eines Wandler-Arrays mit vier Einzel-AD-Wandlern
beschränkt, sondern
lässt sich
auch auf drei Einzel-AD-Wandler oder eine beliebig höhere Anzahl
von Einzel-AD-Wandlern vorteilhaft einsetzen.
-
Auch
ist das erfindungsgemäße Verfahren nicht
notwendigerweise auf die vorstehend beschriebenen Sortierverfahren,
bei denen eine spektrale Formung des Spektrums des Ausgangssignals
vorgenommen wird, beschränkt.
Vielmehr stellen diese bevorzugte, jedoch nicht ausschließlich anzuwendende
Verfahren dar.
-
Die
vorliegende Erfindung sei auch nicht auf den speziellen Aufbau der
AD-Wandler in den 3, 5, 8, 9 beschränkt, sondern
lässt sich selbstverständlich geeignet
modifizieren und vielfältig
abwandeln, ohne das vom grundlegenden Prinzip der Erfindung abgewichen
wird. Wenngleich die Erfindung anhand von nichtdifferentiellen Signalwegen erläutert wurde,
können
selbstverständlich
auch differentielle Bauformen gewählt werden, ohne vom grundliegenden
Prinzip der Erfindung abzuweichen. Ferner sind Wandler-Arrays unter
Ausnutzung der Erfindung möglich,
bei denen zwischen der Bildung des Ausgangssignals durch den Multiplexer
und dem eingangsseitigen Verzweigen des analogen Eingangssignals
auf parallele Wandler-Kanäle
mehrere signalverarbeitende Stufen vorgesehen sind.
-
Obwohl
zum Zusammenschalten der von den Einzel-AD-Wandlern erzeugten digitalen
Zwischensignale eine als Multiplexer ausgebildete Logikschaltung
zum Erzeugen des digitalen Ausgangssignals XOUT vorgesehen ist,
sind auch alternative Realisierungen denkbar. Insbesondere kann
eine Logikschaltung eine Vorbearbeitung der digitalen Zwischensignale
vornehmen, um zum Beispiel die Datendichte in den einzelnen Kanälen des
Wandler-Arrays zu reduzieren. Es ist auch eine Zwischenspeicherung
der digitalen Zwischensignale und softwaremäßige Zusammenführung der
Zwischensignale zum digitalen Ausgangssignal möglich.
-
Literaturverzeichnis
-
- /1/ Black, W.C., Hodges, D.A., Time Interleaved
Converter Arrays, IEEE Journal of Solid-State Circuits, Band 15,
Nummer 6, Seiten 1022-1029, 1980.
- /2/ Fu, D., Dyer, W.C., Lewis, S.H., Hurst, P.J., "A Digital Background
Calibration Technique for Time-Interleaved Analog-to-Digital Converters", IEEE Journal of
Solid-State Circuits,
Band 33, Nummer 12, Seiten 1904-1911, 1988.
- /3/ Jamal, S.M., Daihong, F., Chang, N.C.J., Hurst, P.J., Lewis,
S.H., "A 10-b 120-{M}sample/s
time-Interleaved analog-to-digital converter with digital background
calibration", IEEE
Journal of Solid-State Circuits, Band 37, Nummer 12, Seiten 1618-1627, 2002.
- /4/ Jin, H., Lee, E.K.F., Hassoun, M., "TimeInterleaved (A/D) Converter with
Channel Randomization", Proceedings
of 1997 {IEEE} International Symposium an Circuits and Systems,
Band 1, Seiten 425-428, 1997.
- /5/ Tamba, M., Shimizu, A., Munakata, H., Komuro, T., "A Method to Improve
(SFDR) with Random Interleaved Sampling Method", International Test Conference, Proceedings,
Seiten 512-520, Oktober 2001.
- /6/ El-Sankary, K., Assi, A., Sawan, M, "New sampling method to improve the (SFDR)
of time-interleaved (ADCs)",
Proceedings of the 2003 International Symposium on Circuits and
Systems, Band 1, Seiten 833-836, 2003.
-
- 1
- zeitversetzt
arbeitender AD-Wandler
- 2-1
bis 2-N
- zueinander
angeordnete Einzel-AD-Wandler
- 3
- Multiplexer
- 4
- Eingang
- 5
- Ausgang
- 6
- Eingangsspektrum
- 7
- zusätzliche
Störspektren
- 10
- Schaltungsanordnung
- 11
- zeitversetzt
arbeitender AD-Wandler
- 12
- Eingang
- 13
- Ausgang
- 14
- Wandler-Array
- 15-1
bis 15-4
- Einzel-AD-Wandler,
ADC-Kanäle
- 16
- Takterzeugungseinrichtung
- 17
- Verbindungsnetzwerk
- 18
- Filter,
Tiefpassfilter
- 19
- Abgriff
- 20
- Zähler
- 21-1
bis 21-4
- Ansteuerschaltungen
- 22
- Takterzeugungseinrichtung
- 23
- Messeinrichtung
- 24
- Auswerteeinrichtung,
programmgesteuerte Ein
-
- richtung
- 25
- Multiplexer
- 26
- Steuereinrichtung
- CLK
- Taktsignal
- CLK1-CLK4
- Taktsignale
- CLK1'-CLK4'
- modifizierte
Taktsignale
- E1
- Einstellsignal
- M1
- Messsignal
- PS
- Spektrum,
Spektrum des Ausgangssignal
- XIN
- Eingangssignal
- XOUT
- Ausgangssignal
- XOUT'
- (Tiefpass)
gefiltertes Ausgangssignal
- Z-1
bis Z-4
- digitale
Zwischensignale
- Z1
- Zählersequenz,
Zählerstandssignal
- Z2
- programmierter
Zeitschlitzwert