DE102004047511A1

DE102004047511A1 - Testvorrichtung und Verfahren zum Testen von Analog-Digital-Wandlern

Info

Publication number: DE102004047511A1
Application number: DE102004047511A
Authority: DE
Inventors: Heinz Dr. Mattes; Sebastian Dr. Sattler; Claus Dworski
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-09-28
Filing date: 2004-09-28
Publication date: 2006-04-06
Anticipated expiration: 2024-09-29
Also published as: US20070216555A1; DE102004047511B4; US7391349B2; WO2006034681A1

Abstract

Verfahren zum Testen von AD-Wandlern (10) mit den folgenden Schritten: DOLLAR A a) Erzeugen eines digitalen Testsignals, DOLLAR A b) Erzeugen eines analogen Testsignals als Eingangssignal für den AD-Wandler (10) aus dem digitalen Testsignal, DOLLAR A c) Erzeugen eines sinusförmigen, digitalen Referenzsignals, dessen Frequenz gleich oder ein ganzzahliges Vielfaches der Frequenz des analogen Testsignals ist, DOLLAR A d) Mischen der Testantwort des AD-Wandlers (10) mit dem Sinus und dem Kosinus des digitalen Referenzsignals zu Mischsignalen, DOLLAR A e) Bestimmen der Gleichanteile der Mischsignale, DOLLAR A f) Bestimmen mindestens eines der Parameter Amplitude Leistungsanteile und Phasenwinkel für eine Grund- oder Oberwelle der Testantwort aus den Gleichanteilen der Mischsignale.

Description

Die Erfindung betrifft eine Testvorrichtung und ein Verfahren zum Testen von Analog-Digital-Wandlern.

Um die Güte eines Analog-Digital-Wandlers (AD-Wandlers) zu beurteilen, werden üblicherweise die Werte für SNR (Signal-Rausch-Verhältnis), SINAD (Signal-plus-Rauschen-plus-Verzerrung zu Rauschen-plus-Verzerrung Verhältnis), SNDR (Signal zu Rauschen-plus-Verzerrung Verhältnis), und THD (total dynamic distortion) ermittelt. Wie in dem Standard IEEE Std 1241–2000 beschrieben, wird ein AD-Wandler vorzugsweise durch Anlegen eines analogen Signals und anschließender Fast Fourier Transformation (FFT) der Testantwort analysiert. Dabei werden alle Spektralanteile der Testantwort des AD-Wandlers und daraus die Werte für SNR, SINAD, SNDR und THD berechnet. Die FFT Analyse ist sehr rechenintensiv und führt zu langen Testzeiten.

Der Erfindung liegt die Aufgabe zugrunde, eine Testvorrichtung und ein Verfahren zum kostengünstigen und schnellen Testen von AD-Wandlern zur Verfügung zu stellen.

Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.

Die Testvorrichtung zum Testen eines Analog-Digital-Wandlers (AD-Wandlers) enthält einen Speicher, der sich z. B. in einem Tester befindet. Der Speicher enthält die Information, die in Form der digitalen Repräsentation des Testsignals vorliegt. Der Speicher stellt an seinem Ausgang ein digitales Testsignal bereit. Die Testvorrichtung enthält weiterhin einen Digital-Analog-Wandler (DA-Wandler). Dieser wandelt das digitale Testsignal in ein analoges Testsignal um. Das analoge Testsignal ist sinusförmig und hat die Frequenz ω₀. u(t) = A0cos (ω0t)

Der AD-Wandler, der getestet werden soll, wird mit diesem analogen Testsignal gespeist und gibt eine digitale Testantwort aus. Diese ist durch die Funktion u_out(t) beschrieben.

Wäre der Wandler ideal, würde sich die Testantwort nur durch den die Quantisierung erzeugenden Quantisierungsfehler ε(t) von dem Testsignal unterscheiden. Dieser Fehler äußert sich durch ein gleichmäßig über alle Frequenzen verteiltes Quantisierungsrauschen. Durch unvermeidliche Unvollkommenheiten des Wandlers treten jedoch im Frequenzspektrum der Testantwort harmonische Störungen auf (Σ A_m...), die bei ganzen Vielfachen des Testsignals liegen. Auch die Amplitude der Testantwort kann sich von der des Testsignals unterscheiden. In diesem Fall ist der Verstärkungsfaktor (k) ungleich eins. Unter Umständen ist die Testantwort noch von einer Gleichspannung, die als Offset-Spannung bezeichnet wird (u_offset), überlagert. Außerdem kommt es zwischen dem Testsignal und der Testantwort zu einer Phasenverschiebung (φ₀).

1 zeigt das symmetrische Grundspektrum eines solchen Signalgemischs. Die Linie bei der normierten Frequenz ω/ω₀ = 0 repräsentiert die Amplitude der Offsetspannung. Die beiden Linien bei den normierten Frequenzen +1 und –1 entsprechen der Grundfrequenz ω₀ in der Formel. Die Spektrallinien bei +2, –2, +3 und –3 entsprechen den Oberwellen bei der doppelten und dreifachen Grundfrequenz. Die Spektrallinien der Oberwellen höherer Ordnung sind in der 1 der Übersichtlichkeit halber nicht gezeigt. Das Quantisierungsrauschen wird durch die breite vertikale Linie oberhalb der Abszisse angezeigt.

Für den Test wird erfindungsgemäß die Testantwort u_out(t) einmal mit einem Sinus-Referenzsignal der Amplitude 1 und der Kreisfrequenz Ω und einmal mit einem Kosinus-Referenzsignal der Amplitude 1 und der Kreisfrequenz Ω multipliziert. Die Testantwort u_out(t) ist als digitales Signal N bit breit, hat somit eine Amplitudenauflösung von N. In anderen Gebieten der Technik wird dieses Prinzip der Mischung auch als Homodyn-Mischung bezeichnet.

Die Testvorrichtung enthält dazu einen Frequenzwandler, der aus dem digitalen Testsignal ein sinusförmiges digitales Referenzsignal mit der Frequenz Ω erzeugt. Ω ist dabei ein ganzes Vielfaches der Frequenz ω₀. Das digitales Referenzsignal ist m bit breit, hat seine Amplitudenauflösung ist somit m, wobei m eine positive ganze Zahl ist.

Die Testvorrichtung enthält weiterhin einen Frequenzselektor mit einem Phasenverschieber, mit zwei digitalen Multiplizierern und mit zwei digitale Filtern. Der Phasenverschieber verschiebt das digitale Referenzsignal um π/2, macht somit aus einem Sinussignal ein Kosinussignal mit der selben Frequenz. Die Multiplizierer haben jeweils zwei Eingangskanäle. Ein Kanal bezeichnet in diesem Zusammenhang mehrere Leitun gen, auf denen gemeinsam die digitale Repräsentation eines Signals abgebildet wird. Die Anzahl der Leitungen entspricht der Breite des Kanals. Die Multtplizierer multiplizieren das Signal, das an ihrem ersten Eingangskanäle anliegt, mit dem Signal, das am zweiten Eingangskanal anliegt. In diesem Zusammenhang wird für Eingangskanal auch der Ausdruck Eingang und für den Ausgangskanal der Ausdruck Ausgangskanal verwendet. Der erste Multiplizierer ist an seinem ersten Eingangskanal mit der digitalen Testantwort und an seinem zweiten Eingangskanal mit dem digitalen Referenzsignal verbunden. Der zweite Multiplizierer ist mit seinem ersten Eingangskanal an der digitalen Testantwort und an seinem zweiten Eingangskanal mit dem Ausgangssignal des Phasenverschiebers angeschlossen.

Daraus ergeben sich die beiden Signale S_K(t) und S_S(t), die aus Summen von Mischprodukten bestehen.

Die Produkte der harmonischen Funktionen lassen sich mit Hilfe der Additionstheoreme zu Summen umformen.

Das Frequenzspektrum dieser Summen wird beispielhaft in 2 gezeigt. Die Frequenzspektren der Testantwort werden aus ihrer ursprünglichen Lage, wie sie in 1 zu sehen ist, durch die Mischung mit dem Referenzsignal verschoben und kommen rechts und links der Frequenz des Referenzsignals zu liegen. In 2 ist die Kreisfrequenz des Referenzsignals Ω fünfmal so groß wie die Kreisfrequenz des analogen Testsignals ω₀. Das Spektrum ist deshalb um die Kreisfrequenzen +5 ω₀ und –5 ω₀ angeordnet.

Ist die Bandbreite des Signals kleiner als die Mischfrequenz, so sind die beiden Spektren des rechten und linken Seitenbandes voneinander separiert. In 2 ist die normierte Bandbreite gleich drei und die normierte Mischfrequenz des Referenzsignals gleich fünf. Es kommt somit zu keiner Überlagerung der Seitenbänder.

Ist die normierte Mischfrequenz des Referenzsignals dagegen kleiner als die Bandbreite des Signals, kommt es zu Überlappungen des rechten und linken Seitenbandes und es entsteht ein Signalanteil bei der normierten Frequenz 0.

3 zeigt das Frequenzspektrum, das sich aus der Mischung der digitalen Testantwort mit einer Mischfrequenz, die der Frequenz des analogen Testsignals entspricht, ergibt. Die gestrichelten Linien gehören zum linken, die gepunkteten Linien zum rechten Seitenband. So zeigt sich die dritte Oberwelle nach dem Mischen bei ω/ω₀ = ±4. Andere Spektren setzen sich aus mehreren Anteilen zusammen. So enthält das Spektrum bei ω/ω₀ = ±2 Anteile der Grundfrequenz (große Amplitude) und der dritten Oberwelle (kleine Amplitude).

In der 3 ist im Vergleich zu 2 die Mischfrequenz so gewählt, dass bei der normierten Frequenz Null Frequenzkomponenten der rechten und des linken Seitenbandes erscheinen. Generell werden für die erfindungsgemäße Testvorrichtung nur solche Mischfrequenzen verwendet, bei denen im Nullpunkt nur eine Frequenzkomponente des rechten und nur eine Frequenzkomponente des linken Seitenbandes erscheint. In 3 ist die Komponente bei der Frequenz Null genau der Anteil des Grundsignals, der die gleiche Frequenz wie das Referenzsignal besitzt.

Durch gezielte Einstellung der Frequenz des Referenzsignals ist es damit möglich, jede Frequenzkomponente an einem bestimmten Punkt im Frequenzspektrum zu schieben. Damit kann man einen bestimmten Frequenzanteil vom Rest des Signals separieren und getrennt analysieren.

Die Frequenz des Referenzsignals wird so gewählt, dass die zu untersuchende Spektrallinie der Testantwort in den Frequenznullpunkt verschoben wird und so als transformierte Offsetspannung in Erscheinung tritt.

Wählt man Ω = ω₀ wie in 3, so wird die Spektrallinie der Grundfrequenz des Testsignals zum einem in den Nullpunkt der Frequenzachse und zum anderen zu seiner doppelten Frequenz ω/ω₀ = ±2 verschoben.

Die Signale S_S(t) und S_K(t) setzen sich beide aus einem Gleichanteil und einer Summe von Wechselanteilen zusammen. Der Gleichanteil ist der erste Summand der obigen Formel.

Zur Bestimmung des Gleichanteils enthält der Frequenzselektor digitale Filter. Die Filter sind mit ihren Eingängen an die Ausgänge der Multiplizierer angeschlossen und geben an ihrem Ausgang jeweils den Gleichanteil ihrer Eingangssignale aus. Diese Filter können Tiefpassfilter, deren Grenzfrequenz hinreichend klein und deren Flankensteilheit ausreichend groß gewählt ist, sein. Als Filter kommen auch Schaltungen, die die Eingangssignale integrieren oder summieren und den Mittelwert der Integration bzw. Summierung ermitteln, in Frage. Da das Integral über eine ganze Periode eines harmonischen Signals den Wert Null ergibt, löschen sich die Wechselanteile aus. Es bleibt nur noch der Gleichanteil übrig.

Danach liegen die beiden Werte S_S und S_K vor.

Beide Ausdrücke enthalten noch den unbekannten Phasenwinkel φ₀ zwischen der Grundfrequenz der digitalen Testantwort des Analog-Digital-Wandlers und dem Referenzsignal.

Um die Amplitude der Grundfrequenz des Testsignals aus S_S und S_K zu bestimmen, gibt es zwei Möglichkeiten. Bei der ersten Möglichkeit wird der Phasenwinkel φ₀ ermittelt. Dies kann beispielsweise durch die folgenden Rechenschritte erfolgen.

Die Testvorrichtung enthält auch eine Auswerte-/Steuereinheit, die die Ausgangssignale des Frequenzselektors empfängt. Diese Auswerte-/Steuereinheit kann beispielsweise die Signale S_S und S_K empfangen und daraus die Phasenverschiebung φ₀ berechnen.

Bei der zweiten Möglichkeit kann die Quadratsumme von S_S und S_K gebildet werden.

Vorzugsweise enthält der Frequenzselektor der Testvorrichtung zwei Quadrierer, die die Ausgangssignale der Filter mit sich selbst multiplizieren. Die Ausgangssignale der beiden Quadrierer werden von einem Addierer addiert. Somit wird die Quadratsumme der Signale S_S und S_K gebildet. In der Auswerte/Steuereinheit kann aus dieser Quadratsumme der Wert für kA₀ berechnet werden.

Somit hat man die Amplitude der Grundwelle der Testantwort bestimmt. Wird nun in die Formel S_S(t) für Ω die ganzen Vielfachen der Frequenz ω₀ sowie die Frequenz 0 eingesetzt, stehen die folgenden Informationen zur Verfügung:

u_offset:: die Offsetspannung der Testantwort
kA₀:: die Amplitude der Grundwelle der Testantwort
P₀:: der Leistungsanteil der Grundwelle der Testantwort
φ₀:: der Phasenwinkel der Grundwelle der Testantwort bezogen auf das Referenzsignal
A_i:: die Amplitude der i-ten Oberwelle der Testantwort
P_i:: der Leistungsanteil der i-ten Oberwelle der Testantwort
φ_i:: der Phasenwinkel der i-ten Oberwelle der Testantwort bezogen auf das Referenzsignal.

Wenn der Frequenzwandler durch einen Frequenzführungskanal so eingestellt wird, dass er die Frequenz ändert, können nacheinander die Frequenzen 2ω₀ und 3ω₀ als Referenzsignale ausgegeben werden. So werden auch die Amplituden, die Leistungsanteile und die Phasenwinkel der zweiten und dritten Oberwelle der Testantwort berechnet. Wenn die Amplitude und/oder die Phase seines Ausgangssignals durch den Frequenzführungskanal verändert wird, kann das Ausgangssignal den Eigenschaften des zu testenden AD-Wandlers angepasst werden.

Vorteilhafterweise enthält die Testvorrichtung auch eine Leistungsmesseinheit. Diese Leistungsmesseinheit enthält einen Quadierer, der die digitale Testantwort mit sich selbst multipliziert. Der Quadierer ist ein digitaler Quadrierer. Ein Mittelwertbilder der Leistungsmesseinheit bildet den Mittelwert aus dieser Multiplikation und gibt das Ergebnis an die Auswerte-/Steuereinheit. An seinem Ausgang wird das Ergebnis dieser Mittelwertbildung ausgegeben. Dieses Ergebnis ist die Gesamtleistung der Testantwort. Der Quadierer und der Mittelwertbilder sind digital, d.h. sie verarbeiten digitale Signale. ist ein digitaler Quadrierer. Aus den Werten für P_uout, U_offset, kA₀, P₀, φ₀, A_i, P_i und φ_i lassen sich die charakteristischen Leistungsparameter des AD-Wandlers SNR, SINAD, SNDR und THD in der Auswerte-/Steuereinheit extrahieren.

In einer weiteren Ausführungsform enthält die Testvorrichtung eine Vielzahl von Frequenzwandlern und eine Vielzahl von Frequenzselektoren. Die Frequenzwandler erzeugen eine Vielzahl von digitalen Referenzsignalen, die sich hinsichtlich ihrer Frequenz unterscheiden. Mindestens zwei der Frequenzselektoren sind an digitale Referenzsignale mit unterschiedlichen Frequenzen angeschlossen. Die Ausgänge der Frequenzselektoren sind mit der Auswerte-/Steuereinheit verbunden. Somit ist es möglich, die Amplituden, die Leistungsanteile und die Phasenwinkel mehrerer Oberwellen bzw. der Grundwelle und mindestens einer Oberwelle gleichzeitig zu messen. Damit ergibt sich eine Einsparung der Testzeit. Auch möglich ist bei dieser Parallelschaltung von Frequenzwandlern und Frequenzselektoren, dass die Frequenzwandler hinsichtlich ihrer Frequenz durch die Auswerte-/Steuereinheit verändert werden können.

Die Testvorrichtung kann dahingehend erweitert werden, dass an den Ausgang des zu testenden AD-Wandlers eine Offsetkompensation angeschlossen wird. Dadurch ist der Anteil u_offset der Testantwort u_out(t) Null und braucht nicht durch die Testvorrichtung ermittelt zu werden.

Durch das Vorsehen einer Zusatzmessschaltung kann die maximale Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers gemessen werden. Die Zusatzmessschaltung enthält ein digitales erstes Multiplizierglied, an dessen Eingang ein weiteres digitales Referenzsignal angeschlossen wird, das durch einen weiteren Frequenzwandler erzeugt wird. Dieses weitere digitale Referenzsignal hat die gleiche Frequenz wie das analoge Testsignal und die gleiche Amplitudenauflösung wie das Ausgangssignal des zu testenden AD-Wandlers. Das erste Multiplizierglied multipliziert das weitere digitale Referenzsignal mit dem Faktor 2. Einen Phasenverschieber, der in der Zusatzmessschaltung enthalten ist, verschiebt das Ausgangssignal des ersten Multipliziergliedes in der Phase um π/2. Ein digitales zweites Multiplizierglied multipliziert das Ausgangssignal des ersten Multipliziergliedes mit dem Ausgangssignal des ersten Multiplizierers des Frequenzselektors. Das digitale dritte Multiplizierglied multipliziert das Ausgangssignal des Phasenverschiebers der Zusatzmessschaltung mit dem Ausgangssignal des zweiten Multiplizierers des Frequenzselektors. In der Zusatzmessschaltung ist ein Addierer vorhanden, mit dem die Summe aus dem zweiten und dritten Multiplizierglied gebildet wird. Ein Subtraktionsglied bildet die Subtraktion aus dem Testsignal und dem Ausgangssignal des Addierers. Ein Maximalwertermittler ermittelt den Maximalwert des Ausgangssignals des Subtraktionsglieds und gibt diesen aus. Eine ideale Testantwort eines Analog-Digital-Wandlers enthält nur Frequenzanteile des Eingangssignals. uout,ideal = kApcos (ω0t + φ0)

Nach den Additionstheorem ergibt sich uout,ideal = kA0(cos(φ0)cos(ω0t) –sin(φ0)sin(ω0t))

Die Amplituden entsprechen nun genau der Hälfte der Werte von S_S und S_K, so dass man auch schreiben kann uout,ideal = 2 (SKcos (ω0t) + SSsin(ω0t))

In der Zusatzmessschaltung wird die Testantwort des idealen Analog-Digital-Wandlers gemäss der obigen Formel ermittelt. Das Ausgangssignal des Addierers ergibt die Testantwort eines idealen AD-Wandlers. Diese wird von der Testantwort des zu testenden Analog-Digital-Wandlers abgezogen und anschließend der Maximalwert dieser Substraktion gebildet. Dadurch ist maximale Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers gemessen worden.

Die Amplitudenauflösung des weiteren Referenzsignals, mit dem die Zusatzmessschaltung gespeist wird, ist immer gleich der Amplitudenauflösung des zu testenden AD-Wandlers. Dagegen ist ist die Amplitudenauflösung m des digitalen Referenzsignals, mit dem ein Frequenzselektor gespeist wird, vorzugsweise größer als die Amplitudenauslösung N der digitalen Testantwort. Dadurch wird der durch das Referenzsignal erzeugte Quantisierungsfehler verringert. Je größer dabei der Unterschied zwischen m und N ist, umso weniger verfälscht dieser Quantisierungsfehler das Messergebnis.

Der Speicher der Testvorrichtung ist üblicherweise in einem Tester vorhanden, während die anderen Schaltungen der Testvorrichtung sich auf einem Load Board befinden. Es ist aber auch möglich, dass Teile der Testvorrichtung wie die Fre quenzwandler, die Frequenzselektoren, die Leistungsmesseinheit und die Zusatzmesseinheit ganz oder teilweise in dem zu testenden Analog-Digital-Wandler integriert werden.

Besonders wenn der AD-Wandler ein Modul eines Mixed-Signal-Bausteins ist, können die Schaltungen teilweise oder komplett auf dem Mixed-Signal-Baustein als "Built In Self Test Einheit" integriert werden. Module, die bereits auf dem Mixed-Signal-Baustein vorhanden sind, wie z. B. Microcontroler, Addierer, Multiplizierer und Speicher, können für den Test des AD-Wandlers umkonfiguriert werden. Die Komponenten auf dem Loadboard reduzieren sich in diesem Fall auf den DA-Wandler. Die Steuerung des Tests wird von einem internen Mikrocontroler übernommen.

Zukünftige Produkte mit erhöhten Sicherheitsanforderungen können somit während des regulären Betriebes Selbsttestzyklen durchführen. So würde z. B. beim Starten eines KFZ automatisch die Elektronik für sicherheitsrelevante Funktionen wie z. B. ABS oder Airbag überprüft werden. Dies erfordert die Selbsttestfähigkeit der Halbleiterbausteine. Das in dieser Erfindung beschriebene Konzept eignet sich durch seine geringen Anforderungen an zusätzliche elektronische Schaltungen in besonderer Weise für eine Selbsttestimplementierung in den Baustein.

Die Testvorrichtung kann auch teilweise in FPGA (Field Programmable Gate Array) Bausteinen integriert werden. Solche Bausteine sind kostengünstig und erforderliche Änderungen können mit Hilfe der FPGA schnell implementiert werden.

Auch können Teile der Testvorrichtung in einem externen Tester integriert werden. Das Loadboard besteht im äußersten Fall nur noch aus dem Sockel, in den der zu testende Baustein gesteckt wird.

Die Erfindung betrifft auch ein Verfahren zum Testen von AD-Wandlern. Dazu wird zunächst ein Tester bereitgestellt, der mit einem Loadboard verbunden ist. Dieses Loadboard enthält mindestens einen Testsockel zum Testen von integrierten Schaltkreisen. Das Loadboard wird mit dem zu testenden AD-Wandler bestückt. Es wird ein digitales Testsignal erzeugt, aus dem wiederum ein analoges Testsignal generiert wird. Dieses analoge Testsignal wird als Eingangssignal an einen AD-Wandler angelegt. Zudem wird aus dem digitalen Testsignal ein digitales Referenzsignal erzeugt. Dieses ist sinusförmig und hat die gleiche Frequenz wie das analoge Testsignal oder hat eine Frequenz, die ein ganzzahliges Vielfaches der Frequenz des analogen Testsignals ist. Die Testantwort wird zum einen mit dem Sinus des digitalen Referenzsignals und zum anderen mit dem Kosinus des digitalen Referenzsignals zu Mischsignalen gemischt. Für diese durch das Mischen erzeugten Mischsignale werden die Gleichanteile bestimmt. Aus den Gleichanteilen der Mischsignale wird für eine Grund- oder Oberwelle der Testantwort einer der Parameter Amplitude, Leistungsanteil oder Phasenwinkel bestimmt. Mittels dieses Verfahrens können die genannten Parameter bestimmt werden, ohne eine aufwendige FFT (Fast Fourier Transformation) durchzuführen. Eine solche benötigt zunächst einen Datentransfer von der Datenaufnahme des Testers zu einer Recheneinheit sowie eine aufwendige Berechnung. Erste Abschätzungen ergeben, dass mit dem erfindungsgemäßen Verfahren eine Reduktion der Testzeit um den Faktor 4 möglich ist.

Der Phasenwinkel kann durch Berechnung des Arcustangens des Quotienten der Gleichanteile der Mischung ermittelt werden. Die Gleichanteile stehen aus der Berechnung der Amplitude schon zur Verfügung und werden zur Berechnung des Phasenwinkels wiederverwendet.

Wenn das Verfahren dahingehend erweitert wird, dass der Phasenwinkel der Grundwelle der Testantwort mittels eines Verschiebens der Phase des digitalen Referenzsignals bestimmt wird, so wird vermieden, dass zur Berechnung des Phasenwinkels ein Arcustangens ermittelt werden muss, was relativ aufwendig ist. Stattdessen wird das Referenzsignal so lange in der Phase verschoben, bis sich bei S_S ein Maximum und S_K ein Minimum einstellt oder sich bei S_S ein Minimum und bei S_K ein Maximum einstellt.

Wenn statt nur eines digitalen Referenzsignals mehrere digitale Referenzsignale, die sich hinsichtlich ihrer Frequenz unterscheiden, erzeugt werden und diese digitalen Referenzsignale gleichzeitig mit der Testantwort gemischt werden, so können Parameter für verschiedene Oberwellen oder für Grund- und Oberwellen gleichzeitig ermittelt werden. Diese Parallelisierung erspart Testzeit und Aufwand für die Steuerung des Verfahrens.

Nachdem die Parameter Amplitude, Leistungsanteil und Phasenwinkel für eine Grund- oder Oberwelle der Testantwort gemessen wurden, kann die Frequenz des digitalen Referenzsignals verändert werden und wieder die Schritte des Mischens der Testantwort, Bestimmen der Gleichanteile und Bestimmen der Parameter wiederholt werden. Dadurch werden Parameter für eine andere Grund- oder Oberwelle als beim ersten Testdurchgang ermittelt. Vorteilhaft dabei ist, dass nur wenige Schaltungen zur Erzeugung des digitalen Referenzsignals zur Verfügung stehen müssen.

Wenn das Verfahren zusätzlich einen Schritt des Bestimmens der Gesamtleistung der Testantwort enthält, können mit dem selben Verfahren nicht nur die Parameter der Grund- und Oberwellen bestimmt werden, sondern auch im Verhältnis zur Gesamtleistung betrachtet werden.

Das Verfahren kann nach Ermittlung der Parameter Amplitude, Phasenwinkel, Leistungsanteil der Grund- und Oberwellen und der Gesamtleistung der Testantwort einen weiteren Schritt enthalten, bei dem die Werte SNR, SINAD, SNDR, und THD des AD-Wandlers ermittelt werden. Somit stehen die Parameter, die die Güte eines AD-Wandlers charakterisieren, in ihrer Gesamtheit zur Verfügung.

Vorteilhaft ist es, wenn die Testantwort bezüglich ihres Offsets kompensiert wird, bevor sie mit anderen Signalen gemischt wird. Dadurch braucht der Offset bei der Berechnung der übrigen Parameter nicht berücksichtigt zu werden.

Um einen Offset eines Signals zu kompensieren, wird beispielsweise mehrfach der Mittelwert des Signals gebildet und gespeichert. Anschließend wird der Mittelwert dieser gespeicherten Mittelwerte gebildet, gespeichert und von dem Signal abgezogen.

Um die maximale Abweichung der Testantwort des Analog-Digital-Wandlers von einer Testantwort eines idealen Analog-Digital-Wandlers zu berechnen, enthält ein Verfahren, bei dem der Offset der Testantwort kompensiert ist, zusätzliche Schritte. Ein Referenzsignal mit der gleichen Frequenz wie das analoge Testsignal wird mit zwei multipliziert. Die Gleichanteile der Mischsignale werden mit dem Kosinus bzw. mit dem Sinus dieses mit zwei multiplizierten Referenzsignals gemischt. Das Ergebnis dieser Multiplikationen wird addiert und anschließend von der Testantwort abgezogen. Der Maximalwert dieser Subtraktion wird ermittelt und ergibt die maximale Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers.

Die Erfindung ist in den Zeichnungen anhand von Ausführungsbeispielen näher veranschaulicht.
1 zeigt das Frequenzspektrum einer Testantwort eines Analog-Digital-Wandlers.
2 zeigt ein Frequenzspektrum, das sich ergibt, wenn die Testantwort eines AD-Wandlers mit einem Referenzsignal gemischt wird.
3 zeigt ein Frequenzspektrum wie 2 bei veränderter Frequenz des Referenzsignals.
4 zeigt in eine erfindungsgemäße Testvorrichtung zur Analyse eines AD-Wandlers
5 zeigt in einer weiteren Ausführungsform eine Testvorrichtung für einen AD-Wandler, mit der drei Analysen parallel durchgeführt werden können.
6 zeigt eine Testvorrichtung für einen AD-Wandler nach 5, die um eine Zusatzschaltung zur Analyse im Zeitbereich erweitert wurde.
Im folgenden wird zur Beschreibung des Ausführungsbeispiels von einem Fall ausgegangen, der sich aus den schon oben beschriebenen 1 bis 3 ergibt. Diese werden hier der Einfachheit halber nicht noch einmal beschrieben.
4 zeigt in einer ersten Ausführungsform eine erfindungsgemäße Testvorrichtung 1. Sie enthält einen Speicher 2, ein Loadboard 3 und einen Steuerkanal 4. Der Speicher 2 ist ein Teil eines nicht in der Figur gezeigten Testers und der Steuerkanal 4 wird durch den Tester getrieben.
Das Loadboard 3 enthält einen DR-Wandler 5, einen Frequenzwandler 6, einen Frequenzselektor 7, eine Leistungsmesseinheit 8 und eine Auswerte-/Steuereinheit 9. Außerdem ist auf dem Loadboard der zu testende AD-Wandler 10 angeschlossen. Der Frequenzselektor 7 enthält einen Phasenverschieber 11, einen digitalen ersten Multiplizierer 12, einen digitalen zweiten Multiplizierer 13, einen digitalen ersten Filter 14, einen digitalen zweiten Filter 15, zwei Quadrierer 16 und 17 und einen Addierer 18.
Die Leistungsmesseinheit 8 enthält einen Quadrierer 19 und einen Mittelwertbilder 20.
Der Ausgang des Speichers 2 ist über den Kanal u_d mit dem Eingang des DA-Wandlers 5 sowie dem Eingang des Frequenzselektors 6 verbunden. Der Eingang des Frequenzselektors 6 hat als digitaler Eingang eine bestimmte Breite n, wobei n eine ganze Zahl ist. Der Eingang des Frequenzselektors 6 ist somit ein Eingangskanal. Auch für die folgenden Bauteile werden die Ausdrücke Eingang für einen digitale Eingangskanal und Ausgang für einen digitalen Ausgangskanal verwendet. Der Ausgang des DA-Wandlers 5 ist über das analoge Signal u(t) mit dem AD-Wandler 10 verbunden. Der Ausgangskanal des AD-Wandlers 10 ist über die digitale Testantwort u_out(t)) mit dem Eingangskanal des digitalen Quadierers 19 der Leistungsmesseinheit 8 und mit einem ersten Eingangskanal des ersten Multiplizierer 12 und einem ersten Eingangskanal des zweiten Multiplizierer 13 des Frequenzselektors 7 verbunden. Der digitale Ausgangskanal u_out(t) ist besteht aus N Leitungen. Der Ausgang des digitalen Quadrierers 19 der Leistungsmesseinheit 8 ist mit dem Mittelwertbilder 20 der Leistungsmesseinheit 8 verbunden. Der Ausgang des Mittelwertbilders 20 ist über die Leitung P_uout mit einem Eingang der Auswerte-/Steuereinheit 9 verbunden.
Der Ausgang des Frequenzwandlers 6 ist über die den Kanal r(t) mit dem Phasenverschieber 11 und dem zweiten Eingangskanal des zweiten Multiplizierer 13 des Frequenzselektors 7 verbunden. Der Kanal r(t) besteht aus N+1 Leitungen, wobei 1 größer Null ist.
Der Ausgang des Phasenverschiebers 11 ist mit dem zweiten Eingangskanal des ersten Multiplizierers 12 des Frequenzselektors 7 verbunden. Innerhalb des Frequenzselektors 7 ist der Eingang des ersten Filters 14 über den Kanal S_K(t) mit den Ausgang des ersten Multiplizierers 12 und der Eingangskanal des zweiten Filters 15 ist über den Kanal S_S(t) mit dem Ausgang des zweiten Multiplizierers 13 verbunden. Der Ausgang des ersten Filters 14 ist mit den Eingängen des ersten Quadrierers 16 über die Leitung S_K und der Ausgang des zweiten Filters 15 ist über die Leitung S_S mit den Eingängen des Quadrierers 17 verbunden. Der Ausgang des ersten Quadrierers 16 ist über die Leitung S_K ² sowohl mit einem Eingang des Addierers 18 als auch mit einem Eingang der Auswerte/Steuereinheit 9 verbunden. Der Ausgang des zweiten Quadrie rers 17 ist über die Leitung S_S ² zum einen mit einem Eingang des Addierers 18 sowie mit einem Eingang der Auswerte/Steuereinheit 9 verbunden. Der Ausgang des Addierers ist über die Leitung P_n mit der Auswerte-/Steuereinheit 9 verbunden. Ein Ausgang der Auswerte-/Steuereinheit 9 ist über den Frequenzeinstellungskanal 21 mit einem Eingang des Frequenzwandlers 6 verbunden. Ein Eingang der Auswerte-/Steuerschaltung 9 ist mit dem Steuerkanal 4 verbunden. Die Auswerte-/Steuereinheit hat einen Ausgangskanal 22, der mit dem Tester verbunden werden kann.
Der Speicher 2 stellt das digitale Testsignal u_d zur Verfügung. Daraus wird das analoge Testsignal u(t) sowie das Referenzsignal r(t) erzeugt. Am Ausgang des AD-Wandlers 10 wird die digitale Testantwort u_out(t) erzeugt. Die digitale Testantwort u_out(t) hat als digitales Signal eine Auflösung von N Bit. Das digitale Referenzsignal r(t) hat eine größere Auflösung als die Testantwort und ist somit N+1 Bit breit, wobei 1 eine ganze Zahl, die größer Null ist, darstellt. Die digitale Testantwort u_out(t) wird mit dem Referenzsignal r(t) gemischt. Die Ergebnisse dieser Mischungen S_K(t) und S_S(t) werden bezüglich ihres Gleichanteils mittels der Filter 14 und 15 gefiltert. Die Gleichanteile S_K und S_S werden mittels der Quadrierer 16 und 17 quadriert. Die sich dadurch ergebenden Signale S_K ² und S_S ² werden der Auswerte-/Steuereinheit zur Verfügung gestellt. Weiterhin wird die Summe dieser beiden Signale durch den Addierer 18 erzeugt und als P_m an die Auswerte-/Steuereinheit 9 weitergeleitet.
Die Testantwort u_out(t) wird in der Leistungsmesseinheit 8 von dem Quadrierer 19 quadriert. Das Ergebnis wird mittels des Mittelwertbilders 20 gemittelt. Die sich daraus ergebende Leistung P_uout wird an die Auswerte-/Steuereinheit 9 weiterge leitet. Die Auswerte-/Steuereinheit 9 kann über den Frequenzeinstellungskanal 21 die Frequenz des Frequenzwandlers 6 einstellenbeeinflussen. Dadurch können Amplituden, Phasenwinkel und Leistungsanteile für die Grundwelle und verschiedene Oberwellen der Testantwort des AD-Wadlers in der Auswerte/Steuereinheit 9 berechnet werden. Die Ergebnisse dieser Berechnungen werden an den Ausgangskanal 22 ausgegeben.
In der Auswerte-/Steuereinheit kann nun beispielsweise aufgrund der Eingangssignale S_K ² und S_S ² der Phasenwinkel φ₀ für die Grundwelle berechnet werden. Dieser Phasenwinkel gibt an, welcher Phasenunterschied zwischen der Testantwort und dem Referenzsignal besteht. Dieser kann mittels der oben genannten Rechenvorschrift aus den beiden Eingangssignale S_K ² und S_S ² berechnet werden.
In einer weiteren Ausführungsform kann durch den Frequenzeinstellungskanal 21 auch die Phase und/oder die Amplitude des digitalen Referenzsignals verändert werden. Dadurch könnte beispielsweise durch den Frequenzeinstellungskanal die Phase des Referenzsignals r(t) verschoben werden, bis sich bei S_K ² oder S_S ² eine Minimum gebildet hat, um den Phasenwinkel φ₀ zu ermitteln Dazu müsste in die Auswerte-/Steuereinheit eine Vorrichtung, die ein Minimum berechen kann, vorgesehen werden.
5 zeigt in einer weiteren Ausführungsform die erfindungsgemäße Testvorrichtung 1, die eine Erweiterung der Testvorrichtung 1 nach 4 darstellt. Bauteile mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das Ausgangssignal des ersten Frequenzwandlers 6 wurde mit r₁(t) bezeichnet. An die Namen der Leitungen innerhalb des ersten Frequenzselektors 7 wurde auch der Index 1 angehängt. Ihr Anschlüsse und ihre Funktion entsprechen aber den Anschlüssen und der Funktion in 4.
Erweitert wurde die Testvorrichtung dadurch, dass auf dem Loadboard 3 ein zweiter Frequenzwandler 23, ein dritter Frequenzwandler 24, ein zweiter Frequenzselektor 25 und ein dritter Frequenzselektor 26 untergebracht wurden.
Der zweite Frequenzwandler 23 und der dritte Frequenzwandler 24 erzeugen aus der digitalen Repräsentation des Testsignals u_d das zweite Referenzsignal r₂(t) und das dritte Referenzsignal r₃(t). Der zweite Frequenzselektor 25 wird mit dem zweiten Referenzsignal r₂(t) und der dritte Frequenzselektor 26 mit dem dritten Referenzsignal r₃(t) gespeist. Die ersten Eingangskanäle des ersten Multiplizierers 12 und des zweiten Multiplizierers 13 aller Frequenzselektoren 7, 25, 26 sind an die digitale Testantwort u_out(t) angeschlossen. Die Ausgänge der Frequenzselektoren 7, 25, 26 sind mit Eingängen der Auswerte-/Steuereinheit 9 verbunden. Im Gegensatz zu 4 gibt es keinen Frequenzeinstellungskanal 21 von der Auswerte/Steuereinheit zu den Frequenzwandlern 6, 23 oder 24.
Die Referenzsignale r₁(t), r₂(t) und r₃(t) sind sinusförmige Signale, die sich hinsichtlich ihrer Frequenz unterscheiden. Die Frequenz von r₁(t) ist ω₀, die Frequenz von r₂(t) ist 2ω₀, die Frequenz des dritten Referenzsignals r₃(t) beträgt 3ω₀. Durch den vorgestellten Testaufbau 1 werden gleichzeitig die Amplituden, die Leistungsanteile und die Phasenwinkel der Grundwelle sowie der zweiten und dritten Oberwelle der Testantwort bestimmt. Durch die vorgenommenen gleichzeitigen Messungen wird Testzeit eingespart.
6 zeigt eine Testvorrichtung 1, die gegenüber der Testvorrichtung von 5 um eine Offset-Kompensation 36, einen vierten Frequenzwandler 27 sowie eine Zusatzmessschaltung 28 erweitert wurde. Der Aufbau und die Funktion der bereits in 5 gezeigten Bauteile und ihrer Verbindungen untereinander bleiben gleich und werden darum nicht noch einmal erläutert.
Zwischen den Ausgang des AD-Wandlers 10 und der digitalen Testantwort ist eine Offset-Kompensation 36 geschaltet.
Der vierte Frequenzwandler 27 ist mit seinem Eingang an die digitale Repräsentation des Testsignals u_d angeschlossen. An seinem Ausgang ist er mit dem vierten Referenzsignal r₄(t) verbunden.
Die Zusatzmessschaltung 28 enthält ein digitales erstes Multiplizierglied 29, einen Phasenverschieber 30, ein digitales zweites Multiplizierglied 31, ein digitales drittes Multiplizierglied 32, einen digitalen Addierer 33, ein digitales Subtraktionsglied 34 und einen Maximalwertermittler 35. Ein Mulitplizierglied hat die gleiche Funktion wie ein Multiplizierer. Das erste Multiplizierglied 29 ist mit seinem Eingang mit dem vierten Referenzsignal r₄(t) und mit seinem Ausgang mit dem Phasenverschieber 30 und dem ersten Eingang des dritten Multiplizierglieds 32 verbunden. Der Ausgang des Phasenverschiebers 30 ist mit dem ersten Eingang des zweiten Multiplizierglieds 31 verbunden. Der zweite Eingang des zweiten Multiplizierglieds 31 ist mit dem Ausgang des ersten Filters 14 des ersten Frequenzselektors 7 verbunden. Der zweite Eingang des dritten Multiplizierers 32 ist an den Ausgang des zweiten Filters 15 des ersten Frequenzselektors 7 angeschlossen. Die Ausgänge des zweiten Multiplizierglieds 31 und des dritten Multiplizierglieds 32 sind an die beiden Eingänge des Addierers 33 angeschlossen. Der Ausgang des Addierers 33 ist mit dem Minuseingang des Subtraktionsglieds 34 verbunden. An dem Pluseingang des Subtraktionsglieds 34 ist die Testantwort u_out(t) angeschlossen. Der Ausgang des Subtraktionsgliedes 34 ist mit dem Eingang des Maximalwertermittlers 35 verbunden. Der Ausgang des Maximalwertermittlers 35 ist über die Leitung Diff mit der Auswerte-/Steuereinheit 9 verbunden.
Die Offset-Kompensation bewirkt, dass ein eventueller Offset des Ausgangssignals des AD-Wandlers so ausgeglichen wird, dass bei der oben genannten Testantwort u_out(t) der Summand u_offset Null ist.
Durch die Zusatzmessschaltung wird die Testantwort u_out(t) mit einer idealen Testantwort verglichen, indem sie voneinander abgezogen werden. Die ideale Testantwort wird aus den Gleichanteilen der mit dem ersten Referenzsignal r₁(t) gemischten digitalen Testantwort erzeugt. Anschließend wird der Maximalwert der Differenz von idealer und digitaler Testantwort ermittelt. Durch die Zusatzmessschaltung kann mit einem relativ geringen Aufwand das Verhalten des AD-Wandlers im Zeitbereich analysiert werden.
Die Erfindung ist auch in den folgenden Merkmalszusammenstellungen verwirklicht.

1. Integrierter Baustein, insbesondere Mixed-Signal-Baustein, auf dem eine erfindungsgemäße Testvorrichtung monolithisch integriert ist.
2. Integrierter Testschaltkreis nach Ziffer 1, der als Field Programmable Gate Array ausgebildet sind.
3. Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs, wobei die Nadelkarte einen integrierten Testschaltkreis nach Ziffer 1 oder 2 sowie einen Digital-Analogwandler aufweist.
4. Nadelkarte, die eine erfindungsgemäße Testvorrichtung aufweist.
5. Loadboard zur Aufnahme einer Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs und/oder mit einem oder mehreren Testsockeln zum Testen von integrierten Schaltkreisen bzw. ICs, wobei das Loadboard (41, 51, 61) einen integrierten Testschaltkreis (IC₂, IC₄) nach Ziffer 1 oder 2 oder eine Nadelkarte nach Ziffer 4. aufweist.
6. Tester zur Erzeugung von digitalen Signalen, der eine erfindungsgemäße Testvorrichtung und/oder einen Baustein nach Ziffer 1. oder 2. und/oder eine Nadelkarte nach 3. oder 4. und/oder ein Loadboard nach Ziffer 5. aufweist.
7. Computerprogramm zum Ausführen eines Verfahrens zum Testen eines AD-Wandlers, das so ausgebildet ist, dass die erfindungsgemäßen Verfahrensschritte ausführbar sind.

1: Testvorrichtung
2: Speicher
3: Loadboard
4: Steuerkanal
5: DA-Wandler
6: Frequenzwandler
7: Frequenzselektor
8: Leistungsmesseinheit
9: Auswerte-/Steuereinheit
10: AD-Wandler
11: Phasenverschieber
12: erster Multiplizierer
13: zweiter Multiplizierer
14: erster Filter
15: zweiter Filter
16: erster Quadrierer
17: zweiter Quadrierer
18: Addierer
19: Quadrierer
20: Mittelwertbilder
21: Frequenzeinstellungskanal
22: Ausgabekanal
23: zweiter Frequenzwandler
24: dritter Frequenzwandler
25: zweiter Frequenzselektor
26: dritter Frequenzselektor
27: vierter Frequenzwandler
28: Zusatzmessschaltung
29: erstes Multiplizierglied
30: Phasenverschieber
31: zweites Multiplizierglied
32: drittes Multiplizierglied
33: Addierer
34: Subtraktionsglied
35: Maximalwertermittler
36: Offset-Kompensation

Claims

Testvorrichtung (1) zum Testen eines Analog-Digital-Wandlers (AD-Wandlers) (10), die folgende Merkmale enthält: – einen Speicher (2), der an seinem Ausgang ein digitales Testsignal zur Verfügung stellt, – einen Digital-Analog-Wandler (DA-Wandler) (5), der das digitale Testsignal in ein sinusförmiges analoges Testsignal der Frequenz ω₀, mit dem der zu testende AD-Wandler (10) gespeist wird, umwandelt, wodurch der zu testende AD-Wandler (10) eine N- bit breite digitale Testantwort ausgibt, – einen Frequenzwandler (6), der aus dem digitalen Testsignal ein sinusförmiges m- bit breites digitales Referenzsignal der Frequenz Ω erzeugt, wobei Ω gleich oder ein ganzes Vielfaches der Frequenz ω₀ ist, – einen Frequenzselektor (7), der einen Phasenverschieber (11), zwei digitale Multplizierer und zwei digitale Filter enthält, – wobei der Phasenverschieber (11) das digitale Referenzsignal um π/2 verschiebt, – wobei beide Multiplizierer (12, 13) jeweils zwei Eingangskanäle und einen Ausgangskanal aufweisen, wobei sie an ihrem ersten Eingangskanal jeweils mit der digitalen Testantwort verbunden sind, und wobei an dem zweiten Eingangskanal bei dem ersten Multiplizierer (12) das digitale Referenzsignal und bei dem zweiten Multiplizierer (13) der Ausgangskanal des Phasenverschiebers (11) angeschlossen ist, – wobei die Filter (14, 15) die Gleichanteile der Ausgangssignale der Multiplizierer (12, 13) bestimmen und ausgeben, – eine Auswerte-/Steuereinheit (9), die Ausgangssignale des Frequenzselektors (7) empfängt.
Testvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Frequenzselektor (7) zwei Quadierer (16, 17), die die Signale an den Ausgängen der Filter (14, 15) mit sich selbst multiplizieren, und einen Addierer (18), der die Signale an den Ausgängen der Quadrierer (16, 17) addiert, enthält.
Testvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Frequenz und/oder die Amplitude und/oder die Phase des Ausgangssignals des Frequenzwandler (7) abhängig von dem Zustand eines Frequenzeinstellungskanals (21) eingestellt ist.
Testvorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass sie eine Leistungsmesseinheit (8) enthält, die einen Quadrierer (19), der die digitale Testantwort mit sich selbst multipliziert, einen Mittelwertbilder (20), der das Ergebnis dieser Multiplikation empfängt und daraus den Mittelwert berechnet, und eine Verbindung des Ausgangs des Mittelwertbilders (20) mit einem Eingang der Auswerte-/Steuereinheit (9), enthält.
Testvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Auswerte-/Steuereinheit (9) über einen Eingang an einen Steuerkanal (4) angeschlossen ist, über den die Auswerte-/Steuereinheit gesteuert wird.
Testvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sie eine Vielzahl von Frequenzwandlern (6, 23, 24) und eine Vielzahl von Frequenzselektoren (7, 25, 26) enthält, wobei die Frequenzwandler (6, 23, 24) eine Vielzahl digitaler Referenzsignale, die sich hinsichtlich ihrer Frequenzen unterscheiden, erzeugen, wobei mindestens zwei Frequenzselektoren (7, 25, 26) an verschiedenen, sich hinsichtlich ihrer Frequenz unterscheidenden, digitalen Referenzsignalen angeschlossen sind.
Testvorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zwischen dem Ausgang des zu testenden AD-Wandlers (10) und der digitalen Testantwort eine Offset-Kompensation (36) angebracht ist.
Testvorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass sie eine Zusatzmessschaltung (28) mit den folgenden Merkmalen enthält: – ein erstes Multiplizierglied (29), an dessen Eingang ein digitales Referenzsignal, das die gleiche Frequenz wie das analoge Testsignal und die gleiche Amplitudenauflösung wie der zu testende AD-Wandler hat, anliegt und das das Eingangssignal mit zwei multipliziert, – einen Phasenverschieber (30), der das Ausgangssignal des ersten Multiplizierglieds (29) der Zusatzmessschaltung (28) um π/2 verschiebt, – ein zweites Multiplizierglied (31), das das Ausgangssignal des erstes Multiplizierglieds (29) mit dem Ausgangsignal des ersten Multiplizierers (12) eines Frequenzselektors multipliziert, – ein drittes Multiplizierglied (32), das das Ausgangssignal des Phasenverschiebers (30) mit dem Ausgangsignal des zweiten Multiplizierers (13) des Frequenzselektors (7) multipliziert, – einen Addierer (33), das die Summe aus zweitem (31) und dem dritten Multiplizierglied (32) bildet, – ein Substraktionsglied (34), das das Ausgangssignal des Addierers (33) von der Testantwort abzieht, – ein Maximalwertermittler (35), der den Maximalwert des Ausgangssignals des Substraktionsglieds (34) ermittelt.
Testvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Amplitudenauflösung m des digitalen Referenzsignals größer als die Amplitudenauflösung N der digitalen Testantwort ist.
Testvorrichtung nach einem der Ansprüche 1–9, dadurch gekennzeichnet, dass Schaltungen der Testvorrichtung (1) in dem Baustein, der den zu testenden AD-Wandler (10) enthält, integriert sind.
Testvorrichtung nach einem der Ansprüche 1–10, dadurch gekennzeichnet, dass Schaltungen der Testvorrichtung (1) in einem Field Programmable Gate Array (FPGA) integriert sind.
Verfahren zum Testen von AD-Wandlern (10) mit den folgenden Schritten: a) Erzeugen eines digitalen Testsignals, b) Erzeugen eines analogen Testsignals als Eingangsignal für den AD-Wandler (10) aus dem digitalen Testsignal, c) Erzeugen eines sinusförmigen, digitalen Referenzsignals, dessen Frequenz gleich oder ein ganzzahliges Vielfaches der Frequenz des analogen Testsignals ist, d) Mischen der Testantwort des AD-Wandlers (10) mit dem digitalen Referenzsignal und mit einem um π/2 verschobenen digitalen Referenzsignal zu Mischsignalen, e) Bestimmen der Gleichanteile der Mischsignale, f) Bestimmen mindestens eines der Parameter Amplitude Leistungsanteil, und Phasenwinkel für eine Grund- oder Oberwelle der Testantwort aus den Gleichanteilen der Mischsignale.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass im Schritt f) der Phasenwinkel der Grundwelle der Testantwort mittels eines Verschiebens der Phase des digitalen Referenzsignals bestimmt wird.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass im Schritt f) der Phasenwinkel der Grundwelle der Testantwort durch Ermittlung des Arcustangens des Quotienten der Gleichanteile der Mischsignale erfolgt.
Verfahren nach Anspruch 12 bis 14, dadurch gekennzeichnet, dass im Schritt c) mehrere digitale Referenzsignale unterschiedlicher Frequenz erzeugt werden und im Schritt d) mehrere digitale Referenzsignale gleichzeitig mit der Testantwort gemischt werden.
Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass nach Schritt f) die Schrittfolge c), d), e) und f) wenigstens einmal wiederholt wird, wobei im Schritt c) die Frequenz des digitalen Referenzsignals verändert wird.
Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass es zusätzlich einen Schritt des Bestimmens der Gesamtleistung der Testantwort enthält.
Verfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass in einem weiteren Schritt die Werte SNR, SINAD, SNDR und THD des AD-Wandlers (10) unter Verwendung der in Schritt f) ermittelten Parameter und der ermittelten Gesamtleistung ermittelt werden.
Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass vor dem Schritt f) der Offset der Testantwort kompensiert wird.
Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass es zusätzlich die folgenden Schritte enthält: a1) Erzeugen eines weiteren digitalen Referenzsignals, das die gleiche Frequenz wie das analoge Testsignal und die gleiche Amplitudenauflösung wie der zu testende AD-Wandler hat, b1) Multiplizieren des weiteren Referenzsignals, mit zwei, c1) Multiplizieren der Gleichanteile der Mischsignale aus Schritt e) mit dem Kosinus beziehungsweise mit dem Sinus des mit zwei multiplizierten weiteren Referenzsignals, d1) Addition der Ergebnisses der Multiplikationen aus Schritt c1) e1) Subtrahieren des Ergebnisses der Addition aus Schritt e1) f1) Bilden des Maximalwerts des Subtraktionsergebnisses, wobei der Schritt a1) nach Schritt a) und der Schritt c1) nach Schritt e) erfolgt.