DE102004041192A1 - Verfahren zum Ausbilden einer Isolation - Google Patents

Verfahren zum Ausbilden einer Isolation Download PDF

Info

Publication number
DE102004041192A1
DE102004041192A1 DE200410041192 DE102004041192A DE102004041192A1 DE 102004041192 A1 DE102004041192 A1 DE 102004041192A1 DE 200410041192 DE200410041192 DE 200410041192 DE 102004041192 A DE102004041192 A DE 102004041192A DE 102004041192 A1 DE102004041192 A1 DE 102004041192A1
Authority
DE
Germany
Prior art keywords
semiconductor material
region
material region
isolation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410041192
Other languages
English (en)
Inventor
Anton Dr.-Ing. Mauder
Hans-Joachim Dr. Schulze
Wolfgang Dr.-Ing. Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410041192 priority Critical patent/DE102004041192A1/de
Publication of DE102004041192A1 publication Critical patent/DE102004041192A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

Vorgeschlagen wird ein Verfahren zum Ausbilden einer Isolation (40) in einem Halbleitermaterialbereich (20). Kerngedanke ist dabei, dass auf einem Oberflächenbereich (20a) eines Halbleitermaterialbereichs (20) zunächst ein Bereich (30) eines Materials (30') für eine Isolation (40) bereitgestellt und dann durch Erwärmen derart, vom Oberflächenbereich (20a) ausgehend, in das Halbleitermaterial (20') eingetrieben wird, dass dadurch in der Grunddotierung (n) des Halbleitermaterials (20') ein Dotiergebiet (30'') als Isolationsgebiet (40) mit einer von der Grunddotierung (n) verschiedenen Dotierung (p) ausgebildet wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Ausbilden einer Isolation und insbesondere ein Verfahren zum Ausbilden einer Isolation in einem Halbleitermaterialbereich und weiter insbesondere ein Isolationsverfahren zur Isolation von Bauelementestrukturen in integrierten Schaltungen.
  • Zur Realisation der Funktionalität und der grundlegenden strukturellen Eigenschaften bei Halbleiterstrukturen und insbesondere bei integrierten Schaltungen und deren Bauelementestrukturen ist häufig eine elektrische Isolation in einem Halbleitermaterial direkt benachbarter Strukturen und Bauelemente notwendig, um die strukturelle und/oder funktionelle Integrität der jeweils zu trennenden und isolierenden Elemente zu gewährleisten, um z. B. direkt zueinander benachbarte Bauelementestrukturen unabhängig voneinander und ohne störende Einflüsse gegeneinander betreiben zu können. Die Notwendigkeit einer Isolation greift auch bei Situationen, bei welchen bestimmte Substratströme in integrierten Schaltungen verhindert werden müssen, weil dadurch unter Umständen ein vorgegebenes Potenzial einzelner Bereiche in einem Halbleitermaterial verschoben wird und zu Fehlfunktionen oder auch Funktionsverlusten bestimmter Halbleiterbauelementestrukturen oder zu deren Ausfall führen kann.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein besonders einfaches und gleichwohl zuverlässiges Verfahren zum Ausbilden einer Isolation bereitzustellen.
  • Die der Erfindung zugrunde liegende Aufgabe wird gelöst durch ein Verfahren zum Ausbilden einer Isolation mit den kennzeichnenden Merkmalen des unabhängigen Anspruchs 1. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation sind Gegenstand der abhängigen Unteransprüche.
  • Das erfindungsgemäße Verfahren zum Ausbilden einer Isolation ist insbesondere zur Ausbildung einer Isolation in einem Halbleitermaterialbereich ausgebildet. Das erfindungsgemäße Verfahren weist einen Schritt (a) des Ausbildens oder Bereitstellens eines Halbleitermaterialbereichs mit einer Grunddotierung und/oder mit einer Struktur oder Grundstruktur eines ersten Leitfähigkeitstyps oder Leitungstyps und mit einem Oberflächenbereich und einer Unterseite auf. Des weiteren ist ein Schritt (b) vorgesehen des Ausbildens eines Materialbereichs für die Isolation an mindestens einer definierten Stelle auf dem Oberflächenbereich des Halbleitermaterialbereichs aus einem Material für die Isolation, welches zum Ausbilden einer Dotierung eines zweiten und vom ersten Leitfähigkeitstyp oder Leitungstyp verschiedenen Leitfähigkeitstyps oder Leitungstyps geeignet ausgewählt wird. Ferner ist ein Schritt (c) vorgesehen des Erwärmens und/oder des thermischen Behandelns der so erhaltenen Struktur, insbesondere im Rahmen einer thermischen Behandlung, und dadurch des Einbringens oder Eintreibens, insbesondere mittels Thermomigration, wobei insbesondere der Bereich der Unterseite des Halbleitermaterialbereichs auf einer höheren Temperatur liegt als der Oberflächenbereich des Halbleitermaterialbereichs, des Materials aus dem Materialbereich für die Isolation in den Halbleitermaterialbereich von dessen Oberflächenbereich her in Richtung auf die Unterseite des Halbleitermaterialbereichs zu. Dabei wird ein Schritt (d) realisiert des Ausbildens mindestens eines vom zweiten Leitfähigkeitstyp oder Leitungstyp dotierten Dotiergebiets oder Dotierstoffgebiets als Isolation im Halbleitermaterialbereich, insbesondere in direkter Nachbarschaft und/oder insbesondere unterhalb des während des Schrittes (b) erzeugten Materialbereichs des Materials für die Isolation.
  • Es ist somit eine Kernidee der vorliegenden Erfindung, eine Isolation oder ein Isolationsgebiet in einem Halbleitermaterialbereich dadurch auszubilden, dass an einer definierten Stelle auf dessen Oberfläche zunächst ein Materialbereich mit einem Material, welches für die Isolation geeignet ist, ausgebildet wird und dann einem thermischen Behandlungsschritt ausgesetzt wird, aufgrund welchem dann das Material des Materialbereichs für die Isolation vom Oberflächenbereich des Halbleitermaterialbereichs her in den Halbleitermaterialbereich eingetrieben wird und dort zu einer Umdotierung führt, die im Zusammenwirken mit der Grunddotierung dann zu einer Isolationsfunktion führt oder beiträgt.
  • Unter Thermomigration versteht man insbesondere unter anderem die Erzeugung eines flüssigen Metall/Siliziumbereichs oder -tröpfchens oberhalb der eutektischen Temperatur und den Transport eines solchen Tröpfchens entlang eines Temperaturgradienten durch einen Siliziumbereich, z. B. durch eine Siliziumscheibe hindurch. An der heißeren Vorderseite des Bereichs oder Tröpfchens löst sich Silizium bis zur Sättigungskonzentration KS T+ΔT und wird an der kälteren Tröpfchenrückseite entsprechend der dort niedrigeren Sättigungskonzentration KST wieder ausgeschieden und rekristallisiert. Dabei wird das Metall als Dotiermaterial bis zur Löslichkeitsgrenze auf Gitterplätze des Siliziumkristalls eingebaut und elektrisch aktiviert. Es können z. B. Aluminium und ein n-dotiertes Siliziumsubstrat verwendet werden. Zur Erzeugung einer n-dotierten Isolationszone in einem p-dotierten Material kann als Metall z. B. ein Gemisch aus Sn und Sb verwendet werden. Auf diese Weise entsteht eine leitfähige dotierte Spur durch den Halbleiterbereich oder Wafer, und zwar mit einem abrupten pn-Übergang an der Grenzschicht.
  • Bevorzugt wird, dass eine Mehrzahl Materialbereiche des Materials für die Isolation auf dem Oberflächenbereich des Halbleitermaterialbereichs abgeschieden wird, insbesondere in strukturierter Art und Weise, und dass dadurch eine entsprechende Mehrzahl oder Struktur oder Mehrzahl an Strukturen der Isolation im Halbleitermaterialbereich ausgebildet wird.
  • Grundsätzlich ist es auch denkbar, ein einziges Isolationsgebiet auszubilden, nämlich über einen entsprechend strukturierten Materialbereich des Materials für die Isolation, welcher dann in strukturierter Art und Weise auf dem Oberflächenbereich des Halbleitermaterialbereichs ausgebildet oder abgeschieden wird, um danach im Rahmen des thermischen Behandlungsschritts das Material aus dem strukturierten Materialbereich für die Isolation in das Halbleitermaterial einzutreiben oder einzumigrieren.
  • Bei einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation ist es vorgesehen, dass beim Schritt (c) des Erwärmens oder thermischen Behandelns ein Temperaturgradient erzeugt wird, insbesondere in etwa in einer Richtung vom Oberflächenbereich des Halbleitermaterialbereichs zur Unterseite des Halbleitermaterialbereichs, wobei insbesondere der Bereich der Unterseite des Halbleitermaterialbereichs auf einer höheren Temperatur liegt als der Oberflächenbereich des Halbleitermaterialbereichs.
  • Bei einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation ist es vorgesehen, dass beim Schritt (c) des Erwärmens oder des thermischen Behandelns die Temperatur des Halbleitermaterials insgesamt oder zumindest lokal, insbesondere in den Bereichen, wo die Isolation erzeugt wird oder erzeugt werden soll, über einen Schwellenwert angehoben wird, insbesondere über einen Schwellenwert, der gegeben ist durch die eutektische Temperatur des Materials des Materialbereichs für die Isolation im Material des Halbleitermaterialbereichs, wobei vorzugsweise eine Temperatur oberhalb von 580°C gewählt wird, insbesondere für das System Al/Si.
  • Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass beim Schritt (c) des Erwärmens oder des thermischen Behandelns die Temperatur der Oberfläche des Halbleitermaterialbereichs und/oder die Temperatur der Unterseite des Halbleitermaterialbereichs über einen Schwellenwert angehoben wird, insbesondere oberhalb eines Schwellenwerts, der gegeben ist durch die eutektische Temperatur des Materials des Materialbereichs für die Isolation im Material des Halbleitermaterialbereichs, wobei vorzugsweise eine Temperatur oberhalb von 580°C gewählt wird.
  • Von besonderem Vorteil ist, wenn zusätzlich oder alternativ als erster Leitungstyp oder Leitfähigkeitstyp ein n-Typ oder ein p-Typ gewählt wird und wenn als zweiter Leitfähigkeitstyp oder Leitungstyp ein p-Typ bzw. ein n-Typ gewählt wird.
  • Ferner ist es vorteilhaft, wenn gemäß einer weiteren bevorzugten alternativen oder zusätzlichen Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation Silizium Si als Material oder als Hauptbestandteil des Materials für den Halbleitermaterialbereich gewählt wird.
  • Andererseits ist es zusätzlich oder alternativ denkbar, dass Aluminium Al und/oder ein Sb/Sn-Gemisch als Materialien, als Bestandteile oder als Hauptbestandteile des Materials für den Materialbereich für die Isolation gewählt werden.
  • Ferner ist es alternativ oder zusätzlich denkbar, dass beim Schritt (c) des Erwärmens oder des thermischen Behandelns die Unterseite des Halbleitermaterialbereichs oder ein Teil davon erwärmt wird.
  • Besonders vorteilhaft ist, wenn gemäß einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation beim Schritt (c) des Erwärmens oder des thermischen Behandelns ein RTA-Verfahren angewandt wird.
  • Als besondere Anwendungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation ist es vorgesehen, dass eine Halbleiterschaltungsanordnung mit einer Isolation versehen wird.
  • Alternativ oder zusätzlich ist es denkbar, dass bei dem erfindungsgemäßen Verfahren zum Ausbilden einer Isolation Halbleiterbauelemente oder Gruppen von Halbleiterbauelementen durch eine ausgebildete Isolation voneinander im Wesentlichen elektrisch isoliert werden.
  • Bei einer weiteren Anwendung des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation ist es vorgesehen, dass eine Dotierstoffkonzentration in der Isolation oder im Isolationsbereich im Bereich von 1019 cm–3 erzeugt wird.
  • Um eine besonders effektive Vorgehensweise zu erreichen, ist es bei einer anderen vorteilhaften Ausgestaltungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation vorgesehen, dass das Einbringen, Eintreiben oder Einmigrieren des Materials des Materialbereichs für die Isolation in das Material des Halbleitermaterialbereichs unterstützt wird durch zusätzliches Beaufschlagen mit elektromagnetischer Strahlung, insbesondere im sichtbaren Bereich, im IR-Bereich und/oder im UV-Bereich, und/oder mit Ionenstrahlen, insbesondere mit Protonen und/oder mit He-Ionen oder insbesondere mit Ionenstrahlen auf der Grundlage des Materials des Materialbereichs für die Isolation.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden anhand der nachstehenden Bemerkungen näher erläutert:
    Die Erfindung betrifft insbesondere unter anderem ein Isolationsverfahren zum Ausbilden von Isolationen zwischen Bauelementstrukturen in integrierten Schaltungen.
  • Zwischen den einzelnen Bauelementstrukturen einer integrierten Schaltung ist eine Isolation erforderlich, um diese unabhängig voneinander betreiben zu können.
  • Ein weiteres Problem stellen Substratströme in integrierten Schaltungen dar, die das Potential einzelner Bereiche verschieben und somit zur Funktionsuntüchtigkeit der Schaltung und zu ihrem Ausfall führen können.
  • Bei nicht zu hoch integrierten Schaltungen wird als Isolation häufig eine p-Diffusion durch die n-Epi-Nutzschicht verwendet. Problematisch dabei ist, dass die laterale Diffusion fast genauso weit läuft wie die Diffusion in die Tiefe. Zudem darf die Maskenöffnung zum Einbringen der Dotierstoffatome nicht zu schmal sein, um eine ausreichende p-Dosis bereitstellen zu können. Speziell für ICs mit Bauelementen oberhalb von 5V Spannungsfestigkeit ergibt sich wegen der dicken Epischichten und der daraus erforderlichen tiefen und somit breiten Diffusion ein hoher Platzbedarf für die Isolation.
  • Um den Platzbedarf zu reduzieren kann um jedes Bauteil herum ein Graben geätzt werden, der mit einem Isolator (z. B. SiO2) gefüllt wird. Nachteilig sind hier die hohen Kosten für die Plasmagrabenätzung.
  • Um die Auswirkung von Substratströmen zu reduzieren, werden zum einen Layout-technische Maßnahmen ergriffen, zum anderen werden um kritische Bereiche Masseanschlüsse an der Bauelementvorderseite angeschlossen, um das Substratpotential entsprechend festzuhalten. Nachteilig sind der Flächenverbrauch und die limitierte Wirksamkeit dieser Maßnahmen.
  • Die vorliegende Erfindung sieht z. B. vor, die p-Isolation zwischen den Bauelementstrukturen durch Thermomigration von Aluminium herzustellen. Dabei wird eine strukturierte Aluminiumschicht auf der Scheibenvorderseite aufgebracht und ein Temperschritt durchgeführt, bei dem die Scheibenrückseite heißer ist als die Scheibenvorderseite, beide Bereiche aber deutlich über 580° heiß werden. Das Aluminium migriert aufgrund des Temperaturgradienten rasch durch das Silizium /1/, wobei je nach Temperbedingungen mehr als 1nm/μs erreicht werden können. Das durchwanderte Gebiet weist eine hohe p-Dotierung in der Größenordnung von 1019 Dotierstoffatomen/cm3 auf. Die Höhe der solchermaßen eingestellten p-Dotierung ist sehr reproduzierbar, da die Löslichkeit von Aluminium in Silizium erreicht wird. Vorteilhaft ist weiterhin, dass diese p-dotierte Zone weitgehend frei von Verunreinigungen ist, da mögliche kontaminierende Atome (ähnlich dem "float zone"-Prinzip) in der eutektischen Zone am Ende des p-dotierten Kanals gesammelt werden.
  • Zur Erzeugung des erforderlichen Temperaturgradienten können z. B. sogenannte "Rapid Thermal Annealing" (RTA-) Anlagen eingesetzt werden /1/. Es bietet sich hierbei an, die Scheiben nur einseitig zu bestrahlen, nämlich auf der Scheibenrückseite, die die höhere Temperatur aufweisen soll, und in der Nähe der Scheibenvorderseite ein stark Wärme absorbierendes Material vorzusehen oder die Scheibenvorderseite z. B. durch Anströmen mit einem Schutzgas, Inertgas oder Edelgas zu kühlen.
  • Ein wesentlicher Vorteil des Verfahrens besteht darin, dass es stark gerichtet ist und somit nur ein geringer Flächenverbrauch für die Isolation benötigt wird. Die Breite der p-dotierten Zonen entspricht genau dem Maskenmaß, da aufgrund der in lateraler Richtung homogenen Temperatur eine seitliche Migration ausgeschlossen werden kann.
  • Zum anderen sind sehr hohe Eindringtiefen in nur kurzer Zeit erreichbar. Zur Unterdrückung von Substratströmen, die z. B. von großflächigen vertikalen D-MOS-Transistoren ausgehen können, kann seitlich neben diesen Bauelementen die Isolation entsprechend tief in das Substrat vorgetrieben werden. Zum anderen bleibt am Ende der migrierten Strecke ein metallischer Rest des Al vorhanden, der zur Rekombination von Ladungsträgern beiträgt und zusätzlich Substratströme unterdrückt.
  • Ein Kern der Erfindung besteht unter anderem darin, in einer integrierten Schaltung eine Isolation mittels des Verfahrens der Thermomigration zu erzeugen.
    •
  • Nachfolgend wird die vorliegende Erfindung anhand schematischer Zeichnungen auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
  • 1 – 4 zeigen in schematischer und geschnittener Seitenansicht verschiedene Zwischenstufen, die bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation erreicht werden.
  • 5 – 9 zeigen in schematischer und geschnittener Seitenansicht verschiedene Halbleiterschaltungsanordnungen, bei deren Herstellung jeweils eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation verwendet wurde.
  • Nachfolgend werden funktionell und strukturell ähnliche, vergleichbare oder äquivalente Elemente mit denselben Bezugszeichen bezeichnet. Nicht in jedem Fall ihres Auftretens wird eine detaillierte Beschreibung wiederholt.
  • Ausgangspunkt der in den 1 bis 4 beschriebenen Ausführungsform des erfindungsgemäßen Verfahrens zum Ausbilden einer Isolation ist die in 1 gezeigte Grundstruktur, die von einem Halbleitersubstrat 20 aus einem Halbleitermaterial 20' mit n-Dotierung als Grunddotierung besteht und eine Oberfläche oder einen Oberflächenbereich 20a sowie eine Unterseite 20b aufweist, die in der Darstellung der 1 im Wesentlichen planar ausgebildet ist. Auf dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 sind bestimmte definierte Stellen X gekennzeichnet, auf denen bei einem weiteren Verlauf das für die Isolation 40 zugrunde liegende Material 30' in Form entsprechender Materialbereiche 30 aufgebracht werden soll.
  • Im Übergang zu dem in 2 dargestellten Zwischenzustand des hier beschriebenen Beispiels für das erfindungsgemäße Verfahren zum Ausbilden einer Isolation werden dann die eben beschriebenen Materialbereiche 30 aus dem Material 30' für die auszubildende Isolation 40 auf dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 abgeschieden. Im Übergang zu dem in 3 gezeigten Zwischenzustand wird dann in der in 2 gezeigten Zwischenstruktur ein thermischer Gradient Δθ aufgebaut. Das bedeutet, dass die Gesamtstruktur aus 2 erwärmt wird, wobei die Temperatur im Bereich der Oberfläche 20a des Halbleitermaterialbereichs 20 geringer ist als die Temperatur auf der Rückseite, nämlich der Unterseite 20b des Halbleitermaterialbereichs 20. Durch die Erwärmung wird eine entsprechende thermisch getriebene Bewegung oder Migration, die so genannte Thermomigration oder Thermodiffusion aus den Materialbereichen 30 des Materials 30' für die Isolation 40 über den Oberflächenbereich 20a in den Halbleitermaterialbereich 20 hinein angetrieben, dies ist durch entsprechende Pfeildarstellungen gekennzeichnet. Die Bewegungsrichtung der Thermomigration oder Thermodiffusion ergibt sich aufgrund des Temperaturgradienten Δθ im Wesentlichen als eine Richtung vom Oberflächenbereich 20a direkt vertikal nach unten in Richtung auf die Rückseite oder Unterseite 20b des Halbleitermaterialbereichs 20. Eine laterale Diffusion oder Migration ist dagegen weitgehend ausgeschlossen, so dass sich die Ausbreitung des Materials 30' in das Material 20' des Halbleitermaterials 20 hinein im Wesentlichen vertikal darstellt.
  • Im Übergang zu dem in 4 gezeigten Zwischenzustand ist dann die Thermomigration oder Thermodiffusion des Materials 30' für die Isolation 40 abgeschlossen, der in 3 noch dargestellte Materialbereich 30 ist hier aufgebraucht. Durch den durchgeführten Thermomigrationsprozess oder Thermodiffusionsprozess ist das Material 30' für die Isolation 40 sämtlich aufgebraucht, in einem Bereich unterhalb der definierten Stellen X im Halbleitermaterialbereich verteilt, wodurch die Isolationsbereiche oder Isolationen 40 ausgebildet und definiert sind. In 4 sind noch zwischen den definierten Stellen X und somit zwischen den Isolationen 40 mit p-Dotierung schematisch Halbleiterbauelemente 10 angedeutet. Diese Halbleiterbauelemente 10 werden durch die zwischen ihnen vorgesehenen Isolationen 40 im Wesentlichen voneinander elektrisch isoliert.
  • Um eine vollständige elektrische Isolation zu gewährleisten, können z. B. die Zonen 40 im Allgemeinen mit einem p-dotierten Gebiet überlappen, welches im Allgemeinen von Anfang an in dem Ausgangssubstrat oder in der Ausgangsscheibe vorgesehen wird, und zwar z. B. auf eine Art und Weise; dass ein p-dotiertes Substrat verwendet wird, auf welchem eine n-dotierte Epitaxieschicht ausgebildet wird. Eine solche Struktur kann aber auch mittels der so genannten Waferbondtechnik erzeugt werden.
  • Die Ausführungsform der 5 entspricht im Wesentlichen der Ausführungsform, welche in 4 dargestellt ist. Jedoch ist bei der Ausführungsform der 4 ein n-dotiertes Substrat 20, 20' zu Grunde gelegt, in welchem die Isolation 40 mit p-Dotierung ausgebildet sind bzw. werden. Bei der Ausführungsform der 5 dagegen liegt ein p-dotiertes Substrat 21 zugrunde auf dessen Oberfläche 21a zunächst eine n-dotierte Epitaxieschicht 22 ausgebildet wird. Das p-dotierte Substrat 21 und die n-dotierte Epitaxieschicht 22 bilden insgesamt den Halbleitermaterialbereich 20 mit dem Oberflächenbereich 20a. In die Epitaxieschicht 20 wird dann erfindungsgemäß die Isolation 40 mit p-Dotierung ausgebildet. Bei der Ausführungsform der 5 reichen die p-Dotierung und somit die Isolation 40 vom Oberflächenbereich 20a des Halbleitermaterialbereichs 20 bis in die p-Dotierung des Substrats 21 hinein.
  • Die 6 bis 9 zeigen ebenfalls in schematischer und geschnittener Seitenansicht Halbleiterschaltungsanordnungen 1 bei deren Herstellung zur Ausbildung entsprechender Isolationen 40 das erfindungsgemäße Verfahren in bevorzugten Ausführungsformen angewandt wurde.
  • Die Halbleiterschaltungsanordnung 1 der 6 beinhaltet Halbleiterbauelemente 10 in Form von PMOS-Transistoren, NMOS-Transistoren, sowie HV-PMOS-Transistoren, die jeweils durch erfindungsgemäß ausgebildete Isolationen 40 voneinander elektrisch isoliert sind.
  • Bei der Halbleiterschaltungsanordnung 1 aus der 7 sind als Halbleiterbauelemente 10 planare DMOS-Transistoren und LLD-Elemente voneinander durch erfindungsgemäß ausgebildete Isolationen 40 voneinander elektrisch isoliert.
  • Bei der Halbleiterschaltungsanordnung 1 gemäß 8 sind PNP-Transistoren und NPN-Transistoren als vorgesehene Halbleiterbauelemente 10 durch erfindungsgemäß ausgebildete Isolation 40 voneinander elektrisch isoliert.
  • Bei der Halbleiterschaltungsanordnung 1 gemäß 9 sind als Halbleiterbauelemente 10 ein planares Bauelement, hier z. B. ein PNP-Transistor und ein vertikaler DMOS-Transistor durch eine erfindungsgemäß ausgebildete Isolation 40 voneinander elektrisch isoliert.
  • Zitierte Literatur
    • /1/ B. Morillon et al.; Tagungsband der ISPS 2002, S. 145 ff., Prag 2002
    • 1
    Halbleitereinrichtung, Halbleiterschaltungsanord
    nung
    10
    Bauelement, Bauelementegruppe
    20
    Halbleitermaterialbereich
    20a
    Oberfläche, Oberseite, Oberflächenbereich
    20b
    Unterseite
    20'
    Halbleitermaterial
    21
    Substrat
    22
    Epitaxieschicht
    30
    Materialbereich für die Isolation 40
    30'
    Material für den Materialbereich 30 für die Iso
    lation
    40
    Isolation
    n
    erster Leitfähigkeitstyp, erster Leitungstyp
    p
    zweiter Leitfähigkeitstyp, zweiter Leitungstyp
    X
    definierte Stelle, an welcher eine Isolation 40
    auszubilden ist
    Δθ
    Temperaturgradient

Claims (14)

  1. Verfahren zum Ausbilden einer Isolation (40) in einem Halbleitermaterialbereich (20), mit den Schritten: (a) Ausbilden oder Bereitstellen eines Halbleitermaterialbereichs (20) mit einer Grunddotierung und/oder mit einer Grundstruktur eines ersten Leitfähigkeitstyps oder Leitungstyps (n) und mit einem Oberflächenbereich (20a) und einer Unterseite (20b), (b) Ausbilden eines Materialbereichs (30) für die Isolation (40) an mindestens einer definierten Stelle (X) auf dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) aus einem Material (30'), welches zum Ausbilden einer Dotierung eines zweiten und vom ersten Leitfähigkeitstyp oder Leitungstyp (n) verschiedenen Leitfähigkeitstyps oder Leitungstyps (p) geeignet ausgewählt wird, (c) Erwärmen der so erhaltenen Struktur, insbesondere im Rahmen eines thermischen Behandlungsschritts, und dadurch Einbringen oder Eintreiben, insbesondere mittels Thermomigration, wobei insbesondere der Bereich der Unterseite (20b) des Halbleitermaterialbereichs (20) auf einer höheren Temperatur liegt als der Oberflächenbereich (20a) des Halbleitermaterialbereichs (20), von Material (30') aus dem Materialbereich (30) für die Isolation (40) in den Halbleitermaterialbereich (20) von dessen Oberflächenbereich (20a) her in Richtung auf die Unterseite (20b) des Halbleitermaterialbereichs (20) zu und dadurch (d) Ausbilden mindestens eines vom zweiten Leitfähigkeitstyp oder Leitungstyp dotierten Dotiergebietes (30'') als Isolation (40) im Halbleitermaterialbereich (20) insbesondere in direkter Nachbarschaft und insbesondere unterhalb des Materialbereichs (30) des Materials (30') für die Isolation (40).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, – dass eine Mehrzahl Materialbereiche (30) des Materials (30') für die Isolation (40) auf dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) ausgebildet wird, insbesondere in strukturierter Art und Weise und – dass dadurch eine entsprechende Mehrzahl oder Struktur an Isolationen (40) im Halbleitermaterialbereich (20) ausgebildet wird.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Schritt (c) des Erwärmens oder thermischen Behandelns ein Temperaturgradient erzeugt wird, insbesondere in etwa in einer Richtung vom Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) zur Unterseite (20b) des Halbleitermaterialbereichs (20) hin, wobei insbesondere der Bereich der Unterseite (20b) des Halbleitermaterialbereichs (20) auf einer höheren Temperatur liegt als der Oberflächenbereich (20a) des Halbleitermaterialbereichs (20).
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Schritt (c) des Erwärmens oder des thermischen Behandelns die Temperatur des Halbleitermaterialbereichs (20) insgesamt oder zumindest lokal in Bereichen, wo die Isolation (40) erzeugt werden soll oder erzeugt wird, über einen Schwellenwert (T20) angehoben wird, insbesondere oberhalb einer eutektischen Temperatur des Materials (30') des Materialbereichs (30) für die Isolation (40) im Material (20') des Halbleitermaterialbereichs (20), bei Al/Si vorzugsweise über 580°C.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Schritt (c) des Erwärmens oder des thermischen Behandelns die Temperatur des Oberflächenbereichs (20a) des Halbleitermaterialbereichs (20) und der Unterseite (20b) des Halbleitermaterialbereichs (20) über einen Schwellenwert (T20) angehoben wird, insbesondere oberhalb einer eutektischen Temperatur des Materials (30') des Materialbereichs (30) für die Isolation (40) im Material (20') des Halbleitermaterialbereichs (20), bei Al/Si vorzugsweise über 580°C.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass als erster Leitfähigkeitstyp oder Leitungstyp (n) ein n-Typ oder ein p-Typ gewählt wird und – dass als zweiter Leitfähigkeit oder Leitungstyp (p) ein p-Typ bzw. ein n-Typ gewählt wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Silizium (Si) als Material (20') oder als ein Bestandteil oder Hauptbestandteil des Materials (20') des Halbleitermaterialbereichs (20) gewählt wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Aluminium (Al) und/oder ein Sb/Sn-Gemisch als Materialien (30'), als Bestandteile oder Hauptbestandteile des Materials (30') des Materialbereichs (30) für die Isolation (40) gewählt werden.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Schritt (c) des Erwärmens oder thermischen Behandelns die Unterseite (20b) des Halbleitermaterialbereichs (20) oder ein Teil davon erwärmt wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Schritt (c) des Erwärmens oder thermischen Behandelns ein RTA-Verfahren angewandt wird.
  11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Halbleiterschaltungsanordnung (1) mit einer Isolation (40) versehen wird.
  12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Halbleiterbauelemente (10) oder Gruppen von Halbleiterbauelementen (10) durch eine Isolation (40) voneinander im Wesentlichen elektrisch isoliert ausgebildet werden.
  13. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in der Isolation (40) eine Dotierstoffkonzentration im Bereich von etwa 1019 cm–3 erzeugt wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Einbringen, Eintreiben oder Einmigrieren des Materials (30') des Materialbereichs (30) für die Isolation (40) in den Halbleiterbereich (20) unterstützt wird durch zusätzliches Beaufschlagen mit elektromagnetischer Strahlung, insbesondere im sichtbaren Bereich, im IR-Bereich und/oder im UV-Bereich, und/oder mit Ionenstrahlen, insbesondere mit Protonen und/oder mit He-Ionen.
DE200410041192 2004-08-25 2004-08-25 Verfahren zum Ausbilden einer Isolation Ceased DE102004041192A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410041192 DE102004041192A1 (de) 2004-08-25 2004-08-25 Verfahren zum Ausbilden einer Isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410041192 DE102004041192A1 (de) 2004-08-25 2004-08-25 Verfahren zum Ausbilden einer Isolation

Publications (1)

Publication Number Publication Date
DE102004041192A1 true DE102004041192A1 (de) 2006-03-02

Family

ID=35745532

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410041192 Ceased DE102004041192A1 (de) 2004-08-25 2004-08-25 Verfahren zum Ausbilden einer Isolation

Country Status (1)

Country Link
DE (1) DE102004041192A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901736A (en) * 1973-10-30 1975-08-26 Gen Electric Method of making deep diode devices
US3904442A (en) * 1973-10-30 1975-09-09 Gen Electric Method of making isolation grids in bodies of semiconductor material
US4184897A (en) * 1978-09-21 1980-01-22 General Electric Company Droplet migration doping using carrier droplets
US4290830A (en) * 1977-03-25 1981-09-22 Hitachi, Ltd. Method of selectively diffusing aluminium into a silicon semiconductor substrate
EP0032920B1 (de) * 1979-07-31 1986-10-22 Western Electric Company, Incorporated Zonenschmelzverfahren mit photoinduziertem temparatugradienten
DE4432564C1 (de) * 1994-09-13 1996-03-07 Siemens Ag Verfahren zur Herstellung eines dotierten Gebietes in einem monokristallinen Halbleitersubstrat

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901736A (en) * 1973-10-30 1975-08-26 Gen Electric Method of making deep diode devices
US3904442A (en) * 1973-10-30 1975-09-09 Gen Electric Method of making isolation grids in bodies of semiconductor material
US4290830A (en) * 1977-03-25 1981-09-22 Hitachi, Ltd. Method of selectively diffusing aluminium into a silicon semiconductor substrate
US4184897A (en) * 1978-09-21 1980-01-22 General Electric Company Droplet migration doping using carrier droplets
EP0032920B1 (de) * 1979-07-31 1986-10-22 Western Electric Company, Incorporated Zonenschmelzverfahren mit photoinduziertem temparatugradienten
DE4432564C1 (de) * 1994-09-13 1996-03-07 Siemens Ag Verfahren zur Herstellung eines dotierten Gebietes in einem monokristallinen Halbleitersubstrat

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHUNG,C.C., ALLEN,M.G.: Electrical Isolation of Bulk Silicon MEMS Devices via Thermomigration. In: Proceedings of Thirteenth Annual Intern. Conf. on Micro Electro Mechanical Systems (MEMS), 2000, S. 153-157 *
DILHAC,J.-M., et al.: Industrial Relevance of Deep Junctions Produced by Rapid Thermal Process- ing for Power Integrated Circuits. In: Proceedings of the 11th Intern. Symp. on Power Semiconductor Devices and ICs (ISPSD), 1999, S. 237-240 *

Similar Documents

Publication Publication Date Title
DE102017208729B4 (de) Leistungshalbleitervorrichtung mit Ladungsausgleichsbauform und Verfahren zum Bilden eines vertikalen Transistors
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE102005024684B4 (de) Halbleitervorrichtung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE112012004043B4 (de) Halbleitereinrichtung
DE102008029866B4 (de) Laterales DMOS-Bauelement und Verfahren zu seiner Herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE10106006A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2529598B2 (de) Verfahren zur herstellung einer monolithisch integrierten halbleiterschaltung mit bipolaren transistoren
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE19720215A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
AT2173U1 (de) Verfahren zur herstellung von begrenzten, dotierten teilgebieten in einem substratmaterial aus monokristallinem silizium
DE102020128891B4 (de) Halbleitervorrichtung
DE19710731B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection