DE102004036142A1 - Halbleiterbauelement mit einer Metallisierung sowie Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit einer Metallisierung sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102004036142A1
DE102004036142A1 DE102004036142A DE102004036142A DE102004036142A1 DE 102004036142 A1 DE102004036142 A1 DE 102004036142A1 DE 102004036142 A DE102004036142 A DE 102004036142A DE 102004036142 A DE102004036142 A DE 102004036142A DE 102004036142 A1 DE102004036142 A1 DE 102004036142A1
Authority
DE
Germany
Prior art keywords
metallization
layer
aluminum
semiconductor
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004036142A
Other languages
English (en)
Other versions
DE102004036142B4 (de
Inventor
Franz Dr. Auerbach
Christian Dr. Robohm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE102004036142A priority Critical patent/DE102004036142B4/de
Publication of DE102004036142A1 publication Critical patent/DE102004036142A1/de
Application granted granted Critical
Publication of DE102004036142B4 publication Critical patent/DE102004036142B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleitersubstrat (1), das zumindest eine Metallisierung (40, 41, 42) mit wenigstens zwei Metallisierungsschichten (11, 12, 13, 15, 16, 17, 18) aufweist, wobei zwischen zwei benachbarten Metallisierungsschichten (11/12, 12/13, 15/16, 17/18) eine Barriereschicht (21, 22, 25, 26) angeordnet ist und wobei zumindest eine Metallisierungsschicht (11, 12, 13, 15, 16, 17, 18) aus Aluminium oder einer Aluminiumlegierung gebildet ist, zumindest eine Barriereschicht (21, 22, 25, 26) aus Titan, Titannitrid oder Nickel gebildet ist, und wobei die dem Halbleitersubstrat (1) zugewandte Seite der Metallisierung (40, 41, 42) als Metallisierungsschicht (11, 15, 17) ausgebildet ist, sowie ein Verfahren zur Herstellung der Metallisierung eines solchen Halbleiterbauelementes.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit einem eine Metallisierung aufweisenden Halbleitersubstrat sowie ein Verfahren zur Herstellung einer solchen Metallisierung.
  • Derartige Halbleiterbauelemente weisen typischerweise einen Halbleiterkörper mit einer Metallisierung auf. Die Metallisierungen dienen vorzugsweise zur Herstellung elektrisch leitender Verbindungen verschiedener Halbleiterbereiche oder zur äußeren Kontaktierung bestimmter Halbleiterbereiche.
  • Typischerweise wird für solche Metallisierungen Aluminium oder eine Aluminiumlegierung verwendet. Bei Aluminium kommt es unter dem Einfluss thermischer Spannungen sowie unter dem Einfluss elektrischer Ströme zu Migrationsvorgängen, bei denen Aluminiumatome zu wandern beginnen. Diese Phänomene werden als Stress- bzw. Elektromigration bezeichnet. Die mit diesen Migrationsvorgängen verbundenen Materialverlagerungen führen zur Bildung relativ großer Aluminiumkörner und damit einhergehend zu einer Erhöhung des elektrischen Widerstandes oder gar zu einer Unterbrechung der Metallisierung.
  • Diese Problematik tritt insbesondere bei Leistungshalbleiterbauelementen in Erscheinung, da mit diesen sehr hohe Ströme geschaltet werden, was sich in entsprechend hohen Temperaturen bzw. starken Temperaturschwankungen sowie in hohen thermischen Spannungen äußert. Vor allem in der Umgebung von Bondverbindungen, bei denen ein Bonddraht mit einer Metallisierung kontaktiert ist, kommt es zu sehr hohen Stromdichten bzw. Erwärmungen sowie zu thermomechanischen Spannungen, wodurch die geschilderten Migrationsvorgänge gehäuft im Bereich solcher Bondverbindungen auftreten.
  • Üblicherweise werden bei einem Leistungshalbleiterbauelement die Vorderseiten von dessen Halbleiterchip mittels Bondverbindungen angeschlossen, wobei als Vorderseite normalerweise die Seite des Halbleiterchips bezeichnet wird, die einen Last- und einen Steueranschluss aufweist.
  • In der Praxis tritt die geschilderte Problematik insbesondere bei der Metallisierung von auf der Vorderseite eines Leistungshalbleiterbauelementes angeordneten Lastanschlüssen auf.
  • Ein Verfahren zur Herstellung einer auf einem Substrat angeordneten Aluminiumschicht mit verbesserten Migrationseigenschaften ist aus der DE 196 21 400 A1 bekannt. Das bei dem dort vorgestellten Verfahren verwendete Aluminium weist einen Anteil zwischen 0,5 Gew.% und 5 Gew.% Kupfer auf. Anschließend wird das Substrat mit der Aluminiumschicht auf eine bestimmte Zieltemperatur aufgeheizt und danach einem vorgegebenen Temperaturprofil folgend gezielt abgekühlt. Die auf diese Weise erzeugte Aluminiumschicht weist eine verringerte Neigung zu Migrationsvorgängen auf, da sich durch das gezielte Abkühlen in der Aluminiumschicht energetisch stabile Al2Cu-Θ-Phasen ausbilden.
  • Dieses Verfahren weist jedoch den Nachteil auf, dass der Abkühlvorgang zum einen kontrolliert ablaufen muss und sich zum anderen über mehrere, typischerweise 20, Stunden erstreckt.
    •
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement mit einer Aluminium enthaltenden Metallisierung, die eine reduzierte Neigung zu Stress- und Elektromigration aufweist, sowie ein Herstellungsverfahren einer derartigen Metallisierung bereitzustellen, das keinen Temperschritt mit einer kontrollierten Abkühlung erfordert.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 sowie durch ein Halbleiterbauelement gemäß Anspruch 8 gelöst. Be vorzugte Ausführungsformen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • Bei dem erfindungsgemäßen Verfahren wird eine Metallisierung auf einem Halbleitersubstrat hergestellt. Dabei wird in einem ersten Verfahrensschritt eine erste Metallisierungsschicht auf dem Halbleitersubstrat erzeugt. In einem zweiten Verfahrensschritt wird abwechselnd wenigstens eine elektrisch leitende Barriereschicht und wenigstens eine zweite Metallisierungsschicht auf der ersten Metallisierungsschicht hergestellt. Dabei sind die Metallisierungsschichten aus Aluminium oder einer Aluminiumlegierung gebildet. Das Halbleitersubstrat kann beliebig geformt sein und ist bevorzugt als Wafer, als Teil eines Wafers oder als beliebige, strukturierte oder unstrukturierte Halbleiterschicht ausgebildet.
  • Die Metallisierung, die Metallisierungsschichten und die Barriereschichten können sowohl unstrukturiert als auch strukturiert ausgebildet sein. Gemäß einer bevorzugten Ausführungsform der Erfindung wird die Metallisierung für Anschlusskontakte von Halbleiterbauelementen verwendet.
  • Gemäß einer weiteren bevorzugten Ausführungsform sind eine oder mehrere der Metallisierungsschichten als Legierung aus Aluminium und Silizium (AlSi) oder als Legierung aus Aluminium, Silizium und Kupfer (AlSiCu) gebildet. Die einzelnen Metallisierungsschichten sind in einer vertikalen Richtung bezogen auf die Oberfläche des Substrates begrenzt. Als Begrenzung dienen dabei insbesondere das Halbleitersubstrat sowie eine oder mehrere Barriereschichten. Da die Migrationsfähigkeit der Aluminiumatome im Halbleitersubstrat bzw. in den Barriereschichten gegenüber der Migrationsfähigkeit in den Metallisierungsschichten deutlich reduziert ist, ist die maximale Dicke von sich in einer Metallisierungsschicht bildenden Aluminiumkörnern durch die Dicke dieser Metallisierungsschichten begrenzt. Das Halbleitersubstrat bzw. die Barriereschichten begrenzen also das Anwachsen von Aluminiumkörnern und damit das unerwünschte Anwachsen des elektrischen Widerstands der Metallisierungsschichten.
  • Die Barriereschichten sind bevorzugt aus Titan, Nickel, deren Legierungen oder Titannitrid gebildet oder weisen diese Stoffe auf. Die Dicke einer Barriereschicht muss einerseits so groß gewählt sein, dass sie die Migration von Aluminiumatomen zwischen benachbarten Metallisierungsschichten hinreichend unterbindet. Andererseits darf ihre Dicke auch nicht zu groß gewählt werden, um die elektrische und thermische Leitfähigkeit der Metallisierung nicht unnötig zu reduzieren. Die bevorzugte Dicke einer Barriereschicht beträgt zwischen 20 nm und 200 nm, besonders bevorzugt zwischen 20 nm und 50 nm.
    •
  • Die Erfindung wird nachfolgend anhand von bevorzugten Ausführungsbeispielen dargestellt und in Zeichnungen näher beschrieben. Es zeigen:
  • 1 ein Halbleitersubstrat, auf dem zwei durch eine Barriereschicht getrennte Metallisierungsschichten angeordnet sind,
  • 2 ein Halbleitersubstrat gemäß 1 mit einer weiteren Barriereschicht und einer weiteren Metallisierungsschicht im Querschnitt,
  • 3 ein Halbleiterbauelement mit zwei Metallisierungen, die gemäß dem erfindungsgemäßen Verfahren hergestellt wurden im perspektivischer Ansicht,
  • 4 ein Halbleiterbauelement mit zwei Metallisierungen, die auf derselben Seite des Halbleiterkörpers angeordnet und durch eine Isolatorschicht voneinander beabstandet sind, und
  • 5 ein als MOSFET ausgebildetes Halbleiterbauelement mit einer aus Barriereschichten und Metallisierungsschichten aufgebauten Sourceelektrode.
  • 1 zeigt ein Halbleitersubstrat 1, das beispielsweise als Wafer oder als vereinzelter Abschnitt eines Wafers ausgebildet ist. Der Halbleiterkörper besteht aus einem beliebigen Halbleitermaterial wie beispielsweise Silizium, Germanium, oder Siliziumkarbid.
  • Auf dem Halbleitersubstrat 1 sind aufeinanderfolgend eine erste Metallisierungsschicht 11, eine erste Barriereschicht 21 sowie eine zweite Metallisierungsschicht 12 angeordnet. Die erste und zweite Metallisierungsschicht 11 bzw. 12 sind durch die erste Barriereschicht 21 voneinander beabstandet. Die Metallisierungsschichten 11, 12 sind aus Aluminium, einer Legierung aus Aluminium und Silizium (AlSi) oder einer Legierung aus Aluminium, Silizium und Kupfer (AlSiCu) gebildet und weisen in einer vertikalen Richtung bezogen auf die Oberfläche des Halbleitersubstrats 1 Dicke ml bzw. m2 von bevorzugt zwischen 200 nm und 2 μm, besonders bevorzugt zwischen 700 nm und 2 μm auf. Die erste Barriereschicht 21 ist zwischen der ersten und zweiten Metallisierungsschicht 11 bzw. 12 angeordnet und weist eine vertikale Dicke b1 auf. Die erste Barriereschicht 21 ist bevorzugt aus Titan, Nickel, einer Legierung dieser Metalle oder aus Titannitrid gebildet.
  • In der ersten Metallisierungsschicht 11 ist beispielhaft ein Aluminiumkorn 30 mit einer vertikalen Dicke d dargestellt. Das Aluminiumkorn 30 ist durch Stress- bzw. Elektromigration innerhalb der ersten Metallisierungsschicht 11 entstanden. Sein Wachstum in vertikaler Richtung ist durch die Dicke ml der ersten Metallisierungsschicht 11 begrenzt, da die Migration von Aluminiumatomen aus der Metallisierungsschicht 11 in das Halbleitersubstrat 1 bzw. in die erste Barriereschicht 21 gegenüber der Migrationsfähigkeit von Aluminiumatomen inner halb der ersten Metallisierungsschicht 11 vernachlässigbar ist.
  • Optional kann auf die der ersten Barriereschicht 21 abgewandte Seite der zweiten Metallisierungsschicht 12 eine Passivierungsschicht aufgebracht sein, die aus einer oder mehreren Teilschichten, beispielsweise einer Oxidschicht als Haftvermittler und einer Nitridschicht, gebildet ist. Eine derartige Passivierungsschicht ist in 1 nicht dargestellt.
  • 2 zeigt die Anordnung gemäß 1, wobei auf der dem Halbleitersubstrat 1 abgewandten Vorderseite der zweiten Metallisierungsschicht 12 aufeinanderfolgend eine zweite Barriereschicht 22 und eine dritte Metallisierungsschicht 13 angeordnet sind. Zwei benachbarte Metallisierungsschichten 11 und 12 bzw. 12 und 13 sind also jeweils durch eine Barriereschicht 21 bzw. 22 getrennt. Die bevorzugte Dicke m3 der dritten Metallisierungsschicht 13 liegt im selben bevorzugten Bereich wie die Dicken ml und m2 der ersten bzw. zweiten Metallisierungsschicht 11 bzw. 12. Entsprechend liegt die Dicke b2 der zweiten Barriereschicht 22 im selben bevorzugten Bereich wie die Dicke b1 der ersten Barriereschicht 21. Die erste, zweite und dritte Metallisierungsschicht 11, 12 und 13 bilden zusammen mit der ersten und zweiten Barriereschicht 21, 22 die Metallisierung 40 des Halbleitersubstrats 1. Die Metallisierung 40 kann in entsprechender Weise beliebig erweitert bzw. aufgebaut werden, indem auf der dem Halbleitersubstrat 1 abgewandten Vorderseite der dritten Metallisierungsschicht 13 abwechselnd eine Barriereschicht und eine Metallisierungsschicht erzeugt werden.
  • Die Metallisierung 40 kann flächig, beispielsweise als Rückseitenmetallisierung eines Leistungshalbleiterbauelements ausgebildet sein. Ebenso ist es jedoch möglich, die Metallisierung 40 strukturiert, beispielsweise als Leiterbahnstruktur eines Leistungshalbleiterbauelementes auszubilden. Die Strukturierung kann dadurch erfolgen, dass die Metallisierung 40 zunächst in der beschriebenen Weise als unstrukturierte bzw. im wesentlichen unstrukturierte Metallisierung aufgebaut und anschließend mittels bewährter und bekannter trocken- und/oder nasschemischer Ätzverfahren strukturiert wird.
  • Ebenso ist es jedoch möglich, eine strukturierte Maskenschicht mit Gräben auf das Halbleitersubstrat 1 aufzubringen und darauf gemäß dem anhand der 1 und 2 beschriebenen Verfahren eine Metallisierung 40 zu erzeugen. In den Gräben der strukturierten Maskenschicht bildet sich dann eine abwechselnde Schichtfolge aus jeweils einer Metallisierungsschicht und einer Barriereschicht sowie abschließend einer weiteren Metallisierungsschicht. Nach dem Entfernen der nicht in den Gräben sondern auf der Maskenschicht angeordneten Bereiche dieser Schichtfolge, beispielsweise durch ein Polierverfahren, bleibt die auf der Vorderseite des Halbleitersubstrats 1 angeordnete strukturierte Metallisierung 40 zurück.
  • Eine Metallisierung 40 weist eine Gesamtdicke d0 von bevorzugt zwischen 1 μm und 10 μm, besonders bevorzugt zwischen 3 μm und 5 μm auf und umfasst vorzugsweise drei Metallisierungsschichten 11, 12, 13 und zwei Barriereschichten 21, 22.
  • Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung ist die oberste, d.h. die dem Halbleiterkörper 1 abgewandte Schicht einer Metallisierung 40 und/oder die unterste, d.h. die dem Halbleiterkörper 1 nächstliegende Schicht einer Metallisierung eine Metallisierungsschicht und damit aus Aluminium oder einer Aluminiumlegierung gebildet.
  • Eine typische Anwendung des erfindungsgemäßen Verfahrens ist anhand eines Leistungshalbleiterbauelementes in 3 in perspektivischer Ansicht gezeigt. Das dargestellte Leistungshalbleiterbauelement ist beispielhaft als Leistungsschalter, beispielsweise als IGBT oder MOSFET ausgebildet. Das Leistungshalbleiterbauelement umfasst ein Halbleitersubstrat 1, dessen Rückseite eine erste Metallisierung 40 aufweist und dessen Vorderseite eine zweite Metallisierung 41 aufweist. Die Metallisierungen 40, 41 sind entsprechend dem anhand der 1 und 2 gezeigten Verfahren hergestellt.
  • Die in 3 dargestellten Metallisierungen 40 bzw. 41 sind jeweils aus zwei durch eine Barriereschicht 21 bzw. 25 voneinander beabstandete Metallisierungsschichten 11 und 12 bzw. 15 und 16 gebildet. Die Metallisierung 40 stellt einen Lastanschluss 51 des Leistungshalbleiterbauelementes dar und erstreckt sich in einer lateralen Richtung bis an die Kanten des Halbleitersubstrates 1.
  • Die auf der Vorderseite des Halbleitersubstrates 1 angeordnete zweite Metallisierung 41 ist strukturiert und teilt sich auf in einen weiteren Lastanschluss 52 sowie einen Steueranschluss 53 des Leistungshalbleiterbauelements. Im Unterschied zur Metallisierung 40 erstreckt sich die Metallisierung 41 in einer lateralen Richtung nicht bis zu den Kanten des Halbleitersubstrates 1. Optional können die durch die Strukturierung der Metallisierung 41 entstehenden Gräben mit einem Dielektrikum, beispielsweise Siliziumdioxid, Siliziumnitrid oder einem Imid gefüllt sein.
  • Gemäß einer weiteren Ausführungsform der Erfindung können auch zwei oder mehrere Metallisierungen auf derselben Seite eines Halbleitersubstrates angeordnet sein. Ein Ausschnitt eines Halbleiterbauelements mit einer derartigen Anordnung ist in 4 dargestellt. Die Anordnung entspricht der in 1 gezeigten Anordnung, wobei auf der dem Halbleiterkörper 1 abgewandten Seite der ersten Metallisierung 40 eine weitere Metallisierung 42 angeordnet ist. Zwischen der ersten Metallisierung 40 und der zweiten Metallisierung 42 ist eine beispielsweise aus Siliziumdioxid, Siliziumnitrid oder einem Imid gebildete Isolatorschicht 60 angeordnet.
  • Der Aufbau der zweiten Metallisierung 42 entspricht dem prinzipiellen Aufbau der ersten Metallisierung 40, wobei sich die Metallisierungen 40, 42 hinsichtlich der Anzahl ihrer Metallisierungsschichten bzw. der Anzahl ihrer Barriereschichten unterscheiden können. In dem gezeigten Ausführungsbeispiel umfasst die Metallisierung 42 eine erste 17 und eine zweite 18 Metallisierungsschichten, zwischen denen eine Barriereschicht 26 angeordnet ist. Die erste Metallisierungsschicht 17 ist auf der dem Halbleiterkörper 1 zugewandten Seite der Metallisierung 42 angeordnet.
  • Die Metallisierungen 40, 42 können jeweils auch strukturiert sein. Zerfallen die Metallisierungen 40, 42 durch die Strukturierung in verschiedene voneinander beabstandete Abschnitte, so können bestimmte, zu unterschiedlichen Metallisierungen 40, 42 gehörende Abschnitte sowohl elektrisch leitend miteinander verbunden als auch elektrisch voneinander isoliert sein.
  • In 5 ist ein Abschnitt eines als MOSFET ausgebildeten Halbleiterbauelementes mit einer aus zwei Barriereschichten 21, 22 und drei Metallisierungsschichten 11, 12, 13 aufgebauten Metallisierung 40 dargestellt, die die Source-Elektrode des MOSFETs bildet.
  • Der Halbleiterkörper 1 weist eine n-dotierte Source-Zone 84 auf, in die eine p-dotierte Body-Zone 82 eingebettet ist. Zwischen der Source-Elektrode 40 und der Source-Zone 82 ist eine Isolatorschicht 60 aus Siliziumdioxid angeordnet, die ein aus Polysilizium gebildetes Gate 81 gegenüber der Source-Elektrode 40 sowie gegenüber dem Halbleiterkörper 1 isoliert. Um die Source-Zone 83 und die Source-Elektrode 40 elektrisch miteinander zu kontaktieren, weist der MOSFET ein sogenanntes „Kontaktloch" 80 auf.
  • Die Source-Elektrode 40 und die Source-Zone 83 sind im Bereich dieses Kontaktloches 40 elektrisch miteinander kontaktiert, wozu die Isolatorschicht 60 eine Unterbrechung aufweist.
  • Die die Source-Elektrode darstellende Metallisierung 40 ist entsprechend der Metallisierung 40 gemäß 2 ausgebildet und weist drei Metallisierungsschichten 11, 12, 13 aus Aluminium oder einer Aluminiumlegierung auf, die mittels zwei Barriereschichten 21, 22 voneinander beabstandet sind. Die Barriereschichten sind aus Titan, Nickel oder Legierungen dieser Metalle, beispielsweise aus Titannitrid, gebildet. Dabei sind die oberste 13 und die unterste 11 Schicht der Metallisierung 40 als Metallisierungsschichten 13, 11 ausgebildet.
  • Bei diesem Ausführungsbeispiel ist zu erkennen, dass die Metallisierung 40 nicht notwendigerweise aus ebenen Metallisierungsschichten 11, 12, 13 oder ebenen Barriereschichten 21, 22 gebildet sein muss, sondern auch gewölbt oder stufig ausgebildet sein kann.
    • 1
    Halbleitersubstrat
    11, 15, 17
    erste Metallisierungsschicht
    12, 16, 18
    zweite Metallisierungsschicht
    13
    dritte Metallisierungsschicht
    21, 25, 26
    erste Barriereschicht
    22
    zweite Barriereschicht
    30
    Aluminiumkorn
    40
    erste Metallisierung
    41, 42
    zweite Metallisierung
    51, 52
    Lastanschluss
    53
    Steueranschluss
    60
    Isolatorschicht
    70
    Graben
    80
    Kontaktloch
    81
    Gate
    82
    Body-Zone
    83
    Source-Zone
    b1
    Dicke der ersten Barriereschicht
    b2
    Dicke der zweiten Barriereschicht
    d
    Dicke des Aluminiumkorns
    m1
    Dicke der ersten Metallisierungsschicht
    m2
    Dicke der zweiten Metallisierungsschicht
    m3
    Dicke der dritten Metallisierungsschicht

Claims (17)

  1. Halbleiterbauelement mit einem Halbleitersubstrat (1), das zumindest eine Metallisierung (40, 41, 42) mit wenigstens zwei Metallisierungsschichten (11, 12, 13, 15, 16, 17, 18) aufweist, wobei zwischen zwei benachbarten Metallisierungsschichten (11/12, 12/13, 15/16, 17/18) eine Barriereschicht (21, 22, 25, 26) angeordnet ist, und wobei – zumindest eine Metallisierungsschicht (11, 12, 13, 15, 16, 17, 18) aus Aluminium oder einer Aluminiumlegierung gebildet ist, – zumindest eine Barriereschicht (21, 22, 25, 26) aus Titan, Titannitrid oder Nickel gebildet ist, und – die dem Halbleitersubstrat (1) zugewandte Seite der Metallisierung (40, 41, 42) als Metallisierungsschicht (11, 15, 17) ausgebildet ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die vom Halbleitersubstrat (1) abgewandte Seite der Metallisierung (40, 41, 42) als Metallisierungsschicht (12, 13, 16, 18) ausgebildet ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem zumindest eine Metallisierungsschicht (11, 12, 13, 15, 16, 17, 18) aus einer Legierung aus Aluminium und Silizium (AlSi) oder aus einer Legierung aus Aluminium, Silizium und Kupfer (AlSiCu) gebildet ist.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Dicke zumindest einer Metallisierungsschicht (11, 12, 13, 15, 16, 17, 18) zwischen 20 nm und 200 nm beträgt.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Dicke zumindest einer Metallisierungsschicht (11, 12, 13, 15, 16, 17, 18) zwischen 20 nm und 50 nm beträgt.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Dicke zumindest einer Barriereschicht (21, 22, 25, 26) zwischen 700 nm und 2 μm beträgt.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche mit wenigstens einer zweiten Metallisierung (41, 42), wobei zwischen der ersten Metallisierung (40) und der zweiten Metallisierung (41) eine Isolatorschicht (60) angeordnet ist
  8. Halbleiterbauelement nach Anspruch 7, bei dem die Isolatorschicht (60) aus Siliziumdioxid, Siliziumnitrid oder einem Imid gebildet ist.
  9. Verfahren zur Herstellung einer Metallisierung (40, 41, 42) auf einem Halbleitersubstrat (1) eines Halbleiterbauelementes mit folgenden Verfahrensschritten: – Erzeugen einer ersten Metallisierungsschicht (11, 15, 17) aus Aluminium oder einer Aluminiumlegierung auf dem Halbleitersubstrat (1), und anschließend – abwechselndes Erzeugen wenigstens einer elektrisch leitenden Barriereschicht (21, 22, 25, 26) und wenigstens einer zweiten Metallisierungsschicht (12, 13, 16, 18) aus Aluminium oder einer Aluminiumlegierung auf der ersten Metallisierungsschicht (11, 15).
  10. Verfahren nach Anspruch 9, bei dem die erste Metallisierungsschicht (11, 15, 17) auf der dem Halbleitersubstrat (1) zugewandten Seite der Metallisierung (40, 41, 42) angeordnet ist.
  11. Verfahren nach Anspruch 9 oder 10, bei dem wenigstens eine der Metallisierungsschichten (11, 12, 13, 15, 16, 17, 18) als Legierung aus Aluminium und Silizium (AlSi) oder als Legierung aus Aluminium, Silizium und Kupfer (AlSiCu) gebildet ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem die wenigstens eine elektrisch leitfähige Barriereschicht (21, 22, 25, 26) aus Titan, Nickel, Titannitrid gebildet ist oder diese Stoffe aufweist.
  13. Verfahren nach einem der Ansprüche 9 bis 12, bei dem die Dicke (m1, m2, m3) wenigstens einer der Metallisierungsschichten (11, 12, 13, 15, 16, 17, 18) zwischen 20 nm und 200 nm beträgt.
  14. Verfahren nach einem der Ansprüche 9 bis 13, bei dem die Dicke (ml, m2, m3) wenigstens einer der Metallisierungsschichten (11, 12, 13, 15, 16, 17, 18) zwischen 20 nm und 50 nm beträgt.
  15. Verfahren nach einem der Ansprüche 9 bis 14, bei dem die Dicke (b1, b2) wenigstens einer Barriereschicht (21, 22, 25, 26) zwischen 700 nm und 2 μm beträgt.
  16. Verfahren nach einem der Ansprüche 9 bis 15, bei dem die Metallisierung (40, 41, 42) aus genau einer ersten (11, 15, 17) und einer zweiten (12, 16, 18) Metallisierungsschicht sowie einer dazwischen angeordneten Barriereschicht (21, 25, 26) gebildet ist.
  17. Verfahren nach einem der Ansprüche 9 bis 16, bei dem zumindest eine der Metallisierungsschichten (11, 12, 13, 15, 16, 17, 18) strukturiert wird.
DE102004036142A 2004-07-26 2004-07-26 Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung Expired - Fee Related DE102004036142B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004036142A DE102004036142B4 (de) 2004-07-26 2004-07-26 Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004036142A DE102004036142B4 (de) 2004-07-26 2004-07-26 Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102004036142A1 true DE102004036142A1 (de) 2006-03-23
DE102004036142B4 DE102004036142B4 (de) 2009-04-09

Family

ID=36001290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036142A Expired - Fee Related DE102004036142B4 (de) 2004-07-26 2004-07-26 Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102004036142B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071623A3 (de) * 2007-12-14 2009-11-11 Cree, Inc. Metallisierungsstruktur für Hochleistungs-Mikroelektrovorrichtungen
JP2010141144A (ja) * 2008-12-11 2010-06-24 Cree Inc 高電力マイクロ電子デバイスのための金属化構造
DE102009045184A1 (de) * 2009-09-30 2011-04-28 Infineon Technologies Ag Bondverbindung zwischen einem Bonddraht und einem Leistungshalbleiterchip
US8298924B2 (en) 2007-02-28 2012-10-30 Advanced Micro Devices, Inc. Method for differential spacer removal by wet chemical etch process and device with differential spacer structure
JP2012216877A (ja) * 2012-08-09 2012-11-08 Cree Inc 高電力マイクロ電子デバイスのための金属化構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
EP0253299A1 (de) * 1986-07-09 1988-01-20 Siemens Aktiengesellschaft Metallisierung für integrierte Schaltungsanordnungen
JPS6376456A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd 銅電極を用いた半導体装置
EP0273629A2 (de) * 1986-12-29 1988-07-06 Inmos Corporation Übergangsmetallverbindungen für integrierte Schaltungen
JPH03274732A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置
EP0681328A2 (de) * 1994-04-28 1995-11-08 Xerox Corporation Hügelfreie mehrschichtige Metallüberbahnen für Hochleistungs-Dünnfilmstruktur

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011977A (ja) * 1983-06-30 1985-01-22 Fujitsu Ltd 輪郭追跡方法
DE19621400C2 (de) * 1996-05-28 2000-07-06 Siemens Ag Herstellverfahren für eine Aluminiumschicht oder Aluminiumleiterbahnen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
EP0253299A1 (de) * 1986-07-09 1988-01-20 Siemens Aktiengesellschaft Metallisierung für integrierte Schaltungsanordnungen
JPS6376456A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd 銅電極を用いた半導体装置
EP0273629A2 (de) * 1986-12-29 1988-07-06 Inmos Corporation Übergangsmetallverbindungen für integrierte Schaltungen
JPH03274732A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置
EP0681328A2 (de) * 1994-04-28 1995-11-08 Xerox Corporation Hügelfreie mehrschichtige Metallüberbahnen für Hochleistungs-Dünnfilmstruktur

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298924B2 (en) 2007-02-28 2012-10-30 Advanced Micro Devices, Inc. Method for differential spacer removal by wet chemical etch process and device with differential spacer structure
EP2071623A3 (de) * 2007-12-14 2009-11-11 Cree, Inc. Metallisierungsstruktur für Hochleistungs-Mikroelektrovorrichtungen
US9024327B2 (en) 2007-12-14 2015-05-05 Cree, Inc. Metallization structure for high power microelectronic devices
JP2010141144A (ja) * 2008-12-11 2010-06-24 Cree Inc 高電力マイクロ電子デバイスのための金属化構造
DE102009045184A1 (de) * 2009-09-30 2011-04-28 Infineon Technologies Ag Bondverbindung zwischen einem Bonddraht und einem Leistungshalbleiterchip
US8541892B2 (en) 2009-09-30 2013-09-24 Infineon Technologies Ag Bonding connection between a bonding wire and a power semiconductor chip
DE102009045184B4 (de) 2009-09-30 2019-03-14 Infineon Technologies Ag Bondverbindung zwischen einem Bonddraht und einem Leistungshalbleiterchip
JP2012216877A (ja) * 2012-08-09 2012-11-08 Cree Inc 高電力マイクロ電子デバイスのための金属化構造

Also Published As

Publication number Publication date
DE102004036142B4 (de) 2009-04-09

Similar Documents

Publication Publication Date Title
DE69531085T2 (de) Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102009044597B4 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112009004375B4 (de) Halbleitervorrichtung
DE102008057707A1 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Plazierens eines Halbleiterchips auf einem Substrat
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102004036142B4 (de) Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung
DE10324751B4 (de) Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE102005044510A1 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE102004059389A1 (de) Kontaktierung eines Halbleiterbauelements
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
WO2004090977A1 (de) Gekapselte leistungshalbleiteranordnung
DE102018122941A1 (de) Halbleiter-Die-Bondpad mit isolierendem Separator
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE10104274B4 (de) Kontaktstruktur für ein Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE102004045944B4 (de) MOS-Feldeffekttransistor
EP2287899A1 (de) Lötverbindung mit einer mehrschichtigen lötbaren Schicht
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee