-
GEBIET DER
ERFINDUNG
-
Die
vorliegende Erfindung bezieht sich auf Herstellungsprozesse und
Strukturen für
Halbleitervorrichtungen. In einer Ausgestaltung betrifft sie eine zusammengesetzte
dielektrische Struktur mit niedrigem k (composite low-k dielectric
structure).
-
HINTERGRUND
-
Dielektrische
Materialien mit niedrigem k sind dielektrische Materialien, die
eine niedrigere Dielektrizitätskonstante
(k) als die von thermischem Siliziumdioxid aufweisen (d.h. k < 3,9). Der minimale Wert
von k ist 1,0 für
Luft. Folglich handelt es sich bei dielektrischen Materialien mit
niedrigem k um dielektrisches Material, das eine Dielektrizitätskonstante zwischen
1,0 und 3,9 aufweist.
-
Die
Verwendung von dielektrischen Materialien mit niedrigem k ist bei
der Weiterentwicklung von Anwendungen mit integrierter Schaltung
für Halbleitervorrichtungen
wichtig. Eine vorteilhafte Verwendung von Materialien mit niedrigem
k in Halbleitervorrichtungen ist zwischen Leiterbahnen (conductor
lines) oder Strukturen (z.B. intermetallischen dielektrischen Strukturen).
Die RC-Verzögerung
bei einem Schalten ist ein Faktor, der die Arbeitsgeschwindigkeit
von Halbleitervorrichtungen beschränkt. Im allgemeinen nimmt die
maximale Arbeitsgeschwindigkeit einer Halbleitervorrichtung ab,
während
die RC-Verzögerung
zunimmt. Die RC-Verzögerung
kann verringert werden, indem der Widerstand (R) in den Leiterbahnen/Strukturen
vermindert wird und/oder die zwischen Leiterbahnen/Strukturen entwickelte
parasitäre
Kapazität
(C) ver mindert wird. Diese parasitäre Kapazität kann verringert werden, indem
dielektrische Materialen mit kleineren Permittivitätswerten, die
dielektrische Materialien mit niedrigem k bereitstellen, verwendet
werden.
-
Eines
der primären
zur Wahl stehenden dielektrischen Materialien zur Verwendung zwischen Leiterbahnen
in einer intermetallischen dielektrischen Struktur ist wegen seiner
dielektrischen Eigenschaften, seiner mechanischen Stärke und
der Leichtigkeit seiner Verarbeitung Siliziumdioxid (SiO2) gewesen. Siliziumdioxid weist jedoch abhängig von dem
Verfahren seiner Ausbildung typischerweise eine von k = 3,9 bis
4,5 reichende Dielektrizitätskonstante
auf. Dieser Wert von k ist zu hoch für die meisten Anwendungen mit
integrierter Schaltung unterhalb von etwa 0,18 μm. Somit ist während des
fortgesetzten Schrumpfens der Geometrien von Halbleitervorrichtungen
ein Anstoß zum
Entwickeln und Verwenden neuer dielektrischer Materialien mit viel
niedrigeren Dielektrizitätskonstantenwerten
als dem Wert von Siliziumdioxid, d.h. dielektrischen Materialien
mit niedrigem k, vorhanden gewesen.
-
Es
sind viele Kompromisse vorhanden, die berücksichtigt werden müssen, wenn
versucht wird, ein dielektrisches Material mit niedrigem k zu realisieren.
Beispielsweise nehmen typischerweise die mechanische Stärke und
die mechanische Leistungsfähigkeit
von Materialien mit niedrigem k ab, während der Wert von k abnimmt.
Ferner können
viele dielektrische Materialien mit niedrigem k, die wünschenswerte
elektrische Eigenschaften aufweisen, mit anderen angrenzenden Materialien
und/oder zum Ausbilden oder Verarbeiten derartiger angrenzender
Materialien verwendeten Prozessen inkompatibel sein. Somit besteht
ein Bedarf an Wegen zum Realisieren dielektrischer Materialien mit
niedrigem k zum Erhalten der Vorteile einer gesenkten parasitären Kapazität, selbst
wenn derartige dielektrische Materialien mit niedrigem k Probleme
einer geringeren mechanischen Stärke
und/oder Inkompatibilität
aufweisen können.
-
1 zeigt eine z.B. unter
Verwendung von Single-Damascene- und
Dual-Damascene-Prozessen (single damascene and dual damascene processes)
ausgebildete bekannte intermetallische dielektrische Struktur 20.
Bei dem Ausbilden der Struktur 20 gemäß 1 unter Verwendung bekannter Prozesse wird
typischerweise eine dielektrische Schicht 21 zuerst ausgebildet.
Daraufhin wird eine Hardmask-Schicht bzw. Hartmaskenschicht (hard
mask layer) 24 ausgebildet und mit einem Muster versehen bzw.
gemustert (patterned). Als nächstes
werden Öffnungen
für Leiterbahnen 26 und
Durchkontaktierungen (vias) 28 gemustert, geätzt und
mit einer Mantelschicht (liner layer) 30 und einem leitfähigen Material (z.B.
Aluminium, Kupfer und/oder Wolfram) gefüllt. Somit ist die dielektrische
Schicht 21 während
mehrerer aufeinanderfolgender Verarbeitungsschritte vorhanden, von
denen jeder das Potential zum Beschädigen, Ändern oder negativen Beeinflussen
der dielektrischen Schicht 21 aufweisen kann (d.h. mit der
dielektrischen Schicht 21 inkompatibel sein kann).
-
Üblicherweise
müssen
bei einem bekannten Damascene-Prozess des Ausbildens einer intermetallischen
dielektrischen Struktur 20 (z.B. wie in 1 gezeigt) mehrere Integrationsfragen
mit Bezug auf die Wahl von für
die dielektrische Schicht 21 genutztem dielektrischem Material
mit niedrigem k behandelt werden. Das dielektrische Material mit
niedrigem k muss üblicherweise
mechanisch stark und strukturell stabil sein. Das dielektrische
Material mit niedrigem k muss typischerweise CMP-kompatibel (chemisch
und mechanisch) sein, um CMP-Prozessen
zu widerstehen, die beteiligt sind, während das dielektrische Material
vorhanden ist. Da während
der Damascene-Verarbeitung häufig
eine Hartmaske 24 verwendet wird, kann es sein, dass das
dielektrische Material mit niedrigem k mit dem Hartmaskenmaterial und
Prozessen zum Ausbilden, Mustern und/oder Entfernen der Hartmaskenschicht 24 kompatibel
sein muss. Ferner muss das gewählte
dielektrische Material mit niedrigem k üblicherweise mit den Mantelablagerungs-
und/oder Leiterablagerungsprozessen kompatibel sein.
-
Da
so viele Kompatibilitätsfragen
zu berücksichtigen
sind, wenn versucht wird, ein neues dielektrisches Material mit
niedrigem k in einer bekannten intermetallischen dielektrischen
Struktur 20 (siehe z.B. 1)
zu realisieren, einzuführen
oder zu testen, können
die Kompliziertheit, die Zeit und die Kosten des Entwickelns und
Testens neuer Dielektrika mit niedrigem k ziemlich beträchtlich
sein. Folglich besteht ein Bedarf an einem Weg zum Verringern der Kompliziertheit,
der Zeit und der Kosten des Testens und Realisierens neuer Materialien
mit niedrigem k.
-
KURZZUSAMMENFASSUNG
DER ERFINDUNG
-
Die
Probleme und der Bedarf, die vorstehend umrissen sind, werden durch
die vorliegende Erfindung behandelt. Gemäß einer Ausgestaltung der vorliegenden
Erfindung wird ein Verfahren zur Ausbildung einer zusammengesetzten
intermetallischen dielektrischen Struktur bereitgestellt. Diese
Verfahren umfasst die folgenden Schritte, deren Reihenfolge variieren
kann. Eine anfängliche
intermetallische dielektrische Struktur wird bereitgestellt, die
eine erste dielektrische Schicht und zwei Leiterbahnen umfasst. Die
zwei Leiterbahnen befinden sich in der ersten dielektrischen Schicht.
Ein Abschnitt der ersten dielektrischen Schicht wird zwischen den
Leiterbahnen entfernt, um eine Vertiefung (trench) auszubilden.
Die Vertiefung wird mit einem zweiten dielektrischen Material gefüllt. Das
zweite dielektrische Material ist ein Dielektrikum mit niedrigem
k, das eine geringere Dielektrizitätskonstante als die der ersten
dielektrischen Schicht aufweist.
-
Die
anfängliche
intermetallische dielektrische Struktur kann ferner eine zwischen
jeder der Leiterbahnen und der ersten dielektrischen Schicht ausgebildete
Mantelschicht umfassen, und die Vertiefung kann zwischen den Mantelschichten
ausgebildet werden. Die anfängliche
intermetallische dielektrische Struktur kann ferner eine Hartmaskenschicht
oben auf der ersten dielektrischen Schicht umfassen, und das Entfernen
des Abschnitts der ersten dielektrischen Schicht kann ein Entfernen
eines Abschnitts der Hartmaskenschicht zum Ausbilden der Vertiefung
umfassen. Eine Abdeckschicht (cap layer) kann über dem zweiten dielektrischen
Material ausgebildet werden. Das zweite dielektrische Material kann
geätzt
werden, so dass es relativ zu den Leiterbahnen zurückgesetzt
wird, eine Abdeckschicht kann über
dem zweiten dielektrischen Material ausgebildet werden, und die
Abdeckschicht kann derart planar ausgebildet bzw. planarisiert (planarized)
werden, dass sie im wesentlichen koplanar mit den Leiterbahnen ist.
Die erste dielektrische Schicht besteht vorzugsweise aus einem dielektrischen
Material mit niedrigem k. Eine Abdeckschicht kann über der
zusammengesetzten intermetallischen dielektrischen Struktur ausgebildet
werden. Das zweite dielektrische Material kann mit dem Prozess (den
Prozessen) zum Ablagern bzw. Abscheiden der Leiterbahnen, dem Prozess
(den Prozessen) zum Planarisieren der Leiterbahnen kompatibel sein
oder nicht. Das zweite dielektrische Material kann porös sein.
Die erste dielektrische Schicht besteht vorzugsweise aus einem Material
mit einer größeren mechanischen
Stärke
als der des zweiten dielektrischen Materials.
-
Gemäß einer
weiteren Ausgestaltung der vorliegenden Erfindung wird ein Verfahren
zur Herstellung einer Halbleitervorrichtung bereitgestellt. Dieses
Verfahren umfasst die folgenden Schritte, deren Reihenfolge variieren
kann. Eine erste dielektrische Schicht wird ausgebildet. Öffnungen
werden unter Verwendung eines Damascene-Prozesses in der ersten
dielektrischen Schicht ausgebildet. Die Öffnungen werden mit leitfähigem Material
gefüllt,
um Leiterbahnen und/oder Durchkontaktierungen auszubilden. Ein chemisch-mechanisches
Polieren (CMP, chemical mechanical polish) wird ausgeführt, um überschüssiges leitfähiges Material
(falls vorhanden) zu entfernen und eine im wesentlichen planare
obere Fläche
bereitzustellen. Ausgewählte
Abschnitte der ersten dielektrischen Schicht zwischen zumindest zwei
Leiterbahnen werden gemustert und weggeätzt, um Vertiefungen auszubilden.
Ein zweites dielektrisches Material wird in den Vertiefungen ausgebildet. Das
zweite dielektrische Material ist ein dielektrisches Material mit
niedrigem k, das einen geringeren Dielektrizitätskonstantenwert als den der
ersten dielektrischen Schicht aufweist. Das leitfähige Material kann
z.B. Kupfer umfassen. Bei der ersten dielektrischen Schicht handelt
es sich vorzugsweise um ein dielektrisches Material mit niedrigem
k.
-
Gemäß noch einer
weiteren Ausgestaltung der vorliegenden Erfindung wird ein Verfahren
zur Herstellung einer Halbleitervorrichtung bereitgestellt. Eine
Deckschicht (blanket layer) aus leitfähigem Material wird ausgebildet.
Leiterbahnen werden in der Schicht aus leitfähigem Material ausgebildet.
Eine erste dielektrische Schicht wird zwischen und neben den Leiterbahnen
ausgebildet. Ausgewählte
Abschnitte der ersten dielektrischen Schicht zwischen zumindest
zwei Leiterbahnen werden gemustert und weggeätzt, um Vertiefungen auszubilden.
Ein zweites dielektrisches Material wird in den Vertiefungen abgelagert.
Das zweite dielektrische Material ist ein dielektrisches Material
mit niedrigem k, das einen geringeren Dielektrizitätskonstantenwert
als den der ersten dielektrischen Schicht aufweist. Das leitfähige Material
kann z.B. Aluminium umfassen. Bei der ersten dielektrischen Schicht
han delt es sich vorzugsweise um ein dielektrisches Material mit
niedrigem k.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
Andere
Ziele und Vorteile der Erfindung werden bei einem Lesen der folgenden
ausführlichen
Beschreibung und bei einer Bezugnahme auf die beigefügten Zeichnungen
ersichtlich, in denen:
-
1 eine schematische Querschnittsdarstellung
zeigt, die eine bekannte intermetallische dielektrische Struktur
darstellt;
-
2 und 3 einen Prozess für ein erstes Ausführungsbeispiel
der vorliegenden Erfindung veranschaulichen;
-
4 die Struktur gemäß 3 mit einer darauf ausgebildeten
Abdeckschicht zeigt;
-
5 und 6 einen Teil eines Prozesses für ein zweites
Ausführungsbeispiel
der vorliegenden Erfindung veranschaulichen;
-
7 eine gemäß einem
dritten Ausführungsbeispiel
der vorliegenden Erfindung ausgebildete Struktur zeigt;
-
8 eine gemäß einem
vierten Ausführungsbeispiel
der vorliegenden Erfindung ausgebildete Struktur zeigt;
-
9 eine gemäß einem
fünften
Ausführungsbeispiel
der vorliegenden Erfindung ausgebildete Struktur zeigt;
-
10 eine gemäß einem
sechsten Ausführungsbeispiel
der vorliegenden Erfindung ausgebildete Struktur zeigt; und
-
11-17 andere Ausführungsbeispiele der vorliegenden
Erfindung veranschaulichen.
-
AUSFÜHRLICHE
BESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSBEISPIELE
-
Nachstehend
auf die Zeichnungen Bezug nehmend, wobei gleiche Bezugszeichen dabei
zum Bezeichnen gleicher Elemente überall in den verschiedenen
Ansichten verwendet sind, sind veranschaulichende Ausführungsbeispiele
der vorliegenden Erfindung gezeigt und beschrieben. Die Figuren sind
nicht notwendigerweise maßstabsgerecht
gezeichnet, und in einigen Fällen
sind die Zeichnungen nur zu Veranschaulichungszwecken stellenweise übertrieben
und/oder vereinfacht. Der Durchschnittsfachmann erkennt die vielen
möglichen
Anwendungen und Variationen der vorliegenden Erfindung basierend
auf den folgenden veranschaulichenden Ausführungsbeispielen der vorliegenden
Erfindung.
-
Im
allgemeinen stellt ein Ausführungsbeispiel
der vorliegenden Erfindung eine zusammengesetzte Struktur mit niedrigem
k und Verfahren zur Herstellung derselben bereit. 1-3 veranschaulichen
ein Verfahren zur Herstellung einer zusammengesetzten magnetischen
Struktur mit niedrigem k gemäß einem
ersten Ausführungsbeispiel
der vorliegenden Erfindung. 1 zeigt
eine Querschnittsansicht eines Abschnitts von einer Halbleitervorrichtung,
die sich auf eine intermetallische dielektrische Struktur 20 konzentriert.
Die in 1 gezeigte bekannte
intermetallische dielektrische Struktur 20 kann z.B. durch
Single-Damascene- und/oder Dual-Damascene-Prozesse ausgebildet worden
sein. Die in 1 gezeigte
bekannte Struktur 20 stellt eine anfängliche intermetallische dielektrische
Struktur bereit, aus der eine zusammengesetzte intermetallische
dielektrische Struktur des ersten Ausführungsbeispiels aufzubauen
ist. Die anfängliche
intermetallische dielektrische Struktur 20 kann z.B. unter
Verwendung bekannter Prozesse hergestellt werden. Die Erfindung
ist jedoch nicht durch die zum Erhalten der anfänglichen intermetallischen
dielektrischen Struktur 20 verwendeten Prozesse beschränkt.
-
Die
anfängliche
intermetallische dielektrische Struktur 20 gemäß 1 weist eine erste dielektrische
Schicht 21 auf, die aus einem dielektrischen Material mit
niedrigem k ausgebildet sein kann oder nicht sein kann. Leiterbahnen 26 sind
in der ersten dielektrischen Schicht 21 ausgebildet. Wie
häufig benötigt befindet
sich eine Mantelschicht 30 zwischen den Leiterbahnen 26 und
der ersten dielektrischen Schicht 21. Bei einigen Anwendungen
kann jedoch die Mantelschicht 30 nicht vorhanden sein.
Eine Durchkontaktierung 28 ist gezeigt, die sich von einer der
Leiterbahnen 26 in 1 aus
erstreckt. Eine Hartmaske 24 befindet sich oben auf der
ersten dielektrischen Schicht 21. Diese Hartmaske 24 kann mehrere
Funktionen haben. Beispielsweise kann die Hartmaske 24 zum
Mustern von Öffnungen
in der ersten dielektrischen Schicht 21, wo die Leiterbahnen 26 und
die Durchkontaktierung 28 ausgebildet sind, verwendet worden
sein. Ferner kann die Hartmaske 24 als eine Abdeckschicht
oder Sperrschicht (barrier layer) für das Material der ersten dielektrischen
Schicht 21 fungieren, um sie vor Beschädigung, Erosion, oder Materialänderungen
während anderer
Verarbeitungsschritte, die nach der Ausbildung der ersten dielektrischen
Schicht 21 auftreten, zu schützen.
-
Die
Leiterbahnen 26 und die Durchkontaktierung 28 der
anfänglichen
intermetallischen dielektrischen Struktur 20 (siehe 1) können aus einer Vielfalt von
Materialien bestehen, umfassend aber nicht beschränkt auf:
z.B. Kupfer, Kupferlegierungen, Aluminium, Aluminiumlegierungen,
Gold, Silber, Platin, Wolfram, Wolframlegierungen, stark dotiertes
Polysi lizium oder eine beliebige Kombination davon. Vorzugsweise
bestehen die Leiterbahnen 26 aus einem Material mit einem
niedrigen Widerstand, um bei dem Verringern der RC-Verzögerung zu
helfen. Vorzugsweise bestehen die Leiterbahnen 26 z.B.
aus Kupfer oder einer Kupferlegierung. Die Mantelschicht 30 (falls
vorhanden) kann aus einer Vielfalt von Materialien bestehen, umfassend
aber nicht beschränkt auf:
z.B. Tantal, Tantalnitrid, Tantal-Silizium-Nitrid, Wolfram, Wolframnitrid,
hochschmelzendes Metall oder eine beliebige Kombination davon.
-
Ist
die anfängliche
intermetallische dielektrische Struktur 20 gemäß 1 gegenwärtig, werden wie in 2 gezeigt Vertiefungen 40 in
der Struktur ausgebildet. Die Vertiefungen 40 können unter
Verwendung bekannter Muster- und Ätztechniken ausgebildet werden.
Beispielsweise kann eine (nicht gezeigte) Photoresistschicht über der
Struktur 20 gemäß 1 ausgebildet werden. Daraufhin
kann die Photoresistschicht unter Verwendung von Photolithographie
gemustert werden, und die Vertiefungen 40 können in
einer Richtung mit der (nicht gezeigten) gemusterten Photoresistschicht
geätzt
werden. Nach dem Ausbilden der Vertiefungen 40 kann die
Photoresistschicht daraufhin entfernt werden, um die in 2 gezeigte Struktur 42 bereitzustellen.
Das Ätzen
der Vertiefungen 40 kann unter Verwendung einer beliebigen Ätztechnik
einer Vielfalt von Ätztechniken
wie z.B. Nassätzen
(wet etching), reaktives Ionenätzen
(RIE, reactive ion etching) und/oder Ionenfräsen (ion milling) ausgeführt werden.
Vorzugsweise wird das Ätzen
der Vertiefungen 40 unter Verwendung von RIE ausgeführt, um
ein anisotropes Ätzen bereitzustellen.
Der Durchschnittsfachmann erkennt, dass viele verschiedene Muster-
und Ätzprozesse und/oder Ätzchemikalien
verwendet werden können, um
die Vertiefungen 40 auszubilden.
-
Wie
in 2 gezeigt werden
die Seiten 44 der Vertiefungen 40 vorzugsweise
entlang der Mantelschicht 30 ausgebildet. Die Vertiefungen 40 können jedoch
auch z.B. in oder durch die Mantelschicht 30, an der Kante
einer Leiterbahn 26 oder teilweise innerhalb einer Leiterbahn 26 ausgebildet
werden. Bei anderen nicht gezeigten Ausführungsbeispielen können die
Vertiefungen 40 nur innerhalb der ersten dielektrischen
Schicht 21 derart ausgebildet werden, dass ein Abschnitt
der ersten dielektrischen Schicht zwischen einer Seite 44 der
Vertiefung 40 und der Mantelschicht 30 (oder zwischen
einer Seite 44 der Vertiefung 40 und der Leiterbahn 26,
wo keine Mantelschicht 30 vorhanden ist) bleibt. Bei einigen
Anwendungen kann es abhängig
von den verwendeten Materialien möglich sein, eine Ätzung zu
verwenden, die z.B. selektiv gegen ein Ätzen der Mantelschicht 30 ist,
um zu der Ätzsteuerung
beizutragen.
-
Es
sind mehrere Techniken vorhanden, die zum Steuern des Stoppunkts
des Ätzens
zum Steuern der Tiefe der Vertiefungen 40 verwendet werden können, obwohl
die Genauigkeit der Vertiefungstiefe für einige Anwendungen mit intermetallischer
dielektrischer Schicht nicht entscheidend sein kann. Die Ätztiefe
kann z.B. unter Verwendung eines zeitlich festgelegten Prozesses,
einer Endpunktsignalsteuerung, einer Ätzstopschicht oder einer beliebigen Kombination
davon gesteuert werden. Die Tiefe der Vertiefungen 40 kann
für verschiedene
Ausführungsbeispiele
oder verschiedene Anwendungen wie benötigt variieren.
-
Nachdem
die Vertiefungen 40 ausgebildet sind, wird ein zweites
dielektrisches Material 52 innerhalb der Vertiefungen 40 abgelagert
wie in 3 gezeigt. Das
zweite dielektrische Material 52 ist ein dielektrisches
Material mit niedrigem k mit einer geringeren Dielektrizitätskonstante
(k) als der der ersten dielektrischen Schicht 21. Es ist
eine Anzahl von Techniken vorhanden, die zum Ablagern des zweiten dielektri schen
Materials 52 in den Vertiefungen 40 verwendet
werden können,
umfassend (aber nicht notwendigerweise beschränkt auf): z.B. chemische Gasphasenabscheidung
(CVD, chemical vapor deposition), physikalische Beschichtung aus
der Gasphase (PVD, physical vapor deposition), Schleuderablagerung
(spinon deposition) oder Kathodenzerstäubung (sputtering). Wenn das
zweite dielektrische Material 52 in den Vertiefungen 40 abgelagert
wird, kann das zweite dielektrische Material 52 die Vertiefungen 40 ungenügend füllen, glatt
füllen
oder überfüllen. Falls
das zweite dielektrische Material 52 die Vertiefungen 40 überfüllt, kann
z.B. ein Planarisierungsprozess (z.B. chemisch-mechanisches Polieren
(CMP) oder Rückätzen) verwendet
werden, um eine im wesentlichen planare obere Fläche 54 wie in 3 gezeigt bereitzustellen.
-
Die
erste dielektrische Schicht 21 kann aus einer Vielfalt
von Materialien bestehen, umfassend aber nicht beschränkt auf:
z.B. Siliziumoxid, Siliziumnitrid oder dielektrisches Material mit
niedrigem k. Das zweite dielektrische Material 52 kann
aus einer Vielfalt von Materialien mit niedrigem k bestehen. Vorzugsweise
sind die erste dielektrische Schicht 21 und das zweite
dielektrische Material 52 aus verschiedenen Materialien
mit niedrigem k ausgebildet. Es wird vorgezogen, dass das für die erste
dielektrische Schicht 21 verwendete Material mechanisch stärker als
das zweite dielektrische Material 52 ist. Es wird ebenfalls
vorgezogen, dass die erste dielektrische Schicht 21 kompatibler
mit anderen nach der Ausbildung der ersten dielektrischen Schicht 21 auftretenden
Prozessen ist als es das zweite dielektrische Material 52 wäre, falls
es bei der Ausbildung der ersten dielektrischen Schicht 21 ausgebildet
werden würde.
-
Es
kann jedoch ein Fall vorhanden sein, in dem die erste dielektrische
Schicht 21 aus dem gleichen dielektrischen Material mit
niedrigem k wie dem des zweiten dielektrischen Materi als 52 besteht.
Es wird z.B. angenommen, dass das Material der ersten dielektrischen
Schicht 21 nicht mit allen Prozessen im Anschluss an seine
Ausbildung kompatibel ist und ein Abschnitt der ersten dielektrischen
Schicht 21 beschädigt
oder geändert
wird. Das zweite dielektrische Material 52 kann für einige
oder alle der beschädigten
oder geänderten
Abschnitte der ersten dielektrischen Schicht 21 eingesetzt
werden (z.B. in entscheidenden Bereichen, in denen die Verwendung
von Material mit niedrigem k zum Verringern der RC-Verzögerung am
wirksamsten ist).
-
Die
Hartmaske 24 gemäß 1 kann aus einer Vielfalt
von Materialien bestehen, umfassend aber nicht beschränkt auf:
z.B. Siliziumnitrid oder Siliziumoxid. Die Hartmaske 24 kann
für die
Verwendung wichtig sein, falls die erste dielektrische Schicht 21 nicht
mit nachfolgenden Metallablagerungsschritten wie beispielsweise
UVD, IPUVD oder CVD kompatibel ist oder diesen gegenüber intolerant
ist. Es können
jedoch Ausführungsbeispiele
vorhanden sein, bei denen die Hartmaske 24 abhängig von
z.B. der Materialwahl für
die erste dielektrische Schicht 21 und den nachfolgenden
Metallablagerungsschritten vor der Ausbildung der Vertiefungen 40 für das zweite dielektrische
Material 52 entfernt werden kann.
-
Es
kann auch wünschenswert
sein, eine Abdeckschicht oder Sperrschicht 58 über der
zweiten dielektrischen Schicht 52 auszubilden, um sie vor
einer Beschädigung
oder Änderungen
während
nachfolgender Prozesse zu schützen. 4 zeigt die zusammengesetzte
intermetallische dielektrische Struktur 60 gemäß 3 mit einer über der
Struktur 60 ausgebildeten Abdeckschicht 58. Falls
eine (nicht gezeigte) weitere intermetallische dielektrische Schichtstruktur über der
vorhandenen intermetallischen dielektrischen Struktur 60 (z.B. 3) auszubilden ist, wird
häufig
ohnehin aus anderen Gründen wie
beispielsweise eine Ätzstopschicht
zu sein eine Sperrschicht 58 über der vorhandenen intermetallischen
dielektrischen Struktur ausgebildet. Somit kann die Abdeckschicht 58 gemäß 4 innerhalb der Gesamtstruktur
der Halbleitervorrichtung zahlreiche Funktionen erfüllen.
-
5 und 6 veranschaulichen ein zweites Ausführungsbeispiel
der vorliegenden Erfindung. Bei dem zweiten Ausführungsbeispiel ist das zweite
dielektrische Material 52 relativ zu der oberen Fläche 54 der
Struktur 60 und/oder relativ zu den Leiterbahnen 26 zurückgesetzt.
Eine derartige Aussparung 62 kann z.B. verursacht durch
ein beabsichtigtes (oder unbeabsichtigtes) ungenügendes Füllen der Vertiefungen 40 mit
dem zweiten dielektrischen Material 52 vorhanden sein.
Ferner kann eine derartige Aussparung 62 ausgebildet werden,
nachdem das zweite dielektrische Material 52 mit einem
glatten Füllen
oder Überfüllen der
Vertiefungen 40 abgelagert ist, indem das zweite dielektrische
Material 52 geätzt
wird, nachdem es abgelagert ist. Ein derartiges Ätzen kann z.B. unter Verwendung
einer selektiven Ätzung und/oder
unter Verwendung einer Technik mit gemusterter Maskierung ausgeführt werden.
-
Bei
dem zweiten Ausführungsbeispiel
wird der Aussparungsbereich 62 oberhalb des zweiten dielektrischen
Materials 52 mit einer Abdeckschicht oder Sperrschicht 58 oben
auf dem zweiten dielektrischen Material 52 gefüllt wie
in 6 gezeigt. Es kann
notwendig oder wünschenswert
sein, die intermetallische dielektrische Struktur 60 nach
der Ablagerung der Abdeckschicht 58 zu planarisieren, um eine
planare obere Fläche 54 wie
in 6 gezeigt bereitzustellen.
-
Bei
einem dritten Ausführungsbeispiel
der vorliegenden Erfindung können
das zweite dielektrische Material 52 und die Hartmaske 24 relativ
zu den Leiterbahnen 26 zurückgesetzt und daraufhin mit
einer Abdeckschicht 58 bedeckt werden wie in 7 gezeigt. 8 zeigt ein viertes Ausführungsbeispiel der
vorliegenden Erfindung, bei dem die Hartmaske 24 nicht
in der zusammengesetzten intermetallischen dielektrischen Struktur 60 vorhanden
ist (z.B. kann die Hartmaske 24 vor dem Ausbilden der zweiten
dielektrischen Schicht 52 entfernt worden sein).
-
9 zeigt ein fünftes Ausführungsbeispiel der
vorliegenden Erfindung, bei dem keine Hartmaskenschicht 24 über der
ersten dielektrischen Schicht 21 vorhanden ist, aber das
zweite dielektrische Material 52 relativ zu der ersten
dielektrischen Schicht 21 und den Leiterbahnen 26 zurückgesetzt
ist und das zweite dielektrische Material 52 mit einer
Abdeckschicht 58 bedeckt ist. 10 zeigt ein sechstes Ausführungsbeispiel
der vorliegenden Erfindung, bei dem keine Hartmaske 24 über der
ersten dielektrischen Schicht 21 vorhanden ist, aber das
zweite dielektrische Material 52 und die erste dielektrische Schicht 21 relativ
zu den Leiterbahnen 26 zurückgesetzt sind und eine Abdeckschicht 58 oben
auf dem zweiten dielektrischen Material 52 und oben auf
der ersten dielektrischen Schicht 21 ausgebildet ist. Mit dem
Nutzen dieser Offenbarung kann der Durchschnittsfachmann sich viele
andere Ausführungsbeispiele
von gemäß Herstellungsverfahren
der vorliegenden Erfindung hergestellten zusammengesetzten intermetallischen
dielektrischen Strukturen 60 vorstellen.
-
Verschiedene
Verfahren und Ausführungsbeispiele
der vorliegenden Erfindung können
eine beliebige Kombination der folgenden Vorteile bereitstellen.
Eine zusammengesetzte intermetallische dielektrische Struktur 60 ermöglicht angepasste
elektrische Eigenschaften bei ausgewählten Bereichen. Die Einfügung von
dielektrischen Materialien mit sehr niedrigem k 52 an ausgewählten Stellen
nach der Ausbildung anderer Strukturen verringert und/oder beseitigt
Kompatibilitätsprobleme
bei der Verarbeitung. Ein Grund für verringerte Kompatibilitätsprobleme
besteht darin, dass die anfängliche
intermetallische dielektrische Struktur 20 (mit den Leiterbahnen 26 und
Durchkontaktierungen 28 am Platze) vor der Ausbildung des
zweiten dielektrischen Materials 52 (z.B. dielektrischen
Materials mit sehr niedrigem k) ausgebildet wird. Folglich muss
das zweite dielektrische Material 52 nicht mit den zum
Ausbilden der Mantelschicht 30, der Leiterbahnen 26 und/oder
der Durchkontaktierungen 28 verwendeten Prozessen kompatibel
sein. Ein weiterer Vorteil besteht darin, dass bereits getestete
und entwickelte Verfahren zur Ausbildung der anfänglichen intermetallischen
dielektrischen Struktur 20 (siehe z.B. 1) in Verbindung mit einem Ausführungsbeispiel
der vorliegenden Erfindung verwendet werden können.
-
Noch
ein weiterer Vorteil besteht darin, dass das zweite dielektrische
Material 52 ein dielektrisches Material mit niedrigem k
sein kann, das relativ zu der ersten dielektrischen Schicht 21 mechanisch schwach
ist (z.B. niedriges Modul, niedrige Härte, weich und/oder zum Brechen
neigend). In einem derartigen Fall kann sich auf die erste dielektrische Schicht 21 gestützt werden,
um eine strukturelle Stabilität
für die
zusammengesetzte intermetallische dielektrische Struktur 60 bereitzustellen,
während
das zweite dielektrische Material 52 wünschenswerte elektrische Eigenschaften
in ausgewählten
Bereichen bereitstellt (z.B. wo RC-Verzögerungsfaktoren zwischen Leiterbahnen 26 verringert
werden müssen).
-
Mit
einer bekannten intermetallischen dielektrischen Struktur 20 erfordert
die Einführung
eines neuen Materials mit niedrigem k typischerweise die Behandlung
zahlreicher Integrations- und
Kompatibilitätsfragen
wie z.B. Kompatibilität
mit nachfolgenden CMP-Prozessen, Kompatibilität mit nachfolgenden Metallablagerungsprozessen
und/oder Kompatibilität mit
nachfolgenden Ätzprozessen.
Die Prozesse und Strukturen von Ausführungsbeispielen für die vorliegende
Erfindung können
den Vorteil des Vermeidens oder deutlichen Verringerns dieser In tegrations- und/oder
Kompatibilitätsfragen
bereitstellen. Die Fähigkeit
zum schnellen und leichten Integrieren, Einführen und/oder Testen neuer
Materialien mit niedrigem k in einer zusammengesetzten intermetallischen dielektrischen
Struktur 60 unter Verwendung eines Prozesses und einer
Struktur der vorliegenden Erfindung kann die Zeit und die Kosten
des Entwickelns und Verwendens neuer Materialien mit niedrigem k sehr
verringern.
-
Die
Verwendung einer zusammengesetzten intermetallischen dielektrischen
Struktur 60 gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung stellt den Vorteil des Erhaltens einer
im Vergleich zu der Verwendung des gleichen Materials mit niedrigem
k (wie für
das zweite dielektrische Material verwendet) in einer bekannten
Struktur 20 gemäß 1 (d.h. der Verwendung des
Materials mit sehr niedrigem k des zweiten dielektrischen Materials 52 als
das Material für
die erste dielektrische Schicht 21 in einer bekannten Struktur 20)
widerstandsfähigeren und
strukturell stabileren Struktur mit niedrigem k mit guter elektrischer
Leistungsfähigkeit
und besserer Baugruppenzuverlässigkeit
bereit. Somit stellt ein Ausführungsbeispiel
der vorliegenden Erfindung eine strukturell intakte intermetallische
dielektrische Struktur bereit, während
angepasste Bereiche mit wünschenswerten
elektrischen Eigenschaften (d.h. niedriges k) erhalten werden. Dies
kann außerdem eine
verbesserte mechanische Stabilität
für den
ganzen Stapel von intermetallischen dielektrischen Schichten bereitstellen.
-
Ferner
muss das zweite dielektrische Material 52 z.B. nicht mit
einem bei dem Ausbilden der Leiterbahnen 26 verwendeten
Kupfer-CMP-Prozess kompatibel sein. Eine durch schwache Schnittstellen zwischen
Schichten verursachte Delaminierung kann unter Verwendung eines
aggressiveren Kupfer-CMP-Prozesses
bei der ersten dielektrischen Schicht 21 überwunden werden.
Daraufhin kann ein milderer CMP-Prozess zum Planarisieren des zweiten
dielektrischen Materials 52 verwendet werden. Da das zweite
dielektrische Material 52 während des aggressiveren Kupfer-CMP-Prozesses
nicht vorhanden ist, ist die Kompatibilität des zweiten dielektrischen
Materials 52 mit dem Kupfer-CMP-Prozess kein Problem. Dies
kann auch eine Störung
dünner Leiterbahnen 26 wegen
des Fehlens einer Unterstützung
von umgebendem Material mit niedrigem k während der Verarbeitung der
Leiterbahnen 26 (z.B. CMP) verringern oder beseitigen,
da das erste dielektrische Material 21 aus einem stärkeren Material
als dem des zweiten dielektrischen Materials 52 bestehen
kann.
-
Das
zweite dielektrische Material 52 muss auch nicht mit Prozessen
des Ablagerns eines „liners" bzw. einer Mantelschicht 30 kompatibel
sein, da es nach der Ablagerung der Mantelschicht ausgebildet wird.
Folglich würden
in dem Fall der Verwendung porösen
Materials mit niedrigem k als das zweite dielektrische Material 52 die
Poren nicht störend auf
den Mantelablagerungsprozess einwirken.
-
Wenn
ein Ausführungsbeispiel
der vorliegenden Erfindung verwendet wird, muss das zweite dielektrische
Material 52 nicht mit einer während der Ausbildung der Leiterbahnen 26 auf
der ersten dielektrischen Schicht 21 verwendeten Hartmaske 24 kompatibel
sein. Die Hartmaske 24 kann z.B. vor der Ausbildung des
zweiten dielektrischen Materials 52 entfernt werden. Da
die Hartmaske 24 vor der Ausbildung des zweiten dielektrischen
Materials 52 entfernt werden kann oder da ein Teil der
Hartmaske 24 während
der Ausbildung der Vertiefungen 40 für das zweite dielektrische
Material 52 weggeätzt
werden kann (siehe z.B. 2),
muss ferner die Hartmaske 24 nicht bleiben, um den Gesamtdielektrizitätskonstantenwert
für das
Material zwischen den Leiterbahnen 26 auf der zusammengesetzten
Struktur 60 zu erhöhen.
-
Obwohl
zusätzliche
Verarbeitungsschritte nötig
sein können,
um eine zusammengesetzte intermetallische dielektrische Struktur 60 unter
Verwendung eines Prozesses der vorliegenden Erfindung auszubilden
(z.B. ein Maskierungsschritt, ein Ätzschritt, ein Ablagerungsschritt
und ein Planarisierungsschritt), können die Ergebnisse derartige
zusätzliche
Verarbeitungsschritte rechtfertigen. Ferner können die Vorteile der vorliegenden
Erfindung die für
zum Realisieren eines Ausführungsbeispiels
der vorliegenden Erfindung benötigte
zusätzliche
Verarbeitungsschritte erforderlichen Kosten und erforderliche Zeit überwiegen.
-
Jedes
der veranschaulichten Ausführungsbeispiele
in 1-10 zeigt Leiterbahnen 26 und
eine Durchkontaktierung 28, die basierend auf der anfänglichen
intermetallischen dielektrischen Struktur 20 gemäß 1 unter Verwendung eines
Damascene-Prozesses
erzeugt werden. Es ist jedoch selbstverständlich, dass die vorliegende
Erfindung auch mit Leitern verwendet werden kann, die durch eine
Deckablagerung (blanket deposition) und ein Mustern (wie es gewöhnlich zum
Ausbilden von Aluminiumbahnen verwendet wird) ausgebildet werden. In
diesem Fall kann die erste dielektrische Schicht 21 (siehe 1) z.B. nach dem Mustern
der Leiterbahnen 26 ausgebildet werden, und diese erste
dielektrische Schicht 21 kann mit einer oberen Fläche der Leiterbahnen 26 planarisiert
werden oder nicht.
-
11-17 veranschaulichen ein Verfahren gemäß zusätzlichen
Ausführungsbeispielen
der vorliegenden Erfindung. 11-13 veranschaulichen bekannte
Verarbeitungsschritte, die häufig
für z.B. aus
Aluminium bestehende Leiterbahnen verwendet werden. Eine Deckschicht
aus leitfähigem
Material 26 wird auf einer darunterliegenden Schicht 67 abgelagert
wie in 11 gezeigt. Die
darunterliegende Schicht 67 ist in diesem Fall lediglich
zu Veranschaulichungszwecken gezeigt. Die darunterliegende Schicht 67 kann
eine beliebige andere Schicht wie z.B. ein Substrat, eine weitere
intermetallische dielektrische Schicht oder eine auf oder in einem
Substrat ausgebildete Vorrichtung sein. Die Deckschicht aus leitfähigem Material
wird daraufhin gemustert und geätzt,
um wie in 12 gezeigt
Leiterbahnen 26 auszubilden, die z.B. unter Verwendung
bekannter Prozesse bereitgestellt werden können. Als nächstes wird eine erste dielektrische
Schicht 21 über
den Leiterbahnen 26 abgelagert, um eine bekannte intermetallische
dielektrische Struktur 120 bereitzustellen, die in 13 gezeigt ist. Folglich
stellt die bekannte intermetallische dielektrische Struktur 120 gemäß 13 eine anfängliche
intermetallische dielektrische Struktur für ein Ausführungsbeispiel der vorliegenden
Erfindung bereit.
-
Nachstehend
auf 14 Bezug nehmend werden
ausgewählte
Abschnitte der ersten dielektrischen Schicht 21 entfernt
(z.B. gemustert und geätzt),
um Vertiefungen 40 auszubilden. Wie in 15 gezeigt werden die Vertiefungen 40 mit
einem zweiten dielektrischen Material 52 gefüllt, um
eine zusammengesetzte intermetallische dielektrische Struktur 160 auszubilden.
Das zweite dielektrische Material 52 ist ein dielektrisches
Material mit niedrigem k, das einen geringeren Wert der Dielektrizitätskonstante
(k) als den der ersten dielektrischen Schicht 26 aufweist. Nach
dem Ausbilden der zusammengesetzten intermetallischen dielektrischen
Struktur 160 gemäß 15 kann die Struktur 160 planarisiert
werden oder nicht (z.B. CMP, Rückätzen), um
die Struktur 160 auf nachfolgende Schichten oder Prozesse
vorzubereiten. 16 veranschaulicht
ein Ausführungsbeispiel,
bei dem die zusammengesetzte intermetallische dielektrische Struktur 160 z.B.
planarisiert worden ist. Falls benötigt oder erwünscht kann
ferner eine Abdeckschicht oder Sperrschicht 58 oben auf der
zusammengesetzten intermetallischen dielektrischen Struktur 160 ausgebildet werden
wie in 17 gezeigt. Ferner
können
vor der Ausbildung der Vertiefungen 40 und vor dem Füllen der
Vertiefungen 40 mit einem zweiten dielektrischen Material 52 (nicht gezeigte)
leitfähige
Durchkontaktierungen in der ersten dielektrischen Schicht ausgebildet
werden.
-
Der
Fachmann mit dem Nutzen dieser Offenbarung erkennt, dass Ausführungsbeispiele
der vorliegenden Erfindung eine zusammengesetzte dielektrische Struktur
mit niedrigem k bereitstellen. Es ist selbstverständlich,
dass die Zeichnungen und die ausführliche Beschreibung dabei
eher in einer veranschaulichenden als in einer beschränkenden
Art und Weise zu betrachten sind und die Erfindung nicht auf die
offenbarten speziellen Formen und Beispiele beschränken sollen.
Die Erfindung umfasst im Gegenteil dem Fachmann ersichtliche beliebige
weitere Modifikationen, Änderungen
Neuanordnungen, Ersetzungen, Alternativen, Entwurfswahlen und Ausführungsbeispiele,
ohne von dem Rahmen des Inhalts und Schutzbereichs der Erfindung
wie durch die folgenden Patentansprüche definiert abzuweichen.
Somit sollen die folgenden Patentansprüche derart interpretiert werden,
dass sie alle derartigen weiteren Modifikationen, Änderungen,
Neuanordnungen, Ersetzungen, Alternativen, Entwurfswahlen und Ausführungsbeispiele
umfassen.