DE102004023329B4 - Verfahren zum Durchführen von Resets bei zwei Rechnern - Google Patents

Verfahren zum Durchführen von Resets bei zwei Rechnern Download PDF

Info

Publication number
DE102004023329B4
DE102004023329B4 DE102004023329A DE102004023329A DE102004023329B4 DE 102004023329 B4 DE102004023329 B4 DE 102004023329B4 DE 102004023329 A DE102004023329 A DE 102004023329A DE 102004023329 A DE102004023329 A DE 102004023329A DE 102004023329 B4 DE102004023329 B4 DE 102004023329B4
Authority
DE
Germany
Prior art keywords
computer
slave
reset
master
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004023329A
Other languages
English (en)
Other versions
DE102004023329A1 (de
Inventor
Claus Steinle
Andreas Kneer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102004023329A priority Critical patent/DE102004023329B4/de
Priority to US11/126,051 priority patent/US7689729B2/en
Publication of DE102004023329A1 publication Critical patent/DE102004023329A1/de
Application granted granted Critical
Publication of DE102004023329B4 publication Critical patent/DE102004023329B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und Computerprogramm zum Durchführen eines Resets bei sowohl einem Masterrechner 110 wie auch einem Slaverechner 120, welche beide an einen gemeinsamen Datenbus 130 angeschlossen sind. Um eine unterschiedliche Resetkonfiguration beider Rechner auch dann zu ermöglichen, wenn insbesondere der Slaverechner 120 keine Möglichkeit für eine interne Slaveresetkonfigurierung hat, sieht das erfindungsgemäße Verfahren vor, den Slaverechner mit einer Slaveresetkonfiguration zu konfigurieren, welche durch den zuvor reset-konfigurierten Masterrechner 110 über den Datenbus 130 für den Slaverechner 120 bereitgestellt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Durchführen eines Resets bei sowohl einem Masterrechner wie auch einem zugeordneten Slaverechner, welche beide an einen gemeinsamen Datenbus angeschlossen sind. Darüber hinaus betrifft die Erfindung ein Computerprogramm und einen Masterrechner zum Durchführen dieses Verfahrens.
  • Stand der Technik
  • Im Stand der Technik ist es bekannt, dass sowohl ein Masterrechner wie auch ein Slaverechner an einen gemeinsamen Datenbus angeschlossen sein können. Bei einer derartigen Hardwarekonstellation müssen die beiden Rechner grundsätzlich mit unterschiedlichen Resetkonfigurationen, nachfolgend als Masterresetkonfiguration beziehungsweise als Slaveresetkonfiguration bezeichnet, konfigurierbar sein. Grundsätzlich verfügen die beiden Rechner über interne Speicher, über welche interne Standard-Resetkonfigurationen abrufbar sind. Aufgrund der angesprochenen Hardwarekonstellation kann es jedoch bedingt sein, dass bei keinem der beiden Rechner oder zumindest bei dem Slaverechner die interne Resetkonfiguration nicht nutzbar ist. Dies hat dann den Nachteil, dass ein gemeinsamer Betrieb von sowohl dem Masterrechner wie auch dem Slaverechner an dem gemeinsamen Datenbus nicht möglich wäre.
  • Ausgehend von diesem Stand der Technik ist es die Aufgabe der Erfindung, ein bekanntes Verfahren zum Durchführen eines Resets bei sowohl einem Masterrechner wie auch bei einem Slaverechner, welche beide an einen gemeinsamen Datenbus angeschlossen sind, derart weiterzubilden, dass der Master- und der Slaverechner mit unterschiedlichen Resetkonfigurationen konfigurierbar sind, auch wenn insbesondere der Slaverechner keine interne Slaveresetkonfiguration durchführen kann.
  • Diese Aufgabe wird durch das in Patentanspruch 1 beanspruchte Verfahren gelöst. Dieses Verfahren ist dadurch gekennzeichnet, dass der Slaverechner mit einer Slaveresetkonfiguration konfiguriert wird, welche durch den zuvor reset-konfigurierten Masterrechner über den Datenbus bereitgestellt wird.
  • Es sei an dieser Stelle darauf hingewiesen, dass der Datenbus während der Konfigurierung von sowohl dem Masterrechner wie auch dem Slaverechner für einen üblichen Datenverkehr, wie er nach der Konfigurierung bei einem normalen Betrieb der beiden Rechner üblich ist, gesperrt ist. Vielmehr fungiert der Datenbus insbesondere während der Konfigurierung des Masterbusses lediglich als einfache elektrische Leitung.
  • Vorteile der Erfindung
  • Die Erfindung sieht eine zeitlich nacheinander erfolgende Konfigurierung der beiden Rechner vor, um auf diese Weise eine Konfigurierung des Slaverechner durch den zuvor konfigurierten Masterrechner zu ermöglichen. Diese Vorgehensweise bietet den Vorteil, dass die beiden Rechner jeweils mit unterschiedlichen Resetkonfigurationen trotz Anschluss an den gemeinsamen Datenbus und ohne Zugriff auf interne Resetkonfigurationen konfiguriert werden können. Die auf diese Weise realisierte Resetkonfiguration des Masterrechners wird nachfolgend als Masterresetkonfiguration bezeichnet, während die Resetkonfiguration des Slaverechners analog als Slaveresetkonfiguration bezeichnet wird.
  • Vorteilhafterweise konfiguriert sich der Masterrechner im Ansprechen auf einen Reset-Startbefehl selbst, indem er vorbestimmte elektrische Spannungspotentiale, welche die Masterresetkonfiguration repräsentieren, an seinen als Eingangsports konfigurierten Datenbusports einliest.
  • Um ein gleichzeitiges Einlesen dieser vorbestimmten elektrischen Spannungspotentiale durch den Slaverechner an dessen Datenbusports und eine entsprechende, das heißt unerwünschte gleichartige Reset-Konfigurierung des Slaverechners zu verhindern, sollte dieser vorteilhafterweise während der Reset-Konfigurierung des Masterrechners in einem Reset-Ursprungszustand gehalten werden.
  • Weitere vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche.
  • Die oben genannte Aufgabe der Erfindung wird weiterhin durch ein Computerprogramm sowie einen Masterrechner zum Durchführen des Verfahrens gelöst. Die Vorteile dieser Lösungen entsprechen den oben mit Bezug auf das beanspruchte Verfahren genannten Vorteilen.
  • Zeichnungen
  • Der Erfindung sind drei Figuren beigefügt, wobei
  • 1 eine der Erfindung zugrunde liegende Hardwarekonstellation;
  • 2 den Verlauf eines Resetsignals; und
  • 3 das erfindungsgemäße Verfahren; veranschaulicht.
  • Beschreibung der Ausführungsbeispiele
  • 1 zeigt die der Erfindung zugrunde liegende Hardwarekonstellation, wie sie zum Beispiel in einem Steuergerät vorhanden sein kann. Diese Hardwarekonstellation umfasst einen Masterrechner 110 und einen Slaverechner 120, welche beide an einen gemeinsamen Datenbus 130 angeschlossen sind. Darüber hinaus sind die beiden Rechner 110, 120 an einen gemeinsamen Adressbus 132, einen gemeinsamen Steuerbus 134 sowie an eine gemeinsame Taktleitung 136 angeschlossen. Erfindungsgemäß ist darüber hinaus ein erster Port a des Masterrechners 110 ausgebildet, ein Resetfreigabesignal, welches das Ende der Masterkonfigurierung anzeigt, an den Slaverechner 120 auszugeben. Weiterhin ist erfindungsgemäß ein zweiter Port b des Masterrechners 110 vorgesehen und ausgebildet, ein Datenbusfreigabesignal, welches die Freigabe des Datenbusses für normalen Datenverkehr nach Abschluss der Slaveresetkonfiguration anzeigt, an den Slaverechner 120 auszugeben. Sowohl bei dem Masterrechner 110 wie auch bei dem Slaverechner 120 handelt es sich beispielsweise um Mikrocontroller.
  • Schließlich umfasst die Hardwarekonstellation einen Resetgenerator 140 zum Generieren eines Resetsignals und zum Ausgeben dieses Resetsignals an den Masterrechner 110.
  • 2 zeigt typische Verläufe des digitalen Resetsignals SR und einer Versorgungsspannung U für einen Rechner, unabhängig davon, ob der Rechner als Master oder Slave betrieben wird.
  • Ausgangssituation für einen späteren Reset des Rechners ist zunächst immer ein Abfall der Versorgungsspannung U unter einen vorgegebenen Spannungspegel von beispielsweise 5 Volt, wie in 2 dargestellt. Daraufhin geht das Resetsignal SR von einem High-Pegel (inaktiver Zustand) auf einen Low-Pegel (0 V), das heißt in einen aktiven Reset-Zustand über; der zu resetierende Rechner befindet sich dann in einem sogenannten unkonfigurierten Reset-Ursprungszustand RU. Bei dem Ursprungszustand RU handelt es sich um einen Ruhezustand, währenddessen sich der Rechner 110 weder selber reset-konfiguriert noch Anwenderprogramme ausführt. Dieser Ursprungszustand datiert solange an, wie das Resetsignal SR aktiv ist. Das Resetsignal geht wieder in den inaktiven High-Pegel-Zustand über, nachdem die Versorgungsspannung U den vorgegebenen Spannungspegel wieder erreicht oder überschritten hat.
  • Dieser Wechsel des Spannungspegels des Resetsignals SR wird nachfolgend als Reset-Startbefehl bezeichnet; dieser Startbefehl beendet den Reset-Ursprungszustand des Rechners und löst den eigentlichen Resetvorgang R aus, bei dem sich der Rechner selber mit einer vorgegebenen Resetkonfiguration konfiguriert.
  • Nachfolgend wird das erfindungsgemäße Verfahren zum Durchführen von Resets mit unterschiedlichen Reset-Konfigurationen bei dem Masterrechner 110 und dem Slaverechner 120 unter Bezugnahme auf die 13 näher erläutert.
  • In 3 ist der Verfahrensablauf für das erfindungsgemäße Verfahren dargestellt. Ausgangspunkt ist dabei in Verfahrensschritt S1 zunächst das Einleiten eines Resetvorganges durch einen Abfall des Spannungspegels des Resetsignals SR unterhalb des vorgegebenen Schwellenwertes. Sobald der Masterrechner 110 diesen Abfall des Spannungspegels des Resetsignals SR bemerkt, geht er in den besagten Reset-Ursprungszustand über. Gleichzeitig wird auch der Slaverechner 120 von dem Masterrechner über dessen ersten Port a und die Verbindungleitung 138 in diesen Reset-Ursprungszustand versetzt. Die Verbindungsleitung 138 ist vorzugsweise über einen Pull-down-Widerstand 138-R nach Masse gezogen.
  • Sobald dann jedoch nach Ablauf der vorbestimmten Zeitdauer T der Spannungspegel des Resetsignals SR den besagten Schwellenwert überschreitet und auf diese Weise der Reset-Startbefehl generiert wird, beginnt der Masterrechner 110 mit seiner eigenen Resetkonfigurierung. Dazu liest er vorbestimmte Spannungspotentiale an seinen zu diesem Zeitpunkt als Eingangsports konfigurierten Datenbusports, beispielsweise D27, D29 und D30 ein und interpretiert diese eingelesenen Spannungspotentiale als eine für ihn vorgegebene Masterresetkonfiguration. Die Spannungspotentiale werden durch die Größe von einzelnen, an einzelne Leitungen des Datenbusses angeschlossene Spannungsteiler 135 individuell vorgegeben (Verfahrensschritt S2).
  • Das Einlesen der besagten Spannungspotentiale als Masterresetkonfiguration ist deswegen möglich, weil zu diesem frühen Zeitpunkt nach Einleitung des Reset beide Rechner noch nicht Reset-konfiguriert sind und der Datenbus 130 dann für normalen Datenverkehr noch gesperrt ist. Die Leitungen des Datenbusses fungieren dann als ganz normale elektrische Leitungen.
  • In einem nachfolgenden Verfahrensschritt S3 konfiguriert sich der Masterrechner 110 dann selber entsprechend der soeben eingelesenen Masterresetkonfiguration.
  • Nach Abschluss der Resetkonfigurierung des Masterrechners 110 startet dieser ein Computerprogramm, welches zunächst seine bisher noch als Eingangsports konfigurierten Datenbusports D00...31 als Ausgangsports konfiguriert (Verfahrensschritt S4). Dieses Programm gibt dann die für den Slaverechner 110 vorbestimmte Slaveresetkonfiguration über die Ausgangsports auf den Datenbus 130 (Verfahrensschritt S5).
  • Nachfolgend gestattet der Masterrechner 110 dem Slaverechner 120 in einem Verfahrensschritt S6 den Reset-Ursprungszustand, in dem sich der Slaverechner 120 bisher befand, zu verlassen. Die Freigabe des Slaverechners 120 zum Verlassen seines Reset-Ursprungszustandes erfolgt vorteilhafterweise durch eine Potentialänderung auf der Verbindungsleitung 138 zwischen dem Slaverechner 120 und dem ersten Port a des Masterrechners 110.
  • In einem nachfolgenden Verfahrensschritt S7 konfiguriert sich der Slaverechner dann selbst. Dazu liest der Slaverechner 120 die von dem Masterrechner 110 über den Datenbus 130 bereitgestellte Slaveresetkonfiguration an seine eigenen Datenbusports ein und konfiguriert sich entsprechend der so empfangenen Slaveresetkonfiguration selbst.
  • Nach Abschluss seiner Konfigurierung ist es oftmals nicht gewünscht, dass der Slaverechner 120 sofort mit der Ausführung von Anwendungsprogrammen beginnt. Dies macht idR erst dann Sinn, nachdem der Datenbus 130 für den regulären Datenverkehr freigegeben worden ist. Das Freigeben des Datenbusses 130 für den normalen Datenverkehr kann dem Slaverechner 120 von dem Masterrechner 110 in Form eines geeigneten Pegels auf der Verbindungsleitung 139 (siehe 1) angezeigt werden. Die Freigabe des Datenbusses wird ebenfalls von dem Master 110 gesteuert. Alternativ zu einer Anzeige der Datenbusfreigabe über die Leitung 139 besteht auch die Möglichkeit, den Slaverechner 120 nach Abschluss seiner Konfigurierung zunächst in einen sogenannten Peripheral Mode zu konfigurieren und damit in einen geeigneten Wartezustand bis zur Datenbusfreigabe zu versetzen. Nach der Datenbusfreigabe schaltet der Masterrechner 110 den Slaverechner 120 dann für die Ausführung von Anwendungsprogrammen frei, indem er ihn entweder von dem Peripheral Mode in einen Slave Mode umschaltet oder, wie gesagt, den Spannungspegel auf der Leitung 139 entsprechend ändert (Verfahrensschritt S9).
  • Das erfindungsgemäße Verfahren wird vorzugsweise in Form eines Computerprogramms für den Masterrechner 110 realisiert. Das Computerprogramm ist Teil der Firmware (Bios) des Rechners. Dieses Computerprogramm kann zusammen mit weiteren Computerprogrammen auf einem Datenträger abgespeichert sein. Zum Zeitpunkt der Anwendung ist das Computerprogramm in einem Halbleiterspeicher, vorzugsweise einem Flashmemory, als Datenträger abgespeichert. Zum Zwecke einer Übertragung oder eines Verkaufs des Computerprogramms an einen Kunden kann es sich bei dem Datentäger z. B. um eine Diskette, eine Compact Disc oder dergleichen handeln. Alternativ zu einer Übertragung per Datenträger ist auch eine Übertragung an den Kunden ohne die Zuhilfenahme des Datenträgers, zum Beispiel über ein elektronisches Kommunikationsnetzwerk, insbesondere das Internet, möglich.

Claims (8)

  1. Verfahren zum Durchführen eines Resets bei sowohl einem Masterrechner (110) wie auch bei einem Slaverechner (120), welche beide an einen gemeinsamen Datenbus (130) angeschlossen sind, umfassend die folgenden Schritte: – Konfigurieren des Masterrechners (110) mit einer Masterresetkonfiguration im Ansprechen auf einen Reset-Startbefehl; gekennzeichnet durch – Konfigurieren des Slaverechners (120) mit einer Slaveresetkonfiguration, welche durch den zuvor reset-konfigurierten Masterrechner (110) über den Datenbus (130) bereitgestellt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Konfigurieren des Masterrechners (110) mit der Masterresetkonfiguration dadurch erfolgt, dass der Masterrechner vorbestimmte elektrische Spannungspotentiale, welche die Masterresetkonfiguration repräsentieren, an seinen als Eingangsports konfigurierten Datenbusports (D00...D31) einliest und sich dann selber entsprechend konfiguriert.
  3. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Slaverechner (120) während der Konfigurierung des Masterrechners (110) in einem Reset-Ursprungszustand gehalten wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Konfigurierung des Slaverechners (120) folgende Schritte umfasst: – Umkonfigurieren der Datenbusports des Masterrechners (110) nach dessen Konfigurierung als Ausgangsports; – Ausgeben der Slaveresetkonfiguration durch den Masterrechner über dessen Ausgangsports auf den Datenbus; – Freigeben des Slaverechners (120) aus dem Reset-Ursprungszustand; und – Einlesen der Slaveresetkonfiguration von dem Datenbus in den Slaverechner und entsprechende Selbstkonfigurierung des Slaverechners (120).
  5. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Masterrechner (110) den Datenbus (130) erst nach Abschluss der Konfigurierung des Slaverechners (110) für allgemeine Zugriffe auf den Datenbus, wie sie insbesondere beim Ausführen von Anwendersoftware erforderlich werden, freigibt.
  6. Computerprogramm für einen Masterrechner (110), welcher über einen Datenbus (130) an einen Slaverechner (120) angeschlossen ist, dadurch gekennzeichnet, dass das Computerprogramm ausgebildet ist zum Durchführen des Verfahrens nach einen der Ansprüche 1 bis 5.
  7. Masterrechner, welcher über einen Datenbus (130) an einen Slaverechner (120) angeschlossen ist und ausgebildet ist, sich im Ansprechen auf einen Reset-Befehl selbst mit einer Masterresetkonfiguration zu konfigurieren; dadurch gekennzeichnet, dass der zuvor konfigurierte Masterrechner (110) ausgebildet ist, eine Slaveresetkonfiguration für den Slaverechner (120) an seinen Ausgangsports auf den Datenbus (130) auszugeben und den Slaverechner auf diese Weise zu veranlassen, sich mit dieser Slaveresetkonfiguration selbst zu konfigurieren.
  8. Masterrechner (110) nach Anspruch 7, dadurch gekennzeichnet, dass der Masterrechner (110) ausgebildet ist, ein Reset-Freigabesignal, welches das Ende der Masterresetkonfiguration anzeigt, und/oder ein Datenbusfreigabesignal, welches die Freigabe des Datenbusses (130) für normalen Datenverkehr nach Abschluss der Slaveresetkonfigurierung anzeigt, an den Slaverechner (120) auszugeben.
DE102004023329A 2004-05-12 2004-05-12 Verfahren zum Durchführen von Resets bei zwei Rechnern Expired - Fee Related DE102004023329B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004023329A DE102004023329B4 (de) 2004-05-12 2004-05-12 Verfahren zum Durchführen von Resets bei zwei Rechnern
US11/126,051 US7689729B2 (en) 2004-05-12 2005-05-09 Method for implementing resets in two computers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004023329A DE102004023329B4 (de) 2004-05-12 2004-05-12 Verfahren zum Durchführen von Resets bei zwei Rechnern

Publications (2)

Publication Number Publication Date
DE102004023329A1 DE102004023329A1 (de) 2005-12-08
DE102004023329B4 true DE102004023329B4 (de) 2013-01-17

Family

ID=35310673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004023329A Expired - Fee Related DE102004023329B4 (de) 2004-05-12 2004-05-12 Verfahren zum Durchführen von Resets bei zwei Rechnern

Country Status (2)

Country Link
US (1) US7689729B2 (de)
DE (1) DE102004023329B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985552B1 (ko) * 2009-06-30 2010-10-05 엘아이지넥스원 주식회사 전력 증폭기 및 그의 구동 방법
US20140143588A1 (en) * 2012-11-21 2014-05-22 Nokia Corporation Instant Communication Error Indication From Slave
CN106897239A (zh) * 2015-12-21 2017-06-27 小米科技有限责任公司 状态切换方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606715A (en) * 1995-06-26 1997-02-25 Motorola Inc. Flexible reset configuration of a data processing system and method therefor
US5867728A (en) * 1996-12-17 1999-02-02 Compaq Computer Corp. Preventing corruption in a multiple processor computer system during a peripheral device configuration cycle

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067088A (en) * 1990-02-16 1991-11-19 Johnson & Quin, Inc. Apparatus and method for assembling mass mail items
US6073253A (en) * 1997-12-19 2000-06-06 International Business Machines Corporation Enhanced reset and built-in self-test mechanisms for single function and multifunction input/output devices
JPH11238030A (ja) * 1998-02-20 1999-08-31 Mitsubishi Electric Corp Pci−pciブリッジおよびそのための先入れ先出しメモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606715A (en) * 1995-06-26 1997-02-25 Motorola Inc. Flexible reset configuration of a data processing system and method therefor
US5867728A (en) * 1996-12-17 1999-02-02 Compaq Computer Corp. Preventing corruption in a multiple processor computer system during a peripheral device configuration cycle

Also Published As

Publication number Publication date
DE102004023329A1 (de) 2005-12-08
US7689729B2 (en) 2010-03-30
US20050256987A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
DE69825004T2 (de) Automatische Konfiguration von Primär- und Sekundärperipheriegeräte für einen Rechner
EP1612648A2 (de) Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
DE4142081A1 (de) Abschlussschaltkreis zum abschluss einer datenbusleitung
DE102015217933B4 (de) Vorrichtung zum Verarbeiten von Daten und Verfahren zum Betreiben einer solchen Vorrichtung
DE102010046429B4 (de) Programmierbare Steuerung
DE10034405A1 (de) Verfahren und System zum Programmieren von FPGAs auf PC-Karten ohne zusätzliche Hardware
DE102018123978A1 (de) Verfahren und vorrichtung zur speichercontrollererkennung von anbieterspezifischen nichtflüchtigen speichergeräten
DE69811760T2 (de) Prüfbare Schaltung mit geringer Zahl von Anschlüssen
EP2977905A1 (de) Anordnung zur selektiven freigabe einer debuggingschnittstelle
DE60128598T2 (de) Verfahren und system zur sicheren rekonfigurierung eines gerätes
DE112016000218T5 (de) System und Verfahren zur Darstellung von Treiberinstallationsdateien bei Aktivierung einer USB-Vorrichtung
DE102004023329B4 (de) Verfahren zum Durchführen von Resets bei zwei Rechnern
EP2947576B1 (de) Übertragen der zeichen einer zeichenkette aus einem ersten elektronischen modul in ein zweites elektronisches modul
DE2321200A1 (de) Einrichtung zur durchfuehrung boolescher verknuepfungen
DE102006012677B4 (de) Verfahren und Anordnung zur Freischaltung und zur Konfiguration spezifischer Systemabläufe eines Druckers oder Kopierers
DE69931745T2 (de) Automatische Konfiguration einer ersten und zweiten peripheren Einrichtung für einen Rechner
DE19905960A1 (de) Computer
EP2494447A2 (de) Verfahren zur konfiguration, der erzeugung und speicherung von ausgabedaten, computersystem, elektromechanisches gerät, betriebssystem und datenträger
DE102007005113A1 (de) Schnittstellenüberwachungsvorrichtung und Verfahren zum Überwachen eines Schnittstellenanschlusses
DE69838029T2 (de) Verfahren und vorrichtung um ein bus an einer peripheriegerätschnittstelle abzuschliessen
DE19706957C2 (de) Elektronisches Gerät der Gebäudeinstallations- oder -systemtechnik
EP2388679B1 (de) Elektronische Einrichtung und Verfahren zum Abschalten und Wiedereinschalten einer Betriebsspannung
DE102015101327B4 (de) Verfahren zur Anpassung der Aufteilung von Busleitungen eines Kommunikationsbusses in einem Computersystem
DE102015115727A1 (de) Computersystem, Anordnung mit einem Computersystem und einem externen Management-Gerät, sowie Verwendung einer Speichereinheit in einem Computersystem
DE102006045372A1 (de) Verfahren und Vorrichtung zum Erzeugen und Zuführen von Konfigurationsdaten für bzw. in eine programmierbare, integrierte Logikschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R012 Request for examination validly filed

Effective date: 20110202

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130418

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202