DE102004021259A1 - Verfahren zum Bearbeiten eines Halbleitersubstrats - Google Patents

Verfahren zum Bearbeiten eines Halbleitersubstrats Download PDF

Info

Publication number
DE102004021259A1
DE102004021259A1 DE102004021259A DE102004021259A DE102004021259A1 DE 102004021259 A1 DE102004021259 A1 DE 102004021259A1 DE 102004021259 A DE102004021259 A DE 102004021259A DE 102004021259 A DE102004021259 A DE 102004021259A DE 102004021259 A1 DE102004021259 A1 DE 102004021259A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
thinning
substrate
forming
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004021259A
Other languages
English (en)
Other versions
DE102004021259B4 (de
Inventor
Christof Landesberger
Andreas Ostmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102004021259A priority Critical patent/DE102004021259B4/de
Publication of DE102004021259A1 publication Critical patent/DE102004021259A1/de
Application granted granted Critical
Publication of DE102004021259B4 publication Critical patent/DE102004021259B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Verfahren zum Bearbeiten eines Halbleitersubstrats enthält einen Schritt des Bereitstellens eines Halbleitersubstrats mit einer ersten Oberfläche und einer zweiten Oberfläche, einen Schritt des Ausbildens einer Kontaktfläche auf der ersten Oberfläche, einen Schritt des Dünnens des Halbleitersubstrats von der zweiten Oberfläche her sowie einen Schritt des Erstellens des Lotdepots auf der Kontaktfläche nach dem Dünnen des Halbleitersubstrats.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bearbeiten eines Halbleitersubstrats und insbesondere auf ein Verfahren, das eine Belotung eines Halbleiterchips ermöglicht.
  • Moderne elektronische Produkte erfordern eine Systemintegration einer Mehrzahl von Siliziumbauelementen, üblicherweise in Form von Chips unterschiedlicher Funktionalität, auf engstem Raum. Typische Beispiele sind tragbare Computer, beispielsweise Laptops, Mobiltelefone oder elektrische Terminkalender. Eine Steigerung einer Packungsdichte von mikroelektronischen Bauteilen ist nur möglich, wenn auch das Volumen für ein Chipgehäuse immer weiter minimiert wird. Um diese Forderung zu erfüllen, muß sowohl das Siliziumbauelement selbst immer dünner werden, als auch der Platzbedarf für elektrische Kontakte zwischen Silizium und der umgebenden Elektronik weiter reduziert werden. Bekannte Beispiele für miniaturisierte Chipbausteine sind sogenannte „Chip Size Packages", die mittels Flip-Chip-Technik auf ein Trägersubstrat, beispielsweise eine Leiterplatte oder eine Folie montiert werden.
  • Für eine elektrische Kontaktierung in Flip-Chip-Technik werden die Siliziumbauelemente auf deren Vorderseite mit Lotkugeln versehen, die einen Durchmesser von typischerweise 100–250 μm aufweisen. Ein Aufbringen der Lotkugeln wird als „Bumping"-Prozeß bezeichnet. Die Flip-Chip-Verfahrenstechnik ermöglicht sowohl eine Reduzierung der als „Package" bezeichneten Gehäuseform eines einzelnen Chips als auch ein Übereinanderstapeln von mehreren Chips zu einem Chipsystem. Wird ein solcher Chipstapel in einem einzigen Gehäuse zusammengefaßt, so spricht man auch von einem „System-in-Package" (SiP). Eine Forderung nach einer weiteren Reduzierung der Gehäusegröße kann allerdings nur erfüllt werden, wenn auch die Dicke des einzelnen Siliziumchips sehr klein wird. Heutzutage können Chips mit Lotkugeln, auch Bumps genannt, auf der Vorderseite mit einer minimalen Siliziumdicke von 250–400 μm hergestellt werden.
  • Die Herstellung dünner Siliziumchips erfordert ein Abdünnen der Rückseite eines Siliziumwafers nach der Fertigstellung der Chip-Ebene. Für das Abdünnen werden in industriellen Produktionsprozessen Schleifmaschinen, beispielsweise „wafer grinder" eingesetzt. Bei den Schleifverfahren wird ein erheblicher mechanischer Druck auf das einkristalline Siliziumsubstrat ausgeübt. Um Beschädigung und Bruch des Produktwafers zu vermeiden, wird die Chipebene auf der Wafervorderseite mit einer Folie, beispielsweise „grinding tape", geschützt. Für ein bruchfreies Abdünnen ist es unerläßlich, daß der Wafer während des Schleifprozesses vollflächig unterstützt wird. Diese Forderung ist für Wafer mit kugelförmigen Bumps auf der Vorderseite praktisch nicht zu erfüllen. Dies bedeutet, der Wafer kann nur so weit dünn geschliffen werden, wie sich der Siliziumwafer selbst mechanisch stabilisieren kann. Aus diesem Grund ist nach dem jetzigen Stand der Technik das Abdünnen von gebumpten Wafern, bei einem Waferdurchmesser von 150 mm, auf minimale Restdicken von etwa 250 μm limitiert. Bei größeren Waferdurchmessern von 200 bzw. 300 mm sind die bislang erreichbaren Waferdicken noch stärker limitiert.
    •
  • Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum sicheren und zuverlässigen Bearbeiten eines Halbleitersubstrats zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
  • Die vorliegende Erfindung schafft ein Verfahren zum Bearbeiten eines Halbleitersubstrats, das folgende Schritte umfaßt:
    Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegend angeordnet ist;
    Ausbilden einer Kontaktfläche auf der ersten Oberfläche;
    Dünnen des Halbleitersubstrats von der zweiten Oberfläche her; und
    Erstellen eines Lotdepots auf der Kontaktfläche nach dem Dünnen des Halbleitersubstrats.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß ein Chip mit einer erheblich geringeren Substratdicke hergestellt werden kann, wenn die Lotdepots, beispielsweise Lotkugeln auf einer Vorderseite des Chips, erst nach einer Reduzierung der Dicke des Chipsubstrats erfolgt.
  • Chips mit einem sehr dünnen Halbleitersubstrat können vorteilhaft für „Flip-Chip"-Montagetechniken eingesetzt werden, bei denen die Dicke eines Chipstapels vorteilhafter weise minimal ist, also beispielsweise für Anwendungen in mobilen elektronischen Geräten. Ferner sind Chips mit einem dünnen Substrat für Anwendungen, bei denen eine Entwärmung eines Chipstapels eine notwendige Voraussetzung ist, vorteilhaft, da die flachere Bauhöhe eine effektivere Kühlung ermöglicht. Dies ist beispielsweise wichtig bei Flip-Chip-montierten Bauelementen aus Verbindungshalbleitern wie beispielsweise Galliumarsenid oder Indiumphosphid.
  • Da dünnere Chips mit Lotkugeln hergestellt werden können, kann bei Chipstapeln mit Leistungsbauelementen, bei denen ein Stromfluß senkrecht durch das Halbleitersubstrat er folgt, ohmsche Verluste und damit der Stromverbrauch des Bauelements reduziert werden.
  • Ein weiteres Anwendungsgebiet des beschriebenen Verfahrens ist die Prozeßtechnik für die Solarzellenfertigung. Bei der Solarzellenfertigung werden häufig Bearbeitungsschritte an dünnen Halbleitermaterialien mit Siebdruck- oder Schablonendrucktechnik eingesetzt. Mit dem erfindungsgemäßen Verfahren können nun dünnere Solarzellensubstrate hergestellt werden, was zu einer Steigerung des Wirkungsgrads der Solarzelle führt.
  • Die beschriebene Reihenfolge von Bumping-Prozeß und Waferdünnung ermöglicht eine Durchführung von notwendigen Schritten zur Definition einer Kontaktfläche in Form einer Pad-Öffnung auf einer Vorderseite des Produktwafers am normal dicken Halbleitersubstrat. Das heißt, eine übliche Prozeßtechnik einer Halbleiterfabrik kann ohne Einschränkung angewendet werden. Vorteilhafterweise kann ein elektrostatischer Träger, wie beispielsweise in PCT/EP 01/08822 beschrieben, nach dem Dünnen für die weiteren Prozesse im „Back-End" eingesetzt werden. Vorteilhafterweise kann dabei eine Übergabe des gedünnten Wafers auf den elektrostatischen Träger so erfolgen, daß der dünne Wafer zu keiner Zeit ohne mechanische Unterstützung gehandhabt werden muß. Das elektrostatische Halteprinzip ermöglicht sowohl Arbeitsschritte zum Lotkugelauftrag als auch Temperaturprozesse zum Aufschmelzen der Lotpaste bzw. Lotkugeln. Dies ist vorteilhaft, da der gedünnte Wafer mit nur einer Trägertechnik an mehreren Prozeßanlagen bearbeitet werden kann. Bekannte alternative Trägertechniken wie Kunststoffolien, Wachs- oder Vakuumhaltetechniken bieten diese Möglichkeit nicht.
  • Das beschriebene Verfahren erlaubt ferner eine Herstellung von „gebumpten" Wafern unabhängig von einer Restdicke des Substrats und ebenso unabhängig von einem Waferdurchmesser. Das Verfahren erlaubt ferner ein weiteres Abdünnen des Siliziumsubstrats auf Dicken unter 100 μm. Dies ist eine unumgängliche Notwendigkeit, wenn eine Dicke eines gehäusten Chips von weniger als 0,5 mm anstrebt wird.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1A bis 1E Querschnittsdarstellungen eines Halbleitersub strat in unterschiedlichen Verfahrensschritten gemäß der vorliegenden Erfindung.
  • Die 1A–1E zeigen Verfahrensschritte zum Bearbeiten eines Halbleitersubstrats 102 gemäß der vorliegenden Erfindung. Das Halbleitersubstrat 102 ist dabei in Querschnittsdarstellung gezeigt. Das Halbleitersubstrat 102 ist beispielsweise ein Silizium-Wafer.
  • 1A zeigt ein Halbleitersubstrat 102, das als Ausgangsprodukt für das erfindungsgemäße Verfahren eingesetzt wird. Das Halbleitersubstrat 102 weist eine erste Oberfläche 104 und eine zweite Oberfläche 106 auf. Die erste Oberfläche 104 ist der zweiten Oberfläche 106 gegenüberliegend angeordnet. In 1A entspricht die erste Oberfläche 104 der Oberseite und die zweite Oberfläche 106 der Unterseite des Chips. Eine Dicke des Halbleitersubstrats 102 ist im folgenden definiert als der Abstand zwischen der ersten Oberfläche 104 und der zweiten Oberfläche 106.
  • Auf der ersten Oberfläche 104 des Halbleitersubstrats 102 werden in dem in 1B gezeigten Verfahrensschritt eine Mehrzahl von Kontaktflächen 108 ausgebildet. In der in 1B gezeigten Querschnittsdarstellung sind drei Kontaktflächen 108 gezeigt. Die Kontaktflächen 108 stellen eine elektrische Verbindung, beispielsweise zu in dem Halbleitersubstrat ausgebildeten elektrischen Schaltungen (nicht gezeigt in den Figuren) dar. Die Kontaktflächen 108 sind vorzugsweise metallische Kontaktflächen in Form von Metal lisierungen, die lithographisch oder durch einen Abscheidungsprozeß auf die erste Oberfläche 104 aufgebracht werden.
  • Für folgende Verfahrensschritte kann die erste Oberfläche 104 des Halbleitersubstrats 102 mit einer Schutzfolie 110 abgedeckt werden, um die Kontaktflächen 108 vor Beschädigungen oder Verunreinigungen zu schützen. Eine solche Schutzfolie 110 ist in 1C gezeigt. Vorzugsweise weisen die Kontaktflächen 108 eine so geringe Höhe auf, daß die Schutzfolie 110 direkt auf der ersten Oberfläche 104 anliegt. Zusätzlich oder anstelle der Schutzfolie 110 kann ein Stabilisierungssubstrat (nicht gezeigt in den Figuren) auf die erste Oberfläche 104 des Halbleitersubstrats 102 aufgebracht werden, um das Halbleitersubstrat 102 insbesondere für einen folgenden Schritt des Dünnens des Halbleitersubstrats 102 zu stabilisieren. Das Abdünnen des Halbleitersubstrats erfolgt von der zweiten Oberfläche 106 des Halbleitersubstrats 102 her.
  • 1C zeigt das Halbleitersubstrat 102 in einem bereits abgedünnten Zustand. Eine reduzierte Dicke des Halbleitersubstrats 102 zwischen der ersten Oberfläche 104 und der neuen zweiten Oberfläche 106' kann weniger als 100 μm betragen. Das Abdünnen kann durch einen Schritt des Schleifens, Ätzens oder Polierens erfolgen. Die erste Oberfläche 104 des Halbleitersubstrats 102 ist mit der Schutzfolie 110 abgedeckt.
  • Eine reduzierte Dicke des Halbleitersubstrats 102 zwischen der ersten Oberfläche 104 und der neuen zweiten Oberfläche 106' kann weniger als 100 μm betragen.
  • Zur weiteren Verarbeitung wird das Halbleitersubstrat 102, wie in 1D gezeigt, auf einem Trägersubstrat 112 fixiert. Das Halbleitersubstrat 102 wird dazu mit seiner neuen zweiten Oberfläche 106' auf das Trägersubstrat 112 aufgebracht. Gemäß diesem Ausführungsbeispiel ist das Trägersubstrat 112 ein elektrostatisch aktivierbares Trägersubstrat, das eine elektrostatische Haftung des Halbleitersubstrats 102 auf dem Trägersubstrat 112 bewirkt. In diesem Fall weist das elektrostatisch aktivierbare Trägersubstrat 112 Kontakte (nicht gezeigt in den Figuren) auf, über die das elektrostatisch aktivierbare Trägersubstrat geladen werden kann, um eine elektrostatische Anziehungskraft zwischen dem Trägersubstrat 112 und dem Halbleitersubstrat 102 zu erzeugen. Die Schutzfolie 110, bzw. das Stabilisierungssubstrat wird nachfolgend von der ersten Oberfläche 104 entfernt, um nachfolgend Lotdepots auf den Kontaktflächen 108 aufbringen zu können.
  • Eine Erstellung eines Lotdepots kann über einen Schablonendruck, Auftrag von vorgeformten Lotkugeln oder eine Tauchbelotung erfolgen. Zur Fixierung wird das aufgebrachte Lotmaterial aufgeschmolzen.
  • 1E zeigt das Halbleitersubstrat 102 mit Lotdepots 114, die auf den Kontaktflächen 108 angeordnet sind. Jeweils ein Lotdepot 114 ist auf einer Kontaktfläche 108 angeordnet. Das Halbleitersubstrat 102 ist weiterhin auf dem Trägersubstrat 112 angeordnet. Das Trägersubstrat 112 kann gemäß diesem Verfahren genutzt werden, um ein Lotmaterial auf die Kontaktflächen 108 aufzubringen, das Lotmaterial aufzuschmelzen, um die Lotdepots 114 zu erzeugen, und das Halbleitersubstrat 102 in einem beispielsweise naßchemischen Prozeß von Flußmittelrückständen, die vom Aufbringen des Lotmaterials auf die Kontaktflächen 108 zurückgeblieben ist, zu reinigen.
  • Handelt es sich bei dem Trägersubstrat 112 um ein elektrostatisch aktivierbare Trägersubstrat, so wird das elektrostatisch aktivierbare Trägersubstrat entladen, um das Halbleitersubstrat 102 von dem Trägersubstrat entfernen zu können.
  • Das erfindungsgemäße Verfahren ermöglicht eine Herstellung sehr dünner Siliziumwafer mit Dicken unter 100 μm, die auf Kontaktflächen ihrer Vorderseite Lotkugeln bzw. flache Lotdepots mit einer Dicke von 20–250 μm aufweisen können. Die Siliziumwafer können dabei auch Waferdurchmesser von mehr als 150 mm aufweisen.
  • Das erfindungsgemäße Verfahren basiert darauf, daß ein Bumping-Prozeß und eine Waferdünnung in einer neuen Reihenfolge erfolgen, nämlich zuerst einer Herstellung einer Under-Bump-Metallisierung (UBM) am Produktwafer, nachfolgend eine Rückseitendünnung des Produktwafers und erst danach ein Auftrag von Lotdepots auf die Kontakt-Pads des gedünnten Wafers.
  • Gemäß einem Ausführungsbeispiel wird für den Lotauftrag ein temperaturstabiler, elektrostatischer Träger eingesetzt. In diesem Fall ist eine Ausführung der Kontakte zum Aufladen des elektrostatischen Trägers an die spezifischen Anforderungen der Druck- bzw. Belotungstechnik angepaßt.
  • In einem ersten Verfahrensschritt erfolgt eine Vorbereitung einer Vorderseite des Produktwafers für den Bumping-Prozeß, beispielsweise Lithographie und galvanische Abscheidung der UBM bzw. selektive chemische Abscheidung einer UBM gemäß bekannten Standardverfahren.
  • Ein Durchführen des Rückseitendünnungsprozesses erfolgt mittels Schleifen, Ätzen oder Polieren gemäß Standardverfahren. Hierbei kann die Wafervorderseite mit einer Folie geschützt sein. Falls erforderlich, kann der zu dünnende Wafer auch mit einem Trägersubstrat zusätzlich stabilisiert werden.
  • Der fertig gedünnte Wafer wird mit seiner Rückseite auf ein elektrostatisch aktivierbares Trägersubstrat abgelegt. Falls der Dünnungsprozeß mit Hilfe eines Trägers, beispielsweise einer Folie oder einem harten Substrat, durch geführt wurde, wird dieser entfernt, nachdem der gedünnte Wafer auf dem elektrostatischen Träger fixiert wurde. Dies erfolgt über ein Laden der elektrostatischen Struktur. Eine gegebenenfalls vorhandene Schutzfolie auf der Vorderseite des Produkt-Wafers wird delaminiert. Auf diese Weise ist der gedünnte Wafer mechanisch sicher unterstützt. Ein Bruchrisiko wird minimiert.
  • Der Wafer kann nun eine Bumping-Sequenz durchlaufen, beispielsweise über einen Schablonendruck, Auftrag von vorgeformten Lotkugeln oder einer Tauchbelotung. Bei diesen Prozessen ist der dünne Wafer immer auf dem dauerhaft geladenen, elektrostatischen Träger fixiert. Nach Auftrag einer Lotpaste bzw. der Lotkugeln durchläuft der Wafer mitsamt dem Träger einen Temperaturschritt zum Aufschmelzen (reflow) des Lotes.
  • In einem naßchemischen Prozeßschritt wird der Wafer von Flußmittelrückständen gereinigt.
  • Bei Verwendung eines elektrostatischen Trägers wird der gedünnte und gebumpte Wafer durch Entladen der elektrostatischen Struktur vom Träger abgenommen und steht zur Weiterverarbeitung, beispielsweise Sägen zur Chipvereinzelung, zur Verfügung.
  • Bei Verwendung eines elektrostatischen Trägers gibt es eine Vielzahl von Varianten für eine Ausführung des elektrostatischen Trägers. Der elektrostatische Träger kann aus Keramik, Glas oder temperaturstabilen Kunststoffen, wie Polyimid oder Kapton, bestehen. Für eine Ankontaktierung des elektrostatischen Trägers werden verschiedene Varianten vorgeschlagen. Bevorzugt wird die Ausführung des Trägers in Waferform und Wafergröße, damit übliche Handhabungssysteme ohne Einschränkung verwendet werden können.
  • Ein Auftrag des Lotdepots kann im Schablonendruckverfahren erfolgen. Dabei befinden sich Anschlußkontakte zum Aufladen der elektrostatischen Struktur vorzugsweise an einer Sei tenkante des Trägers. Die Kontakte sind vorzugsweise zusätzlich in Vertiefungen zurückgesetzt, so daß keine Entladung der Struktur auftritt, auch wenn Metallflächen mit der Vorder- oder Rückseite des Wafer-/Trägerstapels in Berührung kommen.
  • Die Oberfläche des elektrostatischen Trägers ist möglichst eben auszuführen, gegebenenfalls durch Planarisieren mit Polierverfahren, um Ungleichmäßigkeiten beim Druckverfahren zu vermeiden.
  • Alternativ kann ein Auftrag vorgeformter Lotkugeln im Schablonendruckverfahren erfolgen. Die Anforderungen an den elektrostatischen Träger sind dabei entsprechend denen bezüglich des Schablonendruckverfahrens genannten. Ferner kann alternativ eine Tauchbelotung des gedünnten Wafers durchgeführt werden. In diesem Fall darf der Träger keine freiliegenden Kontaktstellen aufweisen, die mit dem flüssigen Lot in Berührung kommen können. Der Träger weist nur Oberflächen auf, die nicht vom flüssigen Lot benetzt werden, gegebenenfalls kann eine Beschichtung mit glasartigem Material oder temperaturfesten Kunststoffen, beispielsweise Kapton, Teflon, Silikon, gewählt werden. In einer ersten Variante kann ein doppelseitig beschichteter elektrostatischer Träger verwendet werden, der keine freiliegenden Kontaktflächen aufweist.
  • In einer weiteren Ausführungsform weist der Träger an einer Seite eine stielähnliche Verlängerung auf, die für den Aufladeprozeß der elektrostatischen Struktur genutzt wird und die während der Tauchbelotung nicht vollständig eintaucht. Die Anschlußstelle kann aus festem oder flexiblem Material gefertigt sein. In einem Ausführungsbeispiel ist die Oberseite des elektrostatischen Trägers mit einer Kapton-Folie beschichtet, die an einer Seite einige Zentimeter übersteht. Die stielähnliche Anschlußstelle kann auch zur Handhabung des Träger-/Waferstapels bei der Tauchbelotung genutzt werden.
  • Das erfindungsgemäße Verfahren ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Es kann auf alle Materialien angewendet werden, die gedünnt werden sollen und die zumindest auf einer ihrer Oberflächen zusätzliche Elemente aufweisen, die eine Stabilisierung des Substrats durch einen Substratträger erschweren. Die zusätzlichen Elemente können auf einer Oberseite, Unterseite oder Randseite des Materials angeordnet sein.

Claims (13)

  1. Verfahren zum Bearbeiten eines Halbleitersubstrats (102), das folgende Schritte aufweist: Bereitstellen des Halbleitersubstrats (102) mit einer ersten Oberfläche (104) und einer zweiten Oberfläche (106), wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegend angeordnet ist; Ausbilden einer Kontaktfläche (108) auf der ersten Oberfläche; Dünnen des Halbleitersubstrats von der zweiten Oberfläche her; und Erstellen eines Lotdepots (114) auf der Kontaktfläche nach dem Dünnen des Halbleitersubstrats.
  2. Verfahren gemäß Anspruch 1, wobei die Kontaktfläche eine Metallisierung ist, und wobei das Ausbilden der Metallisierung durch Lithographie und galvanische Abscheidung oder eine selektive chemische Abscheidung erfolgt.
  3. Verfahren gemäß einem der Ansprüche 1 bis 2, wobei der Schritt des Dünnens ein Abdünnen des Halbleitersubstrats auf eine Dicke kleiner als 250 μm umfaßt.
  4. Verfahren gemäß einem der Ansprüche 1 bis 2, wobei der Schritt des Dünnens ein Abdünnen des Halbleitersubstrats auf eine Dicke kleiner als 100 μm umfaßt.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei der Schritt des Dünnens durch Schleifen, Ätzen oder Polieren des Halbleitersubstrats erfolgt.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei das Halbleitersubstrat ein Wafer ist.
  7. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei vor dem Schritt des Dünnens ein Abdecken der ersten Oberfläche (104) und der Kontaktfläche (108) mit einer Schutzfolie (110) erfolgt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei vor dem Schritt des Dünnens ein Aufbringen eines Stabilisierungssubstrats auf die erste Oberfläche des Halbleitersubstrats erfolgt.
  9. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei vor dem Schritt des Erstellens ein Aufbringen des Halbleitersubstrats (102) auf ein Trägersubstrat (112) erfolgt.
  10. Verfahren gemäß Anspruch 10, wobei das Trägersubstrat ein elektrostatisch aktivierbares Trägersubstrat ist, und wobei das Aufbringen ein elektrisches Aufladen des Trägersubstrats umfasst, um eine elektrostatische Anziehungskraft zu erzeugen.
  11. Verfahren gemäß einem der Ansprüche 1 bis 11, wobei das Erstellen des Lotdepots mittels Schablonendruck, Auftragen von vorgeformten Lotkugeln oder Tauchbelotung erfolgt.
  12. Verfahren gemäß einem der Ansprüche 1 bis 12, wobei der Schritt des Erstellens ferner einen Schritt des Aufschmelzens des Lotdepots umfaßt.
  13. Verfahren gemäß einem der Ansprüche 1 bis 13, wobei der Schritt des Ausbildens ein Ausbilden einer Mehrzahl von Kontaktflächen (108) auf der ersten Oberfläche (104) beinhaltet und wobei der Schritt des Erstel lens ein Erstellen jeweils eines Lotdepots (114) auf jeder der Kontaktflächen umfaßt.
DE102004021259A 2004-04-30 2004-04-30 Verfahren zum Bearbeiten eines Halbleitersubstrats Expired - Fee Related DE102004021259B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004021259A DE102004021259B4 (de) 2004-04-30 2004-04-30 Verfahren zum Bearbeiten eines Halbleitersubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004021259A DE102004021259B4 (de) 2004-04-30 2004-04-30 Verfahren zum Bearbeiten eines Halbleitersubstrats

Publications (2)

Publication Number Publication Date
DE102004021259A1 true DE102004021259A1 (de) 2005-11-24
DE102004021259B4 DE102004021259B4 (de) 2010-09-02

Family

ID=35219935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004021259A Expired - Fee Related DE102004021259B4 (de) 2004-04-30 2004-04-30 Verfahren zum Bearbeiten eines Halbleitersubstrats

Country Status (1)

Country Link
DE (1) DE102004021259B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492240B2 (en) 2006-02-28 2013-07-23 Hanwha Q.CELLS GmbH Solar-cell marking method and solar cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840226A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
DE19845296A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines Schaltungschips
EP1351298A2 (de) * 2002-03-28 2003-10-08 Infineon Technologies AG Method for producing a semiconductor wafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1217655A1 (de) * 2000-12-23 2002-06-26 VenTec Gesellschaft für Venturekapital und Unternehmensberatung Methode zur Handhabung dünner Wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840226A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
DE19845296A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines Schaltungschips
EP1351298A2 (de) * 2002-03-28 2003-10-08 Infineon Technologies AG Method for producing a semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492240B2 (en) 2006-02-28 2013-07-23 Hanwha Q.CELLS GmbH Solar-cell marking method and solar cell

Also Published As

Publication number Publication date
DE102004021259B4 (de) 2010-09-02

Similar Documents

Publication Publication Date Title
CN107768295B (zh) 半导体封装及其制造方法
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US6841454B2 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
DE102019103729B4 (de) Halbleiter-package und verfahren
US20130062764A1 (en) Semiconductor package with improved pillar bump process and structure
US20150262950A1 (en) Method for Fabricating Equal Height Metal Pillars of Different Diameters
US20160111375A1 (en) Temporary bonding of packages to carrier for depositing metal layer for shielding
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TW200830500A (en) Wafer level package with die receiving through-hole and method of the same
CN105895616A (zh) 金属氧化物层状结构及其形成方法
US11121051B2 (en) Semiconductor packages and method of manufacturing the same
US7560374B2 (en) Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold
WO2009115240A1 (de) Verfahren zum bonden von chips auf wafer
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
DE102004021259B4 (de) Verfahren zum Bearbeiten eines Halbleitersubstrats
CN101188204B (zh) 半导体器件及其制造方法
US20200185309A1 (en) Die attach surface copper layer with protective layer for microelectronic devices
US20030132513A1 (en) Semiconductor package device and method
JP2022549518A (ja) 拡張ヘッドバンプボンドピラーを備える集積キャパシタ
KR100936070B1 (ko) 웨이퍼 스택 제작 방법
US9425135B2 (en) Electrode body, wiring substrate, and semiconductor device
US20060046434A1 (en) Method for reducing lead precipitation during wafer processing
JP2000340593A (ja) 半導体装置の製造方法
US9570430B2 (en) Articles including bonded metal structures and methods of preparing the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee