DE102004016205A1

DE102004016205A1 - Leiterplatte sowie Verfahren zum Herstellen einer solchen

Info

Publication number: DE102004016205A1
Application number: DE102004016205A
Authority: DE
Inventors: Paul-Heinz Dr. Wagner; Thomas Hartl
Original assignee: Sefar AG
Current assignee: Sefar AG
Priority date: 2004-03-30
Filing date: 2004-03-30
Publication date: 2005-10-27
Anticipated expiration: 2024-03-31
Also published as: DE502005009725D1; ATE471065T1; EP1731007A1; ES2346891T3; WO2005107349A1; EP1731007B1; DE102004016205B4

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer mit Elektronikbauelementen bestückbaren Leiterplatte, mit den Schritten: DOLLAR A - Auftragen einer einem Leiterbahnverlauf (12, 16, 20) entsprechenden elektrisch leitenden Bemusterung einer Schichtdicke < 100 Mikrometern aus einer metallhaltigen Paste auf ein nicht leitendes Trägersubstrat (10) mittels eines Siebdruckverfahrens, DOLLAR A - Auffüllen der durch den Leiterbahnverlauf bestimmten nicht leitenden Zwischenräume in der Bemusterung durch Auftragen eines Füllmaterials (14, 18, 22) mit der Schichtdicke, insbesondere mittels eines Siebdruckverfahrens, DOLLAR A - selektives Auftragen eines isolierenden und/oder Lötfluss stoppenden Maskierungsmaterials (24), insbesondere mittels eines Siebdruckverfahrens, auf die mit dem Füllmaterial zum Bilden einer i. w. vertiefungsfrei planen Oberfläche aufgefüllte Bemusterung zum Herstellen einer Lötstopmaske, DOLLAR A wobei das Füllmaterial so ausgewählt ist, dass dieses sowohl auf dem Trägersubstrat als auch auf dem Maskierungsmaterial haftet.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer mit Elektronikbauelementen bestückbaren Leiterplatte sowie eine derartige, nach einem solchen Verfahren hergestellte Leiterplatte.

Seit Jahrzehnten werden zur Realisierung von Elektronikschaltungen aller Art Leiterplatten eingesetzt, wobei diese aus einem Trägermaterial (Substrat) bestehen, welches, ein- oder mehrlagig, eine Bemusterung in Form eines metallischen Leiterbahnverlaufes trägt, auf welchem wiederum, typischerweise durch ein Lötverfahren, dann geeignete elektronische Bauelemente kontaktiert werden. Dabei ist es etablierte Herstellungspraxis, diese Bemusterung mittels einer insbesondere photolithographisch aufgebrachten Ätzmaske dergestalt zu realisieren, dass eine durchgängige, plane Metallschicht (typischerweise Kupfer) auf dem Substrat im Bereich des vorgesehenen Leiterbahnverlaufs mit einer Ätzstopmaskierung versehen wird, nach dem Aufbringen und ggf. Fixieren dieser Maskierung dann die verbleibenden (d. h. freiliegenden) Bereiche der Metallbeschichtung mittels eines Ätzverfahrens entfernt werden und somit nach dem Abtragen der Ätzstopschicht die Bemusterung zur weiteren Bestückung und zum Verlöten verbleibt.

Derartige Verfahren werden für Leiterplatten bzw. beschichtete Substrate praktisch aller Größenordnungen eingesetzt, von großformatigen Leiterplatten der Rundfunk- und Leistungselektronik mit weitgehend diskreten, oftmals manuell bestückten Bauelementen bis zu SMD-Leiterplatten und Anordnungen der Hochfrequenz- und/oder Mikroelektronik, wo Substrate bestimmter Dielektrizitätswerte eingesetzt werden und/oder Leiterbahnlängen und -dicken aus Frequenzgründen bereits kritische Abmessungen aufweisen.

Allerdings sind derartige, als gattungsbildend vorausgesetzte Herstellungsverfahren, bedingt durch die verschiedenen Schritte und die dafür erforderlichen, jeweils spezialisiert vorgesehenen Vorrichtungen, aufwendig, und zwar sowohl im Hinblick auf die notwendigen Investitionen, als auch die Bearbeitungszeit. Hinzu kommt, dass Ätzverfahren umweltbelastend sind und dadurch zunehmend in der öffentlichen Kritik stehen.

Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zum Herstellen elektronischer Leiterplatten zu schaffen, welches die genannten Nachteile überwindet, insbesondere im Hinblick auf Zeitaufwand für die Produktion und Investition in Herstellungsanlagen vereinfacht bzw. verbilligt ist und zusätzlich das Entstehen schädlicher Umweltbelastung, wie etwa durch Säurebäder od. dgl., vermeidet.

Die Aufgabe wird durch das Verfahren mit den Merkmalen des Hauptanspruchs sowie durch die Leiterplatte nach dem unabhängigen Patentanspruch 11 gelöst; vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.

In erfindungsgemäß vorteilhafter Weise wird die Bemusterung nicht durch Herausätzen aus des Leiterbahnverlaufs aus einer vollflächigen, elektrisch leitenden Beschichtung erzeugt, sondern durch (bezogen auf die Fläche lokal begrenztes) Aufdrucken der Bemusterung entsprechend dem tatsächlichen Leiterbahnverlauf unmittelbar auf das Trägersubstrat.

Zusätzlich wird gemäß der Erfindung eine vertiefungsfreie, plane Oberfläche dadurch erzeugt, dass neben der Bemusterung in die durch den Leiterbahnauftrag erzeugten Zwischenräume ein elektrisch nicht leitendes Füllmaterial gebracht wird, und zwar in derselben Schichtdicke wie die Dicke der elektrisch leitenden Bemusterung. Insoweit steht damit dann für weitere Schichtaufträge eine homogene, weitgehend ebene Oberfläche zur Verfügung.

Gemäß einer bevorzugten Ausführungsform der Erfindung erfolgt dann die Beschichtung dieser homogenen Oberfläche durch die erfindungsgemäß vorgesehene Lötstopmaske, so dass damit in einfacher Weise und durch lediglich drei Prozessschritte, welche zudem weiterbildungsgemäß sämtlichst als Siebdruckvorgänge realisiert sind, eine einlagige Leiterplatte hergestellt werden kann.

Dabei ist es im Rahmen der Erfindung von Bedeutung, dass das Füllmaterial, welches im aufgebrachten Zustand der Bemusterung benachbart, für eine Homogenisierung der Leiterbahnstruktur sorgt, aus einem Material gewählt ist, welches einerseits eine günstige Haftung auf dem unterliegenden Trägersubstrat ermöglicht, andererseits jedoch zusätzlich auch eine gute Verbindung mit dem Maskierungsmaterial herstellt.

Gemäß einer bevorzugten Ausführungsform der Erfindung wird dies dadurch gelöst, dass für das Füllmaterial und das Maskierungsmaterial derselbe Werkstoff verwendet wird, so dass insoweit das Herstellungsverfahren weiter vereinfacht werden kann.

Auch liegt es im Rahmen einer bevorzugten Weiterbildung der Erfindung, zur Realisierung der elektrisch leitenden Bemusterung eine Kupferleitpaste oder ein (weiter bevorzugt thermisch härtbares) Gemisch zu verwenden, welches Metall sowie ein Harz und/oder einen Kunststoff enthält. Auf diese Weise lassen sich dann nicht nur, durch geeignete Gestaltung von Schichtdicke und Leiterbahnbreite, die Leitwerte der entstehenden Leitungsstruktur optimieren, auch kann insbesondere auf beliebige andere vorgegebene Schaltungsparameter einfach reagiert werden.

Die weiterbildungsgemäß vorgesehene thermische Härtbarkeit, bevorzugt sämtlicher aufzudruckender Materialien, sorgt zudem dafür, dass durch einfache Infrarotbestrahlung od. dgl. Wärmebehandlung die entstehende Struktur schnell und zuverlässig dauerhaft ausgehärtet und damit fixiert werden kann.

Während prinzipiell jede dünne leitende Bemusterung von der vorliegenden Erfindung umfasst ist, hat es sich jedoch in der Praxis als besonders geeignet herausgestellt, eine Schichtdicke zwischen ca. 18 und ca. 70 μm für die Bemusterung zu realisieren, wobei weiterbildungsgemäß hierfür dann Leitfähigkeiten im Bereich zwischen 3 und 7 mOhm × cm günstig sind.

Auch ist die vorliegende Erfindung nicht auf einschichtige Leiterbasisstrukturen beschränkt; vielmehr eignet sich gerade die im Rahmen der vorliegenden Erfindung einfach erzeugte plane Oberfläche dafür, ggf. unter Zwischenschaltung geeigneter Isolationsschichten sogenannte Multilayer-Strukturen aufzubauen, d. h. Anordnungen aus einer Mehrzahl übereinander angeordneter und typischerweise selektiv miteinander kontaktierter Leiterbahn-Bemusterungen. Gerade die Multilayer-Technologie stellt nämlich in der herkömmlichen Platinenproduktion besondere Anforderungen an die Produktion, und das vorliegende erfindungsgemäße Verfahren überwindet diese prinzipbedingten Schwierigkeiten mit besonderer Einfachheit und Eleganz.

Ein besonderer Vorteil der vorliegenden Erfindung liegt zudem darin, dass gekrümmte oder auf andere Weise nicht-plane Substratoberflächen in einfacher und zuverlässiger Weise mit einer Leiterbahnstruktur versehen werden können. Auch dies bereitet bei traditionellen Belichtungs- und Ätzprozessen typischerweise große Schwierigkeiten, während, durch entsprechendes Vorsehen einer geeigneten Siebdruckanordnung, prinzipiell beliebige siebdruckfähige Oberflächenformen der vorliegenden Erfindung zur Ausbildung von elektrisch leitenden Bemusterungen zugänglich sind.

Schließlich liegt es im Rahmen der vorliegenden Erfindung, die im Rahmen der obenliegenden Lötstopmaske freiliegenden, zu kontaktierenden Leiterbahnabschnitte durch Versilbern oder Vergolden geeignet zu vergüten. Insbesondere für Hochfrequenzanwendungen oder andere leitwert- bzw. kontaktkritische Anwendungen dürfte diese zusätzliche Maßnahme sinnvoll sein, und auch generell liegt es im Rahmen der erfindungsgemäßen Weiterbildungen, durch galvanische od. dgl. Maßnahmen (etwa auch mit Kupfer oder Zinn) die elektrische Kontakt- bzw. Oberflächengüte zu verbessern.

Während das Verfahrenserzeugnis der vorliegenden Erfindung, nämlich die nach der Erfindung produzierte Leiterplatte, prinzipiell für beliebige elektronische Schaltungsanwendungen geeignet ist, bietet es sich im Rahmen der Erfindung besonders an, derartige Produkte für die SMD-Bestückung auszubilden. Es zeigt sich nämlich, dass gemäß der Erfindung hergestellte Leiterplatten in besonders einfacher Weise in automatische Fertigungsanlagen für das Herstellen bestückter und verlöteter Leiterplatten integrierbar sein sollten, so dass insoweit eine automatisierte Vorrichtung zur Realisierung der vorliegenden Erfindung einer ansonsten bekannten SMD-Bestückungsanlage unmittelbar vorgeschaltet sein könnte.

Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen sowie anhand der einzigen Figur; diese zeigt in
1 eine seitliche schematische Schnittansicht des durch das erfindungsgemäße Verfahren hergestellten Verfahrensprodukts gemäß einer ersten bevorzugten Ausführungsform als mehrlagige Leiterplatte.
In der 1 beschreibt das Bezugszeichen 10 ein ansonsten bekanntes Substrat-Basismaterial; typische, bekannte Werkstoffe, die hier geeignet eingesetzt werden können, sind beispielsweise FR 1, FR 2, FR 3, FR 4, CEM 1, CEM 3, Polyimid, Polysulfon, Polyethersulfon oder Polypropylen.
Mittels Siebdruck auf dieses Basismaterial-Substrat 10 aufgebracht ist eine Bemusterung 12, welche, in der gezeigten Querschnittsansicht durch die Unterbrechungen angedeutet, eine Leiterbahnstruktur ausbildet und durch Siebdrucken einer lötfähigen Leitpaste mit einer Dicke zwischen 18 und 70 μm realisiert ist. Im konkreten Fall wurde die Kupferleitpaste ASAHI ACP-051 als Material für die Bemusterung 12 auf ein FR 4-Basismaterial 10 gedruckt.
Als nächsten Schritt wurden dann die Zwischenräume zwischen den Leiterbahnen der Bemusterung 12 durch Siebdrucken mit einem Lötstoplack TAMURA USR 2G, bezeichnet durch das Bezugszeichen 14, aufgefüllt, wobei ebenfalls eine (der Bemusterung 12 entsprechende) Schichtdicke im Bereich zwischen 18 und 70 μm gewählt wurde, so dass oberhalb der ersten, durch zweifache aufeinanderfolgende Siebdruckschritte entstandenen Beschichtungslage 12, 14 eine plane Oberfläche entsteht.
Diese Schritte werden für eine darauffolgende Lage wiederholt, und zwar wird wiederum eine Bemusterung 16 aus der vorgenannten lötfähigen Leitpaste auf die ebene Oberfläche aufgetragen, und die darin gebildeten Zwischenräume durch den Lötstoplack als Füllmaterial 18 aufgefüllt. Wiederum erhält diese Lage durch diese Maßnahme eine plane, weitgehend ebene obere Oberfläche.
In einem weiteren Siebdruckschritt wird eine dritte Leiterbahnschicht (Bemusterung) 20 aufgebracht. Die verwendete Schichtdicke entspricht den vorgenannten Schichtdicken. Auch hier erfolgt ein Auffüllen der Zwischenräume durch ein isolierendes Füllmaterial (etwa Lötstoplack oder Isolationslack), bezeichnet durch das Bezugszeichen 22.
Eine Deckschicht aus Lötstoplack als Lötstopmaske 24 bildet die oberste Schicht der in 1 gezeigten Anordnung. Diese weist eine Dicke im Bereich zwischen ca. 14 und 20 μm auf und bildet an den unmaskierten Stellen (Öffnungsflächen) Kontaktbereiche 26 für die oberste Leiterbahnschicht 20 zum unmittelbaren Auflöten von Elektronikbauelementen, zum weiteren Vergüten der Oberflächen- bzw. Kontaktqualität durch Versilbern oder Vergolden oder für andere Kontaktaufgaben aus.
Auf die so gebildete Struktur (je nach verwendetem Prozessverlauf erfolgt eine Aushärtung der einzelnen Schichten schichtweise oder gesamthaft) sind dann beliebige Typen von Elektronikbauelementen durch gängige manuelle oder automatisierte Lötverfahren oder auf anderem Wege aufbringbar, wobei die vorliegende Erfindung sich insbesondere für SMD-Technologien als besonders vorteilhaft herausgestellt hat.
Gleichwohl eignet sich die vorliegende Technologie nicht nur für Leiterplatten im klassischen Sinne, insbesondere ergeben sich als übliche Anwendungsgebiete auch der wachsende Markt der Sicherheitslabel auf Kleidungsstücken, der Kontroll- und Identifizierungslabel für Logistik od. dgl. Anwendungen, die Realisierung von Telekommunikationsschaltungen (insbesondere auch Transponderschaltungen) auf planen oder gewölbten Oberflächen, ferner das großseriengeeig nete Herstellen von aktiven Antennen, etwa für GPS-Syteme, oder aber das Ausbilden von LAN-Netzwerkschaltungen und -antennen auf Flächen wie etwa dem Gehäuseinneren von Druckern, Scannern usw.
Insoweit ist das beschriebene Ausführungsbeispiel als exemplarisch zu verstehen, und etwa auch einlagige Anordnungen mit lediglich einer Bemusterungsschicht sind als günstig und bevorzugt anzusehen.

Claims

Verfahren zum Herstellen einer mit Elektronikbauelementen bestückbaren Leiterplatte, mit den Schritten: – Auftragen einer einem Leiterbahnverlauf (12, 16, 20) entsprechenden, elektrisch leitenden Bemusterung einer Schichtdicke < 100 Mikrometern aus einer metallhaltigen Paste auf ein nicht leitendes Trägersubstrat (10) mittels eines Siebdruckverfahrens, – Auffüllen der durch den Leiterbahnverlauf bestimmten nicht leitenden Zwischenräume in der Bemusterung durch Auftragen eines Füllmaterials (14, 18, 22) mit der Schichtdicke, insbesondere mittels eines Siebdruckverfahrens, – selektives Auftragen eines isolierenden und/oder Lötfluss stoppenden Maskierungsmaterials (24), insbesondere mittels eines Siebdruckverfahrens, auf die mit dem Füllmaterial zum Bilden einer i.w. vertiefungsfrei planen Oberfläche aufgefüllte Bemusterung, zum Herstellen einer Lötstopmaske, wobei das Füllmaterial so ausgewählt ist, dass dieses sowohl auf dem Trägersubstrat, als auch auf dem Maskierungsmaterial haftet.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als metallhaltige Paste eine Kupferleitpaste und/oder ein thermisch härtendes Gemisch aus einem Metall sowie einem Harz und/oder Kunststoff gewählt wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die metallhaltige Paste so hergestellt ist, dass eine Leitfähigkeit der Bemusterung im Bereich zwischen 1 und 10 mOhm × cm, insbesondere zwischen 3 und 7 mOhm × cm, liegt.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Füllmaterial ein Lötstop- und/oder Isolierlack, bevorzugt als Ein- oder Mehrkomponenten-Acrylat- oder Epoxydharz, verwendet wird.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Füllmaterial thermisch härtend ausgebildet ist.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass für das Füllmaterial (22) das selbe Material wie für das Maskierungsmaterial (24) verwendet wird.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine Schichtdicke der Bemusterung auf einen Bereich zwischen 18 und 70 Mikrometern und/oder eine Schichtdicke der Lötstopmaske auf einen Bereich zwischen 14 und 20 Mikrometern eingerichtet wird.
Verfahren nach einem der Ansprüche 1 bis 7, gekennzeichnet durch das sukzessive Auftragen einer Bemusterung und Auffüllen von Zwischenräumen derselben zum Herstellen einer eine Mehrzahl von aufeinanderliegenden Leiterbahnverläufen aufweisenden Mehrlagen- bzw. Multilayer-Leiterplatte.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass als Trägersubstrat eine gekrümmte Oberfläche zum Aufbringen der Bemusterung aufweisende Materialplatte verwendet wird.
Verfahren nach einem der Ansprüche 1 bis 9, gekennzeichnet durch das Versilbern oder Vergolden von in der Lötstopmaske freiliegenden Kontaktabschnitten der Bemusterung.
SMD-bestückbare Leiterplatte, hergestellt durch das Verfahren nach einem der Ansprüche 1 bis 10.