-
Die Erfindung betrifft eine integrierte Schaltung zur Ermittlung einer Zeitdauer einer internen Betriebsoperation der integrierten Schaltung.
-
Zur Gewährleistung einer korrekten Funktionsweise eines integrierten Halbleiterspeichers, beispielsweise eines DRAM-(= Dynamic Random Access Memory)-Halbleiterspeichers, ist die Überwachung von internen Zeitabläufen innerhalb des integrierten Halbleiterspeichers dringend erforderlich. Bei den zu überwachenden Zeitdauern kann es sich beispielsweise um Verzögerungszeiten handeln, die von Schaltungskomponenten des integrierten Halbleiterspeichers während einzelner aufeinander folgender Betriebsoperationen des Halbleiterspeichers generiert werden. Des weiteren wird zum Ablauf von Betriebsoperationen wie zum Beispiel Lesezugriffe auf eine Speicherzelle oder das leitend Steuern von Auswahltransistoren einer Speicherzelle eine bestimmte Zeitdauer benötigt.
-
Wenn beispielsweise eine logische Information in einer DRAM-Speicherzelle abgespeichert werden soll, so muss der Auswahltransistor der Speicherzelle für eine gewisse Zeit leitend gesteuert werden, bis sich Elektroden eines Speicherkondensators auf eine bestimmte Spannung aufgeladen haben. Beim Auslesen einer Speicherzelle verändert der Ladungszustand auf dem Speicherkondensator das Potenzial einer angeschlossenen Bitleitung. Die Potenzialänderung auf der Bitleitung macht sich allerdings erst nach Ablauf einer gewissen Verzögerungszeit bemerkbar, sodass ein angeschlossener Leseverstärker beispielsweise erst nach Ablauf dieser Zeit aktiviert werden kann.
-
Viele der interessierenden internen Chipzeiten lassen sich derzeit nur auf Scheibenebene messen. Dies liegt daran, dass die Messstellen auf dem integrierten Halbleiterchip nur bei offenem Gehäuse zugänglich sind. Des weiteren werden zum Messen der immer kürzer werdenden Zeitabläufe komplexe Testsysteme benötigt. Solche Testsysteme sind im Allgemeinen sehr teuer und müssen bei der rasanten Entwicklung auf dem Halbleiterspeichermarkt fortwährend durch neuere, schnellere Testsysteme ersetzt werden.
-
Die Druckschrift
DE 102 19 916 A1 betrifft eine Testanordnung mit Testautomat und integriertem Schaltkreis sowie ein Verfahren zur Ermittlung des Zeitverhaltens eines integrierten Schaltkreises. Auf einer Leiterbahn werden von dem Testautomat und der integrierten Schaltung gleichzeitig zwei Datenströme erzeugt, wobei anhand einer Messung des Stromverbrauchs der integrierten Schaltung auf das Zeitverhalten der Schaltung geschlossen werden kann.
-
Die Aufgabe der vorliegenden Erfindung ist es, eine integrierte Schaltung anzugeben, mit der sich interne Chipzeiten auf Scheiben- und Komponentenebene ohne den Einsatz komplexer Messsysteme sehr leicht ermitteln lassen.
-
Die Aufgabe wird gelöst durch eine integrierte Schaltung nach Anspruch 1 und durch ein Verfahren nach Anspruch 13.
-
Gemäß einer Ausführungsform ist die integrierte Schaltung in einem Normalbetriebszustand und in einem Testbetriebszustand betreibbar. Die integrierte Schaltung umfasst einen Ausgangsanschluss zum Anlegen eines Bezugspotenzials, eine Stromimpulsschaltung mit einem Eingangsanschluss zum Anlegen eines Eingangssignals und eine Leiterbahn zur Führung eines Stroms. Die Stromimpulsschaltung ist über die Leiterbahn mit dem Ausgangsanschluss verbunden. Die Stromimpulsschaltung ist dabei derart ausgebildet, dass sie ausgangsseitig in einem ersten Testzyklus des Testbetriebszustands einen ersten Stromimpuls einer ersten Zeitdauer und in einem zweiten Testzyklus des Testbetriebszustands einen zweiten Stromimpuls einer zweiten Zeitdauer erzeugt, wobei die zweite Zeitdauer abhängig ist vom zeitlichen Verlauf des Eingangssignals. Im Normalbetriebszustand fließt auf der Leiterbahn ein erster Strom. Im Testbetriebszustand fließt während des ersten Testzyklus ein zweiter Strom und während des darauffolgenden zweiten Testzyklus ein dritter Strom, wobei sich der zweite Strom aus einer Überlagerung des ersten Stroms und des ersten Stromimpulses und der dritte Strom sich aus einer Überlagerung des ersten Stroms und des zweiten Stromimpulses zusammensetzt.
-
Gemäß einer Weiterbildung der Erfindung umfasst die integrierte Schaltung einen Steuertakt. Bei dieser Ausgestaltung ist die Stromimpulsschaltung derart ausgebildet, dass sie ausgangsseitig im ersten Testzyklus des Testbetriebszustands während einer Anzahl von Taktzyklen des Steuertaktes mehrere erste Stromimpulse mit jeweils einem zeitlichen Abstand einer dritten Zeitdauer erzeugt. Darüber hinaus ist die Stromimpulsschaltung derart ausgebildet, dass sie ausgangsseitig im zweiten Testzyklus des Testbetriebszustands während der gleichen Anzahl von Taktzyklen des Steuertaktes wie im ersten Testzyklus mehrere zweite Stromimpulse mit jeweils dem zeitlichen Abstand der dritten Zeitdauer erzeugt.
-
Die Stromimpulse der ersten und zweiten Zeitdauer bewirken eine Stromänderung bzw. eine Stromzunahme auf der Leiterbahn. Es wird dadurch also ermöglicht, über die Erzeugung einer Stromänderung innerhalb der integrierten Schaltung auf die unbekannte zweite Zeitdauer zu schließen. Die zu ermittelnde zweite Zeitdauer des zweiten Stromimpulses ist dabei proportional zur Stromänderung auf der Leiterbahn. Es wird somit ermöglicht, kurze Zeitdauern über längerfristige Stromänderungen zu bestimmen. Zur Messung der Stromänderungen sind daher keine aufwändigen Testsysteme notwendig. Da die Stromänderung einen langsamen Vorgang darstellt, werden insbesondere keine schnellen Testsysteme benötigt.
-
Nach einem weiteren Merkmal der Erfindung umfasst die integrierte Schaltung einen Eingangsanschluss zum Anlegen eines Versorgungspotenzials und eine Schaltungskomponente mit einem Widerstand. Der Eingangsanschluss zum Anlegen der Versorgungsspannung ist im Normalbetriebszustand und im Testbetriebszustand über die Schaltungskomponente mit dem Ausgangsanschluss zum Anlegen des Bezugspotenzials verbunden.
-
In einer erfindungsgemäßen Ausführungsform umfasst die integrierte Schaltung einen Eingangsanschluss der Stromimpulsschaltung zum Anlegen des Versorgungspotenzials, eine erste Impulserzeugerschaltung zur Erzeugung eines ersten Steuerimpulses der ersten Zeitdauer und eine zweite Impulserzeugerschaltung zur Erzeugung eines zweiten Steuerimpulses der zweiten Zeitdauer. Ferner enthält sie einen ersten steuerbaren Schalter mit einem Steueranschluss, wobei dem Steueranschluss der erste Steuerimpuls zuführbar ist, und einen zweiten steuerbaren Schalter mit einem Steueranschluss, wobei dem Steueranschluss der zweite Steuerimpuls zuführbar ist. Der Eingangsanschluss der Stromimpulsschaltung im ersten Testzyklus des Testbetriebszustands ist über den während der ersten Zeitdauer leitend gesteuerten ersten steuerbaren Schalter mit der Leiterbahn verbunden. Der Eingangsanschluss der Stromimpulsschaltung ist im zweiten Testzyklus des Testbetriebszustands über den während der zweiten Zeitdauer leitend gesteuerten zweiten steuerbaren Schalter mit der Leiterbahn verbunden.
-
Es ist also nicht notwendig, eine eigene Leiterbahn zu Führung des ersten, zweiten und dritten Stromes vorzusehen. Vielmehr wird eine Leiterbahn zur Führung der Ströme verwendet, die mit anderen Schaltungskomponenten, die vorzugsweise im Normalbetriebszustand der integrierten Schaltung verwendet werden, benutzt. Der erste Strom ist in diesem Fall ein Ruhestrom, der auf dieser Leiterbahn fließt.
-
In einer anderen Ausführungsform der integrierten Schaltung umfasst die erste Impulserzeugerschaltung einen Steueranschluss zum Anlegen eines ersten Steuersignals. Die erste Impulserzeugerschaltung ist dabei derart ausgebildet, dass sie beim Anlegen des ersten Steuersignals im ersten Testzyklus des Testbetriebszustands ausgangsseitig mindestens einen der ersten Steuerimpulse erzeugt. Bei den von der ersten Impulserzeugerschaltung erzeugten ersten Stromimpulsen handelt es sich um Stromimpulse einer bekannten Referenzzeit.
-
In einer weiteren Ausbildung der integrierten Schaltung umfasst die zweite Impulserzeugerschaltung einen Steueranschluss zum Anlegen eines zweiten Steuersignals. Die zweite Impulserzeugerschaltung ist derart ausgebildet, dass sie beim Anlegen des zweiten Steuersignals im zweiten Testzyklus des Testbetriebszustands ausgangsseitig mindestens einen der zweiten Steuerimpulse erzeugt.
-
In einer anderen Variante umfasst die zweite Impulserzeugerschaltung einen ersten Eingangsanschluss zum Anlegen eines Eingangssignals und einen zweiten Eingangsanschluss zum Anlegen eines Referenzsignals. Die zweite Impulserzeugerschaltung ist dabei derart ausgebildet, dass die zweite Zeitdauer des zweiten Steuerimpulses einer Zeitdauer entspricht, während der ein Pegel des Eingangssignals oberhalb eines Pegels des Referenzsignals liegt.
-
In einer Realisierung der Impulserzeugerschaltung der integrierten Schaltung sind das Eingangssignal und das Referenzsignal einer Vergleicherschaltung eingangsseitig zuführbar.
-
Die Vergleicherschaltung ist ausgangsseitig mit einem ersten Eingangsanschluss eines UND-Gatters verbunden. Der Steueranschluss der zweiten Impulserzeugerschaltung ist mit einem zweiten Eingangsanschluss des UND-Gatters verbunden. Das UND-Gatter ist ausgangsseitig mit dem Steueranschluss des zweiten steuerbaren Schalters verbunden.
-
In einer anderen Ausgestaltungsform der integrierten Schaltung umfasst die zweite Impulserzeugerschaltung einen ersten Eingangsanschluss zum Anlegen eines Eingangssignals, einen zweiten Eingangsanschluss zum Anlegen eines ersten Referenzsignals und einen dritten Eingangsanschluss zum Anlegen eines zweiten Referenzsignals. Die zweite Impulserzeugerschaltung ist derart ausgebildet, dass die zweite Zeitdauer des zweiten Steuerimpulses einer Zeitdauer entspricht, während der ein Pegel des Eingangssignals zwischen einem Pegel des ersten Referenzsignals und einem Pegel des zweiten Referenzsignals liegt.
-
In einer möglichen Realisierungsform der zweiten Impulserzeugerschaltung der integrierten Schaltung ist das Eingangssignal und das erste Referenzsignal einer ersten Vergleicherschaltung eingangsseitig zuführbar. Das Eingangssignal und das zweite Referenzsignal sind einer zweiten Vergleicherschaltung eingangsseitig zuführbar. Die erste Vergleicherschaltung ist ausgangsseitig mit einem ersten Eingangsanschluss einer Kippschaltung verbunden. Ferner ist die zweite Vergleicherschaltung ausgangsseitig mit einem zweiten Eingangsanschluss der Kippschaltung verbunden. Die Kippschaltung ist ausgangsseitig mit dem ersten Eingangsanschluss eines UND-Gatters verbunden. Der Steueranschluss der zweiten Impulserzeugerschaltung ist mit einem zweiten Eingangsanschluss des UND-Gatters verbunden. Das UND-Gatter ist schließlich ausgangsseitig mit dem Steueranschluss des zweiten steuerbaren Schalters verbunden.
-
In einer Ausbildungsform der integrierten Schaltung ist die Kippschaltung als eine Flip-Flop-Schaltung ausgebildet.
-
Nach einem anderen Merkmal der erfindungsgemäßen integrierten Schaltung sind die erste und zweite Vergleicherschaltung derart ausgebildet, dass sie ausgangsseitig jeweils einen kurzen Impuls erzeugen, wenn ein Pegel des Eingangssignals einen Pegel des jeweiligen Referenzsignals der Vergleicherschaltungen erreicht.
-
In einer anderen Ausführungsform der zweiten Impulserzeugerschaltung der integrierten Schaltung sind das Eingangssignal und das erste Referenzsignal einer ersten Vergleicherschaltung eingangsseitig zuführbar. Das Eingangssignal und das zweite Referenzsignal sind einer zweiten Vergleicherschaltung eingangsseitig zuführbar. Die erste Vergleicherschaltung ist ausgangsseitig mit einem ersten Eingangsanschluss eines NOR-Gatters verbunden. Die zweite Vergleicherschaltung ist ausgangsseitig mit einem zweiten Eingangsanschluss des NOR-Gatters verbunden. Das NOR-Gatter ist ausgangsseitig mit dem ersten Eingangsanschluss eines UND-Gatters verbunden. Der Steueranschluss der zweiten Impulserzeugerschaltung ist mit einem zweiten Eingangsanschluss des UND-Gatters verbunden. Das UND-Gatter ist ausgangsseitig mit dem Steueranschluss des zweiten steuerbaren Schalters verbunden.
-
In einer weiteren Ausführungsform der integrierten Schaltung sind die erste und zweite Vergleicherschaltung derart ausgebildet, dass sie ausgangsseitig jeweils einen Zustandswechsel eines Ausgangssignals erzeugen, wenn ein Pegel des Eingangssignals einen Pegel des jeweiligen Referenzsignals der Vergleicherschaltungen erreicht.
-
In einer Implementierung der integrierten Schaltung weist die integrierte Schaltung Steueranschlüsse zum Anlegen von Steuersignalen und des Steuertakts auf. Er umfasst ferner eine Steuerschaltung zur Steuerung der integrierten Schaltung im Normalbetriebszustand und im Testbetriebszustand. Die Steuerschaltung ist mit den Steueranschlüssen verbunden. Beim Anlegen einer Signalkombination aus den Steuersignalen und dem Steuertakt aktiviert die Steuerschaltung den Testbetriebszustand der integrierten Schaltung.
-
In einer Weiterbildung der integrierten Schaltung ist das von der Steuerschaltung ausgangsseitig erzeugte erste Steuersignal dem Steueranschluss der ersten Impulserzeugerschaltung zuführbar. Das von der Steuerschaltung ausgangsseitig erzeugte zweite Steuersignal ist dem Steueranschluss der zweiten Impulserzeugerschaltung zuführbar.
-
Der erste und zweite steuerbare Schalter können jeweils als ein Schalttransistor ausgebildet sein. In dieser Ausbildungsform muss der Schalttransistor derart ausgebildet sein, dass er in der Lage ist, innerhalb der ersten und zweiten Zeitdauer zu schalten. Es sind vorzugsweise n-Kanal-Transistoren zu verwenden mit niedriger Einsatzspannung und kurzer Gate-Länge.
-
Bei den oben beschriebenen Ausführungsformen ist die integrierten Schaltung vorzugsweise Bestandteil eines integrierten Halbleiterspeichers.
-
Im folgenden wird ein Verfahren zum Messen einer Zeitdauer einer internen Betriebsoperation einer integrierten Schaltung angegeben, das ebenfalls das Problem löst.
-
Es wird ein erster Strom erzeugt, der beispielsweise ein Ruhestrom sein kann, der von Schaltungskomponenten erzeugt wird, die an die Leiterbahn angeschlossen sind. Die Stromstärke des ersten Stroms wird anschließend an einem Ausgangsanschluss der integrierten Schaltung gemessen. In einem darauffolgenden ersten Testzyklus eines Testbetriebszustands der integrierten Schaltung wird mindestens ein erster Stromimpuls einer ersten Zeitdauer aktiviert. Dieser Stromimpuls bzw. mehrere dieser Stromimpulse erzeugen auf der Leiterbahn einen zweiten Strom. Die Stromstärke des zweiten Stroms wird am Ausgangsanschluss gemessen. Anschließend wird in einem darauffolgenden zweiten Testzyklus des Testbetriebszustands mindestens ein zweiter Stromimpuls einer zweiten Zeitdauer erzeugt. Dieser Stromimpuls bzw. mehrere dieser Stromimpulse erzeugen einen dritten Strom auf der Leiterbahn. Die Stromstärke des dritten Stroms wird am Ausgangsanschluss gemessen. Die zweite Zeitdauer wird daraufhin unter Bildung eines Quotienten aus Stromstärkedifferenzen des ersten, zweiten und dritten Stroms ermittelt.
-
In einer Weiterbildung des Verfahrens zum Messen einer Zeitdauer einer internen Betriebsoperation einer integrierten Schaltung wird der erste Strom am Ausgangsanschluss als Strom, der durch das Anlegen eines Versorgungspotenzials an einem Eingangsanschluss der integrierten Schaltung und durch das Anlegen eines Bezugspotenzials am Ausgangsanschluss der integrierten Schaltung entsteht, erzeugt. Der zweite Strom wird am Ausgangsanschluss als Summenstrom, der aus dem ersten Strom und mindestens einem der ersten Stromimpulse der Stromimpulsschaltung entsteht, erzeugt. Der dritte Strom wird letztendlich am Ausgangsanschluss als Summenstrom, der aus dem ersten Strom und mindestens einem der zweiten Stromimpulse der Stromimpulsschaltung entsteht, erzeugt.
-
Nach dem erfindungsgemäßen Konzept des Verfahrens zum Messen einer Zeitdauer einer internen Betriebsoperation der integrierten Schaltung wird ein Quotient aus einer ersten Stromdifferenz des dritten und ersten Stroms und aus einer zweiten Stromdifferenz des zweiten und ersten Stroms erzeugt. Anschließend lässt sich die zweite Zeitdauer des zweiten Stromimpulses aus der Multiplikation des Quotienten aus der ersten und zweiten Stromdifferenz mit der ersten Zeitdauer des ersten Stromimpulses ermitteln.
-
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen, die in den Figuren dargestellt sind, näher erläutert. Es zeigen:
-
1 einen integrierten Halbleiterspeicher mit einer integrierten Schaltung zur Bestimmung interner Chipzeiten gemäß der Erfindung,
-
2 den zeitlichen Verlauf von Strömen zur Bestimmung der internen Chipzeiten gemäß der Erfindung,
-
3A eine erste Ausführungsform einer Impulserzeugerschaltung gemäß der Erfindung,
-
3B die Erzeugung eines Steuerimpulses der Impulserzeugerschaltung der ersten Ausführungsform,
-
4A eine zweite Ausführungsform einer Impulserzeugerschaltung gemäß der Erfindung,
-
4B die Erzeugung eines Steuerimpulses der zweiten Ausführungsform der Impulserzeugerschaltung gemäß der Erfindung,
-
5A eine dritte Ausführungsform einer Impulserzeugerschaltung gemäß der Erfindung,
-
5H die Erzeugung eines Steuerimpulses der dritten Ausführungsform der Impulserzeugerschaltung gemäß der Erfindung.
-
1 zeigt einen integrierten Halbleiterspeicher HS mit einer integrierten Schaltung. Die integrierte Schaltung des Halbleiterspeichers umfasst ein Speicherzellenfeld SZF, eine Stromimpulsschaltung SIS zur Erzeugung von Stromimpulsen Iref und Imess, eine Steuerschaltung TSS zur Steuerung der integrierten Schaltung bzw. des integrierten Halbleiterspeichers und eine Leiterbahn L zur Führung eines Stroms. Innerhalb eines Speicherzellenfeldes, beispielsweise eines DRAM-Speicherzellenfeldes, sind die Speicherzellen SZ zwischen horizontal verlaufenden Bitleitungen BL1, BL2, BL3 und vertikal verlaufenden Wortleitungen WL1, WL2, WL3 matrixförmig angeordnet. Zur Messung interner Chipzeiten, die innerhalb des Speicherzellenfeldes SZF auftreten, ist das Speicherzellenfeld SZF mit einem ersten Eingangsanschluss ETML1 der Stromimpulsschaltung SIS verbunden. Innerhalb des Speicherzellenfeldes SZF auftretende interne Zeiten sind beispielsweise Ladezeiten, die erforderlich sind, bis sich der Speicherkondensator einer Speicherzelle SZ auf einen bestimmten Spannungspegel aufgeladen hat, oder beispielsweise Vorladezeiten, die erforderlich sind, um die Bitleitungen nach einem Schreib- oder Lesezugriff auf ein Ausgleichspotenzial aufzuladen.
-
Die Stromimpulsschaltung SIS umfasst einen Versorgungsanschluss VINT zum Anlegen eines Versorgungspotenzials VDD. Des weiteren umfasst sie eine erste Impulserzeugerschaltung TRL zur Erzeugung eines ersten Steuerimpulses TSref und eine zweite Impulserzeugerschaltung TML zur Erzeugung eines zweiten Steuerimpulses TSmess. Die erste Impulserzeugerschaltung TRL ist über einen Steueranschluss STRL zum Anlegen eines ersten Steuersignals TMref steuerbar. Sie erzeugt ausgangsseitig ein Steuersignal TSref, das einem Steueranschluss STR eines ersten steuerbaren Schalters TR zuführbar ist. Der steuerbare Schalter TR ist im Ausführungsbeispiel der 1 als ein Schalttransistor ausgebildet. Über die steuerbare Strecke des Schalttransistors TR und einen Widerstand R ist der Anschluss VINT zum Anlegen des Versorgungspotenzials VDD mit der Leiterbahn L verbunden. Die zweite Impulserzeugerschaltung TML ist über einen Steueranschluss STML zum Anlegen eines zweiten Steuersignals TMmess steuerbar. Die zweite Impulserzeugerschaltung TML umfasst ferner einen ersten Eingangseinschluss ETML1 zum Anlegen eines Eingangssignals Smess und einen zweiten Eingangsanschluss ETML2 zum Anlegen eines Referenzsignals Sref. Die zweite Impulserzeugerschaltung TML erzeugt ausgangsseitig einen zweiten Steuerimpuls TSmess, den sie einem Steueranschluss STM eines zweiten steuerbaren Schalters TM zuführt. Der zweite steuerbare Schalter TM ist im Ausführungsbeispiel der 1 als ein Schalttransistor ausgebildet. Über die steuerbare Strecke des Schalttransistors TM und den Widerstand R ist der Versorgungsanschluss VINT zum Anlegen der Versorgungsspannung VDD mit der Leiterbahn L verbunden. Die Leiterbahn L ist mit einem Ausgangsanschluss VOUT des integrierten Halbleiterspeichers zum Anlegen eines Bezugspotenzials GND, beispielsweise eines Massepotenzials, verbunden. Neben der Stromimpulsschaltung SIS sind an die Leitung L noch weitere Schaltungskomponenten SK, die der Einfachheit halber in der Ausführungsform der 1 als ohmscher Widerstand RCC dargestellt sind, angeschlossen. Die weiteren Schaltungskomponenten SK sind ihrerseits mit einem Eingangsanschluss VIN zum Anlegen des Versorgungspotenzials VDD verbunden. Der integrierte Halbleiterspeicher HS verfügt ferner über Steuereingänge S0, S1, ..., Sn zum Anlegen eines Steuertakts CLK sowie zum Anlegen von Steuersignalen ST1, ..., STn. Die Steueranschlüsse des integrierten Halbleiterspeichers sind mit der Steuerschaltung TSS zur Steuerung des integrierten Halbleiterspeichers verbunden. Die Steuerschaltung TSS erzeugt ausgangsseitig das erste Steuersignal TMref, das sie dem Steueranschluss STRL der ersten Impulserzeugerschaltung zuführt, und das zweite Steuersignal TMmess, das sie ausgangsseitig dem Steueranschluss STML der zweiten Impulserzeugerschaltung TML zuführt.
-
Anhand von 2 wird im Folgenden die Funktionsweise der in 1 beschriebenen Schaltungskomponenten zur Bestimmung von internen Chipzeiten beschrieben. 2 zeigt den zeitlichen Verlauf des Steuertaktes CLK, den Verlauf des ersten Steuerimpulses TSref, den Verlauf des zweiten Steuerimpulses TSmess sowie den Strom I1, der in einem Normalbetriebszustand des integrierten Halbleiterspeichers auf der Leiterbahn L fließt , den Strom I2, der in einem Testbetriebszustand des integrierten Halbleiterspeichers während eines ersten Testzyklus TZ1 auf der Leiterbahn L fließt, sowie den Strom I3, der im Testbetriebszustand des integrierten Halbleiterspeichers während eines zweiten Testzyklus TZ2 auf der Leiterbahn L fließt.
-
Im Normalbetriebszustand des integrierten Halbleiterspeichers ist die Stromimpulsschaltung SIS deaktiviert. In diesem Zustand werden keine Stromimpulse Iref und Imess erzeugt. Auf der Leiterbahn L fließt der Ruhestrom I1, der im Wesentlichen durch den internen ohmschen Widerstand RCC der Schaltungskomponente SK bestimmt wird. Zur Bestimmung von internen Chipzeiten wird der integrierte Halbleiterspeicher vom Normalbetriebszustand in den Testbetriebszustand geschaltet. Dazu wird an die Steuereingänge S0, S1, ..., Sn eine Signalkombination, die beispielsweise aus Zustandsänderungen der Steuertakt CLK und den übrigen Steuersignalen ST1, ..., STn gebildet wird, angelegt. Wenn die Steuerschaltung TSS diese charakteristische Signalkombination an den Steueranschlüssen detektiert, betreibt sie den integrierten Halbleiterspeicher im Testbetriebszustand.
-
Im ersten Testzyklus des Testbetriebszustandes steuert sie die erste Impulserzeugerschaltung TRL mit dem ersten Steuersignal TMref an. Die erste Impulserzeugerschaltung TRL erzeugt daraufhin während einer bestimmten Anzahl von Taktzyklen des Steuertaktes CLK Steuerimpulse TSref einer ersten bekannten Zeitdauer tref. Wenn der erste Steuerimpuls während der Referenzzeit tref einen hohen ersten Pegel aufweist, so wird der Schalttransistor TR während dieser Zeit leitend gesteuert. Während einer nachfolgenden dritten Zeitdauer toff, die mehrere Steuertaktzyklen umfassen kann, erzeugt die erste Impulserzeugerschaltung TRL das erste Steuersignal TSref mit einem niedrigen Signalpegel. Dadurch wird während der dritten Zeitdauer toff der Schalttransistor TR gesperrt betrieben. Während des ersten Testzyklus TZ1 entstehen somit auf der Leitung L im zeitlichen Abstand toff erste Stromimpulse Iref der bekannten ersten Zeitdauer tref. Wird vorausgesetzt, dass auf der Leiterbahn L weiterhin der Ruhestrom I1 fließt, so entsteht im ersten Testzyklus des Testbetriebszustandes auf der Leiterbahn L ein zweiter Strom I2, der sich aus dem Ruhestrom I1 und den ersten Stromimpulsen Iref der Zeitdauer tref zusammensetzt. 2 zeigt den im ersten Testzyklus des Testbetriebszustands über mehrere Taktzyklen gemittelten zweiten Strom I2.
-
Sobald sich der Strom I2 nach einer bestimmten Anzahl von Taktzyklen stabilisiert hat, wird durch die Steuerschaltung TSS ein zweiter Testzyklus des Testbetriebszustands aktiviert. In diesem zweiten Testzyklus des Testbetriebszustands erzeugt die erste Impulserzeugerschaltung TRL keine Stromimpulse Iref mehr. Statt dessen steuert die Steuerschaltung TSS die zweite Impulserzeugerschaltung TML über das zweite Steuersignal TMmess an. Die zweite Impulserzeugerschaltung TML erzeugt daraufhin zweite Steuerimpulse TSmess, die sie dem Steueranschluss STM des Schalttransistors TM zuführt. Der Schalttransistor TM wird daraufhin für die zweite unbekannte Zeitdauer tmess leitend gesteuert. Dadurch erzeugt die Stromimpulsschaltung SIS ausgangsseitig zweite Stromimpulse Imess der zweiten unbekannten Zeitdauer tmess. Mehrere der zweiten Stromimpulse Imess folgen zeitlich aufeinander wie die Stromimpulse Iref im zeitlichen Abstand toff. Auf der Leiterbahn L entsteht somit ein Strom I3, der sich aus dem Ruhestrom I1 und den über mehrere Taktzyklen gemittelten zweiten Stromimpulsen Imess zusammensetzt.
-
Der zeitliche Abstand zwischen den ersten Stromimpulsen Iref des ersten Testzyklus und der zweiten Stromimpulse Imess des zweiten Testzyklus ist gleich groß. Ebenso ist die Anzahl von Taktzyklen, während der die ersten Stromimpulse des ersten Testzyklus und die zweiten Stromimpulse des zweiten Testzyklus erzeugt werden, gleich groß. Die Zeitdauer tmess der zweiten Stromimpulse Imess ist die unbekannte zu bestimmende interne Chipzeit. Wenn die Zeitdauer tref der ersten Stromimpulse Iref bekannt ist, so kann über den am Ausgangsanschluss VOUT gemessenen Ruhestrom I1, den während dem ersten Testzyklus TZ1 gemessenen zweiten Strom I2 und den während dem zweiten Testzyklus TZ2 gemessenen Strom I3 die unbekannte interne Chipzeit tmess ermittelt werden. Dazu wird die Differenz aus dem Strom I2 und dem Strom I1 ins Verhältnis gesetzt zu der Differenz aus dem Strom I3 und dem Ruhestrom I1. Dieses Stromverhältnis entspricht dem Verhältnis aus der ersten Zeitdauer tref der ersten Stromimpulse Iref zur unbekannten Zeitdauer tmess der zweiten Stromimpulse Imess.
-
-
Daraus lässt sich die gesuchte interne Chipzeit tmess bestimmen zu
-
3A zeigt eine erste Ausführungsform der zweiten Impulserzeugerschaltung TML. Die zweite Impulserzeugerschaltung TML umfasst, wie in 1 dargestellt, einen ersten Eingangsanschluss ETML1 zum Anlegen eines Eingangssignals Smess und einen zweiten Eingangsanschluss ETML2 zum Anlegen eines Referenzsignals Sref. Die beiden Eingangssignale Smess und Sref werden eingangsseitig einer Vergleicherschaltung CP zugeführt. Die Vergleicherschaltung CP ist ausgangsseitig mit einem ersten Eingangsanschluss EUG1 eines UND-Gatters UG verbunden. Die zweite Impulserzeugerschaltung TML weist ferner einen Steueranschluss STML zum Anlegen eines zweiten Steuersignals TMmess auf. Dieses Steuersignal wird einem zweiten Eingangsanschluss EUG2 des UND-Gatters UG zugeführt. Das UND-Gatter UG erzeugt ausgangsseitig einen zweiten Steuerimpuls TSmess und führt diesen dem Steueranschluss STM des Schalttransistors TM zu.
-
3B zeigt Signalverläufe innerhalb der zweiten Impulserzeugerschaltung TML an den in 3A eingezeichneten Messorten A, B, C und D. Im ersten Diagramm der 3B ist der Signalverlauf des Eingangssignals Smess und des Referenzsignals Sref am Eingang der Vergleicherschaltung CP dargestellt. Zu einem Zeitpunkt t1 wechselt das Eingangssignal Smess von einem niedrigen Signalpegel in einen hohen Signalpegel und wechselt zum Zeitpunkt t2 wieder in den niedrigen Signalpegel. Der Signalpegel des Eingangssignals Smess liegt zwischen einem Zeitpunkt t1' und t2' oberhalb eines Signalpegels des Referenzsignals Sref. Die Zeit zwischen dem Zeitpunkt t1' und dem Zeitpunkt t2' ist in diesem Beispiel die zu bestimmende interne Chipzeit tmess. Wie aus dem zweiten Diagramm ersichtlich ist, erzeugt die Vergleicherschaltung CP ausgangsseitig einen Steuerimpuls der Zeitdauer tmess zwischen den Zeitmarken t1' und t2', wenn der Pegel des Eingangssignals Smess oberhalb des Pegels des Referenzsignals Sref liegt. Tm dritten Diagramm ist der Verlauf des zweiten Steuersignals TMmess dargestellt, der von der Steuerschaltung TSS erzeugt wird. während der Zeitdauer dieses Steuersignals ist die zweite Impulserzeugerschaltung TML aktiviert. Das UND-Gatter UG liefert danach ausgangsseitig den zweiten Steuerimpuls TSmess der Zeitdauer tmess. Die Zeitdauer tmess entspricht dabei der unbekannten zu messenden internen Chipzeit. Während dieser Zeit wird der Schalttransistor TM leitend gesteuert, sodass die Stromimpulsschaltung SIS ausgangsseitig den zweiten Stromimpuls der unbekannten zweiten Zeitdauer tmess erzeugt. Je nach Impulsdauer des zweiten Steuersignals TMmess, das von der Steuerschaltung TSS erzeugt wird, wird die zweite Impulserzeugerschaltung TML aktiviert, sodass dadurch auch mehrere erste Stromimpulse Imess erzeugbar sind.
-
Die in 3A dargestellte erste Ausführungsform einer zweiten Impulserzeugerschaltung eignet sich zur Ermittlung einer Zeitdauer, während der der Signalpegel eines Eingangssignals oberhalb des Signalpegels eines Referenzsignals liegt.
-
Die in 4A dargestellte zweite Ausführungsform der zweiten Impulserzeugerschaltung und die in 5A dargestellte dritte Ausführungsform der Impulserzeugerschaltung eignen sich zur Ermittlung einer unbekannten Zeitdauer, während der der Pegel eines Eingangssignals von einem ersten Bezugspegel Sref1 auf einen zweiten Bezugspegel Sref2 ansteigt.
-
Die in 4A dargestellte zweite Ausführungsform einer zweiten Impulserzeugerschaltung TML umfasst einen ersten Eingangsanschluss ETML1 zum Anlegen eines Eingangssignals Smess sowie einen zweiten und dritten Eingangsanschluss ETML2 und ETML3 zum Anlegen eines ersten Referenzsignals Sref1 und eines zweiten Referenzsignals Sref2. Der erste Eingangsanschluss ETML1 und der zweite Eingangsanschluss ETML2 sind mit der Eingangsseite einer ersten Vergleicherschaltung CP1 verbunden. Ausgangsseitig ist die erste Vergleicherschaltung CP1 mit einem ersten Eingangsanschluss EFF1 einer Kippschaltung, beispielsweise einer Flip-Flop-Schaltung FF, verbunden. Der zweiten Vergleicherschaltung CP2 sind eingangsseitig das Eingangssignal Smess sowie das zweite Referenzsignal Sref2 zuführbar. Ausgangsseitig ist die zweite Vergleicherschaltung mit einem zweiten Eingangsanschluss EFF2 der Kippschaltung FF verbunden. Die Kippschaltung FF ist ausgangsseitig mit einem ersten Eingangsanschluss EUG1 eines UND-Gatters UG verbunden. Einem zweiten Eingangsanschluss EUG2 des UND-Gatters UG ist von der Steuerschaltung TSS das zweite Steuersignal TMmess über einen Steueranschluss STML zuführbar. Ausgangsseitig erzeugt das UND-Gatter UG den zweiten Steuerimpuls TSmess, den sie dem Steueranschluss STM des Schalttransistors TM zuführt.
-
4B zeigt Signalverläufe innerhalb der zweiten Ausführungsform der zweiten Impulserzeugerschaltung der 4A an Messorten A, B, C, D, E und F, die in 4A eingezeichnet sind. Das erste Diagramm der 4B zeigt den zeitlichen Verlauf des Eingangssignals Smess. Das Eingangssignal Smess wechselt von einem niedrigen Pegel in einen hohen Pegel. Der Signalpegel des Eingangssignals Smess schneidet dabei zu einem Zeitpunkt t1 den Signalpegel Sref1 des ersten Referenzsignals und zu einem Zeitpunkt t2 den Signalpegel des zweiten Referenzsignals Sref2. Die Vergleicherschaltungen CP1 und CP2 sind derart ausgebildet, dass sie ausgangsseitig einen kurzen Impuls erzeugen, wenn die eingangsseitig angelegten Signalpegel die gleichen Signalamplituden aufweisen. Im zweiten Diagramm ist der von der ersten Vergleicherschaltung CP1 ausgangsseitig am Messort B zum Zeitpunkt t1 erzeugte Impuls dargestellt, wenn der Pegel des Eingangssignals Smess den Pegel des ersten Referenzsignals Sref1 schneidet. Das dritte Diagramm zeigt den von der zweiten Vergleicherschaltung CP2 ausgangsseitig am Messort C erzeugten Impuls zum Zeitpunkt t2, wenn der Pegel des Eingangssignals Smess den Pegel des zweiten Referenzsignals Sref2 schneidet. Das von der Flip-Flop-Schaltung FF ausgangsseitig erzeugte Signal am Messort D ist im vierten Signaldiagramm dargestellt. Die Flip-Flop-Schaltung FF kippt ausgangsseitig von einem ersten Zustand in einen zweiten Zustand, sobald eines der an den Eingangsanschlüssen EFF1 und EFF2 angelegten Eingangssignale einen Zustandswechsel aufweist. Die Flip-Flop-Schaltung kippt daher ausgangsseitig beim Auftreten des von der ersten Vergleicherschaltung erzeugten Impulses zum Zeitpunkt t1 beispielsweise in einen hohen Signalpegel und kippt zum Zeitpunkt t2, wenn das am zweiten Eingangsanschluss EFF2 angelegte Eingangssignal einen Impuls aufweist, wieder in den niedrigen Signalpegel. Die Zeitdauer, während das Flip-Flop ausgangsseitig den hohen Signalpegel erzeugt, entspricht der unbekannten zu bestimmenden Chipzeit tmess. Zum Aktivieren der zweiten Impulserzeugerschaltung wird dem Steueranschluss STML das im fünften Diagramm dargestellte zweite Steuersignal TMmess zugeführt. Das UND-Gatter UG erzeugt daraufhin ausgangsseitig den Steuerimpuls TSmess der Zeitdauer tmess, während der der Schalttransistor TM leitend gesteuert wird. Die Stromimpulsschaltung erzeugt somit den zweiten Stromimpuls Imess der unbekannten zweiten Zeitdauer tmess. Je nach Impulsdauer des zweiten Steuersignals TMmess lassen sich somit mehrere Stromimpulse Imess der Zeitdauer tmess erzeugen.
-
5A zeigt eine dritte Ausführungsform der zweiten Impulserzeugerschaltung TML gemäß der Erfindung. Die Schaltung weist einen ersten Eingangsanschluss ETML1 zum Anlegen eines Eingangssignals Smess, einen zweiten Eingangsanschluss ETML2 zum Anlegen eines ersten Referenzsignals Sref1 und einen dritten Eingangsanschluss ETML3 zum Anlegen eines zweiten Referenzsignals Sref2 auf. Das Eingangssignal Smess sowie das erste Referenzsignal Sref1 werden der Eingangsseite einer ersten Vergleicherschaltung CP1' zugeführt. Ferner wird das Eingangssignal Smess sowie das zweite Referenzsignal Sref2 einer Eingangsseite einer zweiten Vergleicherschaltung CP2' zugeführt. Die erste Vergleicherschaltung CP1' ist ausgangsseitig mit einem ersten Eingangsanschluss ENG1 eines NOR-Gatters NG verbunden. Die zweite Vergleicherschaltung CP2' ist ausgangsseitig an einen zweiten Eingangsanschluss ENG2 des NOR-Gatters NG angeschlossen. Das NOR-Gatter NG ist ausgangsseitig mit einem ersten Eingangsanschluss EUG1 eines UND-Gatters UG verbunden. Einem zweiten Eingangsanschluss EUG2 des UND-Gatters UG ist über den Steueranschluss STML das zweite Steuersignal TMmess der Steuerschaltung TSS zuführbar. Das UND-Gatter UG erzeugt ausgangsseitig den zweiten Steuerimpuls TSmess und führt diesen dem Steueranschluss STM des Schalttransistors TM zu.
-
5B zeigt Signalverläufe innerhalb der dritten Ausführungsform der zweiten Impulserzeugerschaltung der 5A, an den in 5A eingezeichneten Messorten A, S, C, D, E und F. Der im ersten Diagramm der 5B dargestellte Signalverlauf des Eingangssignals Smess entspricht dem Verlauf des Eingangssignals Smess der 4B. Die in 5A verwendeten Vergleicherschaltungen CP1' und CP2' erzeugen ausgangsseitig einen Zustandswechsel, wenn der Pegel des Eingangssignals Smess den Pegel des jeweiligen Referenzsignals Sref1 bzw. Sref2 erreicht. Dieser ausgangsseitige Zustandswechsel der ersten und zweiten Vergleicherschaltungen ist im zweiten und dritten Diagramm dargestellt. Das NOR-Gatter NG erzeugt ausgangsseitig daraufhin einen Impuls der zweiten Zeitdauer tmess. Durch Aktivierung der zweiten Impulserzeugerschaltung TML mit dem zweiten Steuersignal TMmess erzeugt das UND-Gatter UG den zweiten Steuerimpuls TMmess der zu ermittelnden zweiten unbekannten Zeitdauer tmess. Der Schalttransistor TM wird somit während der Zeitdauer tmess leitend gesteuert, sodass die Stromimpulsschaltung SIS ausgangsseitig einen zweiten Stromimpuls Imess der unbekannten zweiten Zeitdauer tmess erzeugt. Je nach Impulsdauer des zweiten Steuersignals TMmess lassen sich auch mit der dritten Ausführungsform der zweiten Impulserzeugerschaltung mehrere Stromimpulse Imess der unbekannten zweiten Zeitdauer tmess erzeugen.
-
Es sei angemerkt, dass die erste Impulserzeugerschaltung TRL ebenfalls nach einer in den 3A, 4A und 5A aufgezeigten Ausführungsform ausgebildet sein kann. Anstelle des Eingangssignals Smess, dessen zeitlicher Verlauf unbekannt ist, wird in diesem Fall ein weiteres Referenzsignal mit einem bekannten zeitlichen Verlauf an den ersten Eingangsanschluss ETML1 angelegt. Wenn die zeitlichen Verläufe der Referenzsignale bekannt sind, lassen sich somit ausgangsseitig am Steueranschluss STM des Schalttransistors TM erste Steuerimpulse TSref einer vorbestimmten Referenzzeit tref erzeugen. Diese ersten Steuerimpulse TSref der Zeitdauer tref bewirken die ersten Stromimpulse Iref der vorbekannten Zeitdauer tref, indem der Schalttransistor TR durch die ersten Steuerimpulse TSref während der Zeitdauer tref leitend gesteuert werden.
-
Bezugszeichenliste:
-
-
- HS
- integrierter Halbleiterspeicher
- SZF
- Speicherzellenfeld
- WL
- Wortleitung
- BL
- Bitleitung
- Smess
- Eingangssignal
- SIS
- Stromimpulsschaltung
- ETML
- Eingangsanschluss der Stromimpulsschaltung
- Sref
- Referenzsignal
- TML, TRL
- Impulserzeugerschaltung
- STML, STRL
- Steueranschluss der Impulserzeugerschaltung
- TS
- Steuerimpuls
- STM, STR
- Steueranschluss des steuerbaren Schalters
- TM, TR
- steuerbarer Schalter
- Iref
- erster Stromimpuls
- Imess
- zweiter Stromimpuls
- VINT
- interner Versorgungsanschluss
- VDD
- Versorgungsspannung
- R, RCC
- Widerstand
- SK
- Schaltungskomponente
- I
- Strom
- L
- Leiterbahn
- TM
- Steuersignal
- TSS
- Steuerschaltung
- VIN
- Eingangsanschluss
- S
- Steueranschluss
- CLK
- Steuertakt
- ST
- Steuersignal
- VOUT
- Ausgangsanschluss
- GND
- Bezugspotenzial
- TZ
- Testzyklus
- tref
- erste Zeitdauer
- tmess
- zweite Zeitdauer
- toff
- dritte Zeitdauer
- UG
- UND-Gatter
- EUG
- Eingangsanschluss des UND-Gatters
- NG
- NOR-Gatter
- ENG
- Eingangsanschluss der UND-Gatters
- CP
- Vergleicherschaltung
