DE10200332A1 - Leistungshalbleitermodul - Google Patents

Abstract

Ein Halbleiter-Leistungsmodul umfaßt wenigstens eine eine Halbbrücke bildende Reihenschaltung zweier Halbleiterschalter sowie Treiberschaltungen zur Ansteuerung dieser Halbleiterschalter. Eine Nullstrom-Detektoranordnung dient zur Feststellung, daß der Ausgangsstrom eines der beiden Halbleiterschalter im wesentlichen Null geworden ist. Eine Treibersignal-Generatoranordnung dient zur Erzeugung eines Treibersignals zum Einschalten des anderen Halbleiterschalters unter Verwendung eines Ausgangssignals der Nullstrom-Detektoranordnung und eines Einschaltbefehls für diesen anderen Halbleiterschalter.

Description

Die Erfindung betrifft ein Leistungshalbleitermodul, das heißt ein Halbleitermodul für Leistungs­ anwendungen, wie es bei Stromrichtern, zum Beispiel Wechselrichtern, oder Stromversorgungs­ einrichtungen verwendet wird. Insbesondere betrifft die Erfindung wenigstens ein Leistungs- Halbleiterbauelement, wie etwa einen IGBT (Bipolartransistor mit isoliertem Gate) oder ein intelligentes Leistungsmodul (nachfolgend als IPM bezeichnet) das im selben Gehäuse eine Treiberschaltung enthält.

Fig. 6 zeigt in einem Blockdiagramm den Aufbau eines Wechselrichters mit Steuerung durch Pulsweitenmodulation (PWM), der diese Art von IPM einsetzt.

In Fig. 6 umfaßt der IPM 30 einen sogenannten HVIC 31 (HVIC = high voltage IC, bzw. integrierter Schaltkreis für hohe Spannungen). Der HVIC 31 erhält als Eingangssignale PWM- Signale PWMU, PWMV und PWMW, für die U-Phase, die V-Phase bzw. die W-Phase, sowie ein Signal PWMOFF. Der HVIC 31 erzeugt Treibersignale für eine Wechselrichtereinheit 35. Diese Wechselrichtereinheit 35 umfaßt bei drei Phasen drei Halbbrückenschaltungen je aus einem oberen (mit dem positiven Pol der Gleichstromquelle verbundenen) und einem unteren (mit dem negativen Pol der Gleichstromquelle verbundenen) Arm, die wiederum je ein Schaltglied in Form eines Leistungs-Halbleiterbauelements (z. B. IGBT) enthalten. Diese Wechselrichtereinheit 35 wandelt unter Verwendung der Treibersignale Gleichstrom in Wechselstrom um, wobei die Treibersignale dafür sorgen, daß die Schalter ein- und ausgeschaltet werden. Der IPM 30 enthält ferner eine Bremseinrichtung 36 sowie Schutzschaltungen für Funktionen wie Überstromschutz, Kurzschlußschutz, Überhitzungsschutz und Schutz vor Unterspannung der Speisespannung. Ferner sind Vorfalldiagnoseschaltungen vorhanden, um eine Warnung abzugeben, wenn eine der Schutzschaltungen anspricht. Aus Vereinfachungsgründen sind jedoch diese Schaltungen nicht dargestellt.

Der HVIC 31 enthält einen Signalgenerator 32, einen Pegelschieber 33 und einen Treiber 34. Der Signalgenerator 32 erhält die PWM-Signale PWMU, PWMV und PWMW sowie das Signal PWMOFF und erzeugt sechs PWM-Signale. Der Pegelschieber 33 verschiebt den Pegel der PWM- Signale für die IGBTs in den drei oberen Armen der Wechselrichtereinheit 35, so daß beispiels­ weise Signale entstehen, die das positive Gleichstrompotential als Referenz aufweisen. Der Treiber 34 dient der Erzeugung und Ausgabe von Treibersignalen (Ein/Aus-Signalen) mit Pegeln, die zur Ansteuerung der jeweiligen IGBTs geeignet sind, und zwar auf der Basis aller sechs PWM- Signale, die vom Signalgenerator 32 ausgegeben werden und, zum Teil, den Pegelschieber 33 durchlaufen haben.

Wie schon erwähnt, umfaßt die Wechselrichtereinheit 35 für jede Phase eine Halbbrücke aus einer Reihenschaltung eines oberen Arms 351 und eines unteren Arms 352. Jeder Arm enthält die Antiparallelschaltung aus einem IGBT und einer Freilaufdiode. Die drei Halbbrücken für die U- Phase, die V-Phase und die W-Phase sind parallel geschaltet, der Einfachheit halber ist aber lediglich die Halbbrücke der U-Phase in der Figur dargestellt.

Die Bremseinrichtung 36 dient der Erzeugung einer Dämpfungskraft zur Ausübung einer Brems­ kraft auf einen Drei-Phasen-Wechselstrommotor 80, der die Last der Wechselrichtereinheit 35 darstellt.

Die Wechselrichtereinheit 35 wird aus einer Wechselstromquelle 70 über einen Konverter 60 als Gleichrichter und einen diesem nachgeschalteten Glättungskondensator C gespeist. Die Klemmen des Glättungskondensators C sind mit den Gleichstromanschlüssen P und N der Wechselrichter­ einheit 35 verbunden.

Der Drei-Phasen-Wechselstrommotor 80 ist mit den Ausgangsanschlüssen U, V und W der entsprechenden Phasen der Wechselrichtereinheit 35 verbunden.

Die erwähnten PWM-Signale PWMU, PWMV und PWMW sowie das PWMOFF-Signal und auch ein Bremseingangssignal werden dem HVIC 31 innerhalb des IPM 30 von einer CPU 40 über eine bidirektionale Isolationsschaltung 50 (Potentialtrennschaltung) etwa in Form einer Fotokoppleran­ ordnung zugeführt. Mit der Bezugszahl 90 ist die Stromversorgung für den IPM 30, die CPU 40 und die Isolationsschaltung 50 bezeichnet.

Fig. 7 zeigt den Aufbau des Signalgenerators 32. Der Signalgenerator 32 enthält einen Inverter 321, dem das PWMOFF-Signal zugeführt wird, Inverter 322U, 322V und 322W, denen die Signale PWMU, PWMV bzw. PWMW zugeführt werden, Totzeit-Generatoren 323U, 323V und 323W, von denen jeder als Eingangssignale das PWM-Signal der zugehörigen Phase sowie das Ausgangssignal eines zugehörigen der Inverter 322U, 322V und 322W erhält, sowie UND-Glieder 324U, 324V, 324W, 325U, 325V und 325W, denen Ausgangssignale der Totzeit-Generatoren 323U bis 323W sowie das Ausgangssignal des Inverters 321 zugeführt werden, und die PWM- Signale an die IGBTs der Halbbrücke der jeweils zugeordneten Phase abgeben.

Das Ausgangssignal des UND-Glieds 324U bildet das PWM-Signal PWMU für den IGBT des oberen Arms der U-Phase, das Ausgangssignal des UND-Glieds 325U bildet das PWM-Signal PWMX für den IGBT des unteren Arms der U-Phase, das Ausgangssignal des UND-Glieds 324 V bildet das PWM-Signal PWMV für den IGBT des oberen Arms der V-Phase, das Ausgangssignal des UND-Glieds 325 V bildet das PWM-Signal PWMY für den IGBT des unteren Arms der V- Phase, das Ausgangssignal des UND-Glieds 324 W bildet das PWM-Signal PWMW für den IGBT des oberen Arms der W-Phase, und das Ausgangssignal des UND-Glieds 325 W bildet das PWM- Signal PWMZ für den IGBT des unteren Arms der W-Phase.

Der Totzeit-Generator 323U des Signalgenerators 32 erhält beispielsweise das PWM-Signal PWMU und das diesem gegenüber mittels des Inverters 322U um 180° phasenverschobene Signal als Eingangsignale. Zur Verhinderung eines Kurzschlusses infolge eines gleichzeitigen Einschaltens des IGBTs des oberen sowie desjenigen des unteren Arms einer Halbbrücke, wird zwischen den beiden Eingangssignalen eine Totzeit gebildet.

Wenn kein PWMOFF-Signal eingegeben wird (was heißen soll, daß das PWMOFF-Signal auf niedrigem Pegel liegt) bilden die Ausgangssignale des Totzeit-Generators 323U, die über die UND- Glieder 324U, 325U ausgegeben werden, die PWM-Signale PWMU, PWMX für den IGBT des oberen bzw. des unteren Arms der Halbbrücke der U-Phase. Wenn dagegen das PWMOFF-Signal eingegeben wird (wenn also das PWMOFF-Signal auf hohem Pegel liegt) werden von den UND- Gliedern 324U und 325U keine Ausgangssignale ausgegeben, und die PWM-Signale PWMU und PWMX sind so beschaffen, daß die von ihnen angesteuerten IGBTs gesperrt sind.

Die JP 7-7967A offenbart einen anderen Stand der Technik, der darauf abzielt, die Totzeit dadurch zu kompensieren, daß die Polarität des Motorstroms ermittelt wird und die PWM-Signale korrigiert werden. Anders ausgedrückt, soll eine Abweichung zwischen der Soll- und der Ist- Ausgangsspannung des Wechselrichters infolge des Einflusses der Totzeit vermieden werden. Diese Abweichung führt zu einer Verzerrung des Motorstroms. Genauer gesagt, betrifft die JP 7- 7967A ein Totzeit-Kompensationsverfahren für einen Wechselrichter zur Umwandlung von Gleichstrom in Wechselstrom und Lieferung des Wechselstroms an eine Last unter Verwendung von PWM-Signalen zum abwechselnden Ein- und Ausschalten der Schaltglieder in den oberen und unteren Armen unter Einsatz einer Totzeit, während derer diese Schaltglieder gleichzeitig ausgeschaltet werden. Kern bei diesem Stand der Technik ist ein Totzeit-Kompensationsverfahren zur Erfassung der Existenz von Stromfluß durch das Schaltglied entweder des oberen oder des unteren Arms, der Bestimmung der momentanen Polarität des Laststroms aus der Beziehung zwischen einer speziellen Stromleitrichtung und der Existenz von Strom in dem betroffenen Schaltglied während des Einschaltzustands dieses Schaltglieds, wobei nach Maßgabe dieser momentanen Polarität das Einschaltintervall des PWM-Signals für den Arm einer Seite unter den PWM-Signalen, die an den oberen und den unteren Arm ausgegeben werden, um eine vorbe­ stimmte Korrekturgröße verlängert wird, und zusätzlich das Einschaltintervall des PWM-Signals für den Arm der anderen Seite um die erwähnte Korrekturgröße verkürzt wird.

Noch genauer offenbart dieser Stand der Technik eine Wechselrichteranordnung zur Umwandlung von Gleichstrom in Wechselstrom und zur Lieferung dieses Wechselstroms an eine Last, umfassend eine Schaltanordnung, die an eine Gleichstromquelle angeschlossen ist, und in der Form oberer und unterer Arme jeweils mit einem Schaltglied ausgebildet ist, welche abwechselnd ein- und ausgeschaltet werden, einen PWM-Signalgenerator und einen Treiber zur Ansteuerung der Schaltglieder nach Maßgabe eines PWM-Signals, wobei die Wechselrichteranordnung enthält: eine Einrichtung zur Erfassung der Existenz von Stromfluß durch das Schaltglied entweder des oberen oder des unteren Arms, eine Stromrichtungserfassungseinrichtung, die mit dem PWM- Signalgenerator und der Stromerfassungseinrichtung verbunden ist und die momentane Polarität eines Laststroms aus dem Zusammenhang zwischen einer bestimmten Stromleitrichtung und der Existenz von Strom in einem Schaltglied während des Einschaltzustands dieses Schaltglieds ermittelt, und eine Einrichtung zur Ausgabe entweder eines Spannungsbefehls an den PWM- Signalgenerator oder eines Signals zur Korrektur einer PWM-Wellenform nach Maßgabe der Polarität des Laststroms.

Ein anderer, in der JP 2560728B offenbarter Stand der Technik bezieht sich auf eine Schaltung zur Verriegelung des Einschaltens eines als Schaltglied eingesetzten Transistors, um die Totzeit eines Schaltvorgangs minimal zu halten und zugleich einen Transistorarmkurzschluß zu verhin­ dern. Dabei besteht die Idee darin, daß die Verriegelungseinrichtung, wenn der Transistor auf eines Arms einer Halbbrücke abgeschaltet wird, feststellt, daß eine Sperrspannung zwischen Basis und Emitter des Transistors auftritt und dann ein Einschaltsignal an den Transistor des Arms gibt.

Bei dem anhand der Fig. 6 und 7 erläuterten Stand der Technik müssen die Schalteigenschaf­ ten des IGBT zur Einstellung der Totzeit über die Totzeit-Generatoren 323U, 323V und 323W bekannt sein.

Zur Bestimmung der Totzeit bis zum Anlegen eines Einschaltsignals an den IGBT beispielsweise des oberen Arms nach Anlegen eines Abschaltsignals an den IGBT des unteren Arms muß beispielsweise die maximale Zelt t_off(max) berücksichtigt werden, die vom Anlegen des Abschalt­ signals an den IGBT im unteren Arm verstreicht, bis dessen Kollektorstrom praktisch null geworden ist. Entsprechend muß die minimale Zeit t_on(min) berücksichtigt werden, die nach Anlegen eines Einschaltsignals an den IGBT des oberen Arms verstreicht, bis der Kollektorstrom dieses IGBT zu fließen beginnt. Ausreichend Zeit muß einkalkuliert werden, um einen Kurzschluß infolge eines gleichzeitigen Einschaltens der IGBTs des oberen und des unteren Arms zu verhin­ dern. Die beiden genannten Zeiten t_off(max) und t_on(min) werden im allgemeinen unter Verwendung vorhandener standardisierter Treiberschaltungen gemessen.

Wenn jedoch zur Verbesserung der Eigenschaften, etwa zur Verringerung der Schaltverluste, ein anderer IGBT eingesetzt wird, entsteht das Problem, daß dessen Schaltverhalten geprüft werden muß und die Totzeit bei jedem IGBT neu eingestellt werden muß. Die Schaltzeit eines IGBT oder dergleichen Leistungsschaltglied hängt im großen Ausmaß von der Treiberschaltung und dem Treibermodus sowie von den Eigenschaften des Schaltglieds selbst ab. Da das Schaltverhalten eines Leistungs-Halbleiterbauelements erst ermittelt werden kann, wenn eine Treiberschaltung unter Einsatz eines IPM und das Leistungs-Halbleiterbauelement kombiniert werden, entsteht, anders ausgedrückt, außerdem die Notwendigkeit, die Totzeit neu einzustellen, wenn die IPM- Schaltung tatsächlich hergestellt wird.

In der Vergangenheit hat man die Totzeit zur Erzielung einer ausreichenden Toleranz eher etwas größer als zu klein gewählt, was jedoch auch problematisch war, weil der Fehler in der Ist- Ausgangsspannung und die Stromverzerrung mehr ins Gewicht fielen und das Steuerverhalten des Wechselrichters somit schlechter wurde.

Bei dem in der JP 7-7967A offenbarten Stand der Technik geht es ausschließlich darum, die Totzeit zu kompensieren und nicht darum, das Schalten mit automatisch eingestellter optimaler Totzeit auszuführen. Ferner sind bei diesem Stand der Technik eine Stromrichtungserfassungsein­ richtung zur Ermittlung der Polarität des Motorstroms (Laststroms) und eine Korrektursignalaus­ gabeeinrichtung zur Ausgabe, nach Maßgabe der Strompolarität, entweder eines Spannungsbe­ fehls an den PWM-Signalgenerator oder eines Signals zur Korrektur eines PWM-Befehls wesent­ lich. Diese Einrichtungen tragen aber dazu bei, den Schaltungsaufbau insgesamt komplexer zu machen.

Die Einschaltverriegelungseinrichtung des in der JP 2560728B offenbarten Standes der Technik besteht aus einem Komparator zum Vergleich der Sperrspannung zwischen der Basis und dem Emitter des Transistors des einen Arms mit einem Referenzwert und einem NAND-Glied, dem das Ausgangssignal des Komparators direkt eingegeben wird und das ein Einschaltsignal für den Transistor des anderen Arms erzeugt.

Da jedoch das Referenzpotential für den Transistor im oberen Arm anders als das für den Transistor im unteren Arm ist, ist ein normaler Betrieb ohne isolierenden (potential trennenden) Verstärker oder einen Optoisolator zwischen dem Ausgang des Komparators und einem Transi­ stor nicht möglich, was Probleme hinsichtlich der Praktikabilität aufwirft.

Aufgabe der vorliegenden Erfindung ist es, die vorgenannten Probleme des Standes der Technik zu beseitigen und ein Leistungshalbleitermodul zu schaffen, bei dem die optimale Totzeit automatisch ohne Beeinflussung von einer Treiberschaltung, einem Treibermodus oder den Eigenschaften einzelner Leistungs-Halbleiterbauelemente einstellbar ist. Eine weitere Aufgabe der Erfindung ist es, die Steuerungsperformance des Wechselrichters dadurch zu verbessern, daß keine Totzeit eingestellt wird, die länger ist als nötig. Schließlich soll die optimale Einstellung der Totzeit mit einem relativ einfachen Schaltungsaufbau möglich sein.

Diese Aufgabe wird durch ein Halbleiterleistungsmodul gemäß Patentanspruch 1 gelöst. Vorteil­ hafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Mit der vorliegenden Erfindung wird somit ein Halbleitermodul geschaffen, daß beispielsweise einen Wechselrichter darstellt und wenigstens zwei Leistungs-Halbleiterbauelemente, etwa IGBTs enthält, die in einem oberen bzw. einem unteren Arm angeordnet sind, sowie Treiberschaltungen zur Ansteuerung dieser Halbleiterbauelemente.

Die Erfindung zeichnet sich durch eine Nullstrom-Detektoranordnung und eine Treibersignal- Generatoranordnung aus, wie nachfolgend beschrieben. Die Nullstrom-Detektoranordnung hat die Funktion festzustellen, daß der Ausgangsstrom des Halbleiterbauelements des einen der beiden Arme praktisch null geworden ist, und der Treibersignalgenerator hat die Funktion, ein tatsächli­ ches Treibersignal für das Halbleiterbauelement des anderen Arms zu erzeugen, wenn ein Ausgangssignal vom Nullstromdetektor vorliegt (ein Signal, das anzeigt, daß festgestellt wurde, daß der Strom im wesentlichen null ist) und ein Einschaltbefehl für das Halbleiterbauelement dieses anderen Arms vorliegt.

Beispielsweise kann die Nullstrom-Detektoranordnung mit Strommeßschaltungen, etwa einem Stromwandler oder Nebenschlußwiderstand, am Ausgang eines Halbleiterbauelements zum direkten Messen des Ausgangsstroms des Bauelements und zum Feststellen, daß der Wert des Stroms praktisch null geworden ist, realisiert werden. Alternativ kann die Nullstrom-Detektoran­ ordnung auch so beschaffen sein, daß sie von einem Anschluß im Halbleiterbauelement selbst, etwa einem Meßemitter, einen dem Ausgangsstrom proportionalen Strom mißt.

Es ist ebenso möglich, die Nullstrom-Detektoranordnung in der Form auszubilden, daß der Ausgangsstrom anhand der Spannung am Steueranschluß eines Halbleiterbauelements ermittelt wird (im Fall eines IGBT ist dies die Spannung zwischen Gate und Emitter).

Schließlich ist es als weitere Alternative möglich, die Nullstrom-Detektoranordnung in der Form auszubilden, daß eine Induktivität vorgesehen wird, durch die der Ausgangsstrom des Halbleiter­ bauelements fließt, und den Zustand, daß der Strom praktisch null geworden ist, anhand von Stromänderungen in dieser Induktivität zu erfassen.

Bei einer bevorzugten Ausführungsform der Erfindung werden die Nullstrom-Detektoranordnung und die Treibersignal-Generatoranordnung als HVICs ausgebildet. Dabei ist die Treibersignal- Generatoranordnung hauptsächlich aus Logikschaltungen wie UND-Gliedern und Invertern aufgebaut.

Die vorliegende Erfindung wird beispielsweise als Halbleitermodul in einem PWM-Wechselrichter eingesetzt, und ein Einschaltbefehl, der in diesem Fall dem Treibersignalgenerator eingegeben wird, stellt ein PWM-Signal dar, das durch Vergleich einer Ausgangsspannung mit einer Träger- oder Modulationswelle des Wechselrichters erzeugt wurde.

Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen. Es zeigen:

Fig. 1 ein Schaltbild eines ersten Ausführungsbeispiels der vorliegenden Erfindung,

Fig. 2 in einem Zeitdiagramm Signalverläufe zur Erläuterung der Arbeitsweise des ersten Ausführungsbeispiels,

Fig. 3 ein Schaltbild eines zweiten Ausführungsbeispiels der Erfindung,

Fig. 4 ein Schaltbild eines dritten Ausführungsbeispiels der Erfindung,

Fig. 5 ein Schaltbild eines vierten Ausführungsbeispiels der Erfindung,

Fig. 6 ein Blockdiagramm des Standes der Technik,

Fig. 7 ein Blockdiagramm wesentlicher Teile in Fig. 6.

Fig. 1 zeigt ein Schaltbild eines ersten Ausführungsbeispiels der Erfindung. Obwohl Fig. 1 eine Treiberschaltung und eine Strommeßschaltung für ein Phasensegment bzw. eine Halbbrücke eines Wechselrichterelements zeigt, kann der Schaltungsaufbau von Fig. 1 drei Halbbrücken für einen dreiphasigen Wechselrichter aufweisen.

Das in Fig. 1 gezeigte Halbleiter-Leistungsmodul 100A umfaßt einen IGBT 121 als Leistungs- Halbleiterbauelement im oberen Arm der Halbbrücke, eine Freilaufdiode 122, die zu dem IGBT 121 antiparallel geschaltet ist, einen IGBT 123 als Leistungs-Halbleiterbauelement im unteren Arm der Halbbrücke, eine Freilaufdiode 124, die zum IGBT 123 antiparallel geschaltet ist, eine Strommeßschaltung 111 zwischen dem Emitter des IGBT 121 und einem Wechselstromaus­ gangsanschluß M sowie eine Strommeßschaltung 112 zwischen dem Emitter des IGBT 123 und dem negativen Gleichstromeingangsanschluß N. Mit P ist in Fig. 1 der positive Gleichstromein­ gangsanschluß bezeichnet.

Die Strommeßschaltungen 111 und 112 sind beispielsweise aus einem Stromtransformator bzw. Stromwandler und/oder einem Nebenschlußwiderstand aufgebaut.

Das Ausgangssignal der Strommeßschaltung 11 wird einer Nullstrom-Detektorschaltung 107 geliefert, an der als ein weiteres Eingangssignal eine Referenzspannung V_ref anliegt. In ähnlicher Weise wird das Ausgangssignal der Strommeßschaltung 112 einer Nullstrom-Detektorschaltung 108 geliefert, an der als zweites Eingangssignal ebenfalls eine Referenzspannung V_ref anliegt.

Die Strommeßschaltungen 111 und 112 und die Detektorschaltungen 107 und 108 bilden eine Nullstrom-Detektoranordnung.

An einem Eingangsanschluß A des Leistungsmoduls 100A wird ein PWM-Signal eingegeben, welches als Signal a (Einschaltbefehl) zum Ein- und Ausschalten der IGBTs 121 und 123 einem Eingang eines UND-Glieds 101 sowie einem Inverter 103 geliefert wird.

Das Ausgangssignal c der Detektorschaltung 108 liegt an dem anderen Eingang des UND-Glieds 101 an, und dessen Ausgangssignal a' liegt an einem Eingang eines UND-Glieds 102 an.

An einem Eingangsanschluß G des Leistungsmoduls 100A wird ein PWMOFF-Signal eingegeben, welches als Signal g an dem anderen Eingang des UND-Glieds 102 anliegt.

Das Ausgangssignal a" des UND-Glieds 102 wird über eine Pegelschieberschaltung 109 von einer Treiberschaltung 110 zu einem Treibersignal für den oberen Arm, das heißt zur Ansteuerung des IGBT 121 umgesetzt.

Das Ausgangssignal der Detektorschaltung 107 wird von der Pegelschieberschaltung 109 zu einem Signal e umgesetzt, welches an einem Eingang eines UND-Glieds 104 anliegt. Das Ausgangssignal b des Inverters 103 liegt an dem anderen Eingang des UND-Glieds 104.

Das Ausgangssignal b' des UND-Glieds 104 liegt an einem Eingang, das Signal g am anderen Eingang eines UND-Glieds 105, dessen Ausgangssignal f einer Treiberschaltung 106 geliefert wird und von dieser zu einem Treibersignal zur Ansteuerung des IGBT 123 im unteren Arm gemacht wird.

Bei dem oben beschriebenen Aufbau stellen die UND-Glieder 101, 102, 104 und 105, der Inverter 103, die Pegelschieberschaltung 109 sowie die Treiberschaltungen 110 und 106 eine Treibersignal-Generatoranordnung dar.

Die Nullstrom-Detektoranordnung mit den Strommeßschaltungen 111 und 112 und den Detektor­ schaltungen 107 und 108 werden von HVICs gebildet.

Als nächstes soll die Arbeitsweise dieses Ausführungsbeispiels unter Bezugnahme auf das Zeitdiagramm in Fig. 2 erläutert werden.

Das PWM-Signal a, das über den Eingangsanschluß A eingegeben wird, stellt einen Einschaltbe­ fehl für den IGBT 121 des oberen Arms dar, wenn es "H" ist, sich also auf hohem Pegel befindet, und stellt einen Einschaltbefehl für den IGBT 123 des unteren Arms dar, wenn es "L" ist, sich also auf niedrigem Pegel befindet.

Da das Signal b aufgrund der Funktion des Inverters 103 gegenüber dem Signal a invertiert ist, ist es, wenn das Signal a "H" ist, "L", und stellt dann also einen Ausschaltbefehl für den IGBT 123 dar. Wenn das Signal a "L" ist, ist dementsprechend das Signal b "H" und stellt dann einen Einschaltbefehl für den IGBT 123 dar.

Die Strommeßschaltungen 111 und 112 messen eine zum Ausgangsstrom (Kollektorstrom) des jeweiligen IGBTs 121 bzw. 123 proportionale Spannung, und der Zustand, daß dieser Ausgangs­ strom im wesentlichen null ist, wird von der Detektorschaltung 107 bzw. 108 festgestellt.

Ein Nullstrom-Detektorsignal (das Signal c) vom IGBT 123 wird vom UND-Glied 101 mit dem Signal a zur Bildung des logischen Produkts verknüpft, welches als Signal a' dem UND-Glied 102 eingegeben wird. Das UND-Glied 102 gibt das Signal a' als Signal a" aus, wenn das PWMOFF- Signal g "H" ist. Dieses Signal a" wird von der Pegelschieberschaltung 109 zu einem Signal d gemacht, das heißt einem Signal mit dem Kollektorpotential des IGBT 121 als Referenzpotential. Dieses Signal d liegt am Eingang der Treiberschaltung 110 an und stellt somit ein Treibersignal dar, das den IGBT 121 des oberen Arms einschaltet. Ein Nullstrom-Detektorsignal von der Detektorschaltung 107 wird von der Pegelschieberschaltung 109 zu einem Signal e gemacht, dessen Referenzpotential das Kollektorpotential des IGBT 123 ist. Das Signal e wird im UND- Glied 104 mit dem Signal b zu einem logischen Produkt verknüpft, welches als Signal b' ausgegeben wird. Dieses Ausgangssignal b' vom UND-Glied 104 wird dann im UND-Glied 105 mit dem PWMOFF-Signal g verknüpft, so daß, wenn das Signal g "H" ist, das Signal b' vom UND-Glied 105 als Signal f ausgegeben wird. Das Signal f liegt am Eingang der Treiberschaltung 106 für den unteren Arm und stellt das Treibersignal dar, das den IGBT 123 einschaltet.

Wie aus Fig. 2 hervorgeht, läuft die Anstiegsflanke des Treibersignals d für den IGBT 121 um eine Totzeit t₀ der Anstiegsflanke des PWM-Signals a nach. In ähnlicher Weise läuft die Anstiegs­ flanke des Treibersignals f für den IGBT 123 der Anstiegsflanke des invertierten PWM-Signals b um eine Totzeit t₁ nach. Diese Totzeiten werden automatisch in die entsprechenden Signalver­ läufe eingesetzt und verhindern einen Kurzschluß durch gleichzeitigen Leitungszustand beider IGBTs 121 und 123.

Wie zuvor erläutert, wird bei dem anhand der Fig. 6 und 7 beschriebenen Stand der Technik eine solche Totzeit durch eine Steuerung (offene Steuerschleife) eingestellt, weshalb die Schalteigenschaften des jeweiligen IGBT bei der Festlegung der Totzeit bekannt sein müssen. Im Gegensatz dazu wird bei dem voranstehenden Ausführungsbeispiel der Erfindung die Tatsache, daß der Stromfluß, beispielsweise durch den IGBT 123 im unteren Arm, praktisch null geworden ist, mit Hilfe der Nullstrom-Detektoranordnung (Strommeßschaltung 112 und Detektorschaltung 108) festgestellt, diese Feststellung wird in Form des Signals c rückgekoppelt und das Treiber­ signal d für den IGBT 121 im oberen Arm wird unter Verwendung dieses rückgekoppelten Signals c und des PWM-Signals a sowie des PWMOFF-Signal g erzeugt. In ähnlicher Weise wird die Tatsache, daß der Stromfluß durch den IGBT 121 im oberen Arm praktisch null geworden ist, mit Hilfe der Nullstrom-Detektoranordnung (Strommeßschaltung 111 und Detektorschaltung 107) festgestellt, diese Feststellung als Signal e zurückgekoppelt und das Treibersignal f für den IGBT 123 im unteren Arm aus diesem Signal e, dem Signal b sowie dem PWMOFF-Signal g erzeugt.

Selbst wenn bei dieser Ausgestaltung die Schalteigenschaften der einzelnen IGBTs unbekannt sind, wird eine ausreichend lange Totzeit automatisch eingestellt. Wenn daher ein Leistungsmo­ dul 100A aus einem HVIC mit einer Treiberschaltung und einem Wechselrichterelement aufge­ baut wird, entfällt die Mühe des Neueinstellens der Totzeit unter Berücksichtigung des Ansteue­ rungsmodus für den IGBT, wie dies in der Vergangenheit nötig war. Bei jedem Schaltvorgang eines der IGBTs wird die Totzeit automatisch aufgrund der Feststellung, daß der tatsächliche Kollektorstrom praktisch null geworden ist eingestellt, womit jegliches Problem bei der Einstellung der Totzeit beseitigt ist.

Außerdem besteht keine Notwendigkeit mehr, die Totzeit länger als nötig zu machen, so daß die Ist-Ausgangsspannung des Wechselrichters nahe bei der Sollspannung liegt, eine Verzerrung der Ausgangsspannung und des Ausgangsstroms minimal wird und somit die Steuerungsfähigkeit verbessert wird.

Was schließlich den Schaltungsaufbau betrifft, kann, da die verschiedenen Logikschaltungen, die Treiberschaltungen 106 und 110, die Strommeßschaltungen 111 und 112 und die Detektorschal­ tungen 107 und 108 als HVICs eingebaut werden können und mit einem Wechselrichterelement kombiniert werden können, der Schaltungsaufbau einfacher gemacht werden, was eine Verringe­ rung der Herstellungskosten ermöglicht.

Unter Bezugnahme auf Fig. 3 soll nun ein zweites Ausführungsbeispiel der Erfindung beschrieben werden. In den Fig. 1 und 3 sind gleiche Elemente mit gleichen Bezugszeichen versehen, und die nachfolgende Beschreibung beschränkt sich auf die Unterschiede zwischen den beiden Ausführungsbeispielen.

Im Halbleiter-Leistungsmodul 100B des zweiten Ausführungsbeispiels gemäß Fig. 3 unterscheidet sich der Aufbau der Nullstrom-Detektoranordnung zur Feststellung, daß der Stromfluß durch den IGBT 121B bzw. 123B praktisch null geworden ist, von der entsprechenden Detektoranordnung des ersten Ausführungsbeispiels.

Beim zweiten Ausführungsbeispiel sind der IGBT 121B, der dem IGBT 121 des ersten Ausfüh­ rungsbeispiels entspricht, und der IGBT 123B, der dem IGBT 123 des ersten Ausführungsbeispiel entspricht, mit sogenannten Meßemittern ausgestattet, die der Erfassung eines dem Hauptstrom proportionalen Mikrostroms dienen. Diese Meßemitter sind über jeweilige Widerstände 113 bzw. 114 mit Masseanschlüssen (GND-Anschlüssen) verbunden. Da bei diesem Aufbau Spannungen proportional den Ausgangsströmen (Kollektorströmen) des IGBT 121B bzw. 123B über den Widerständen 113 bzw. 114 erzeugt werden, kann man durch Anlegen dieser Spannungen an die Nullstrom-Detektorschaltungen 107, 108 feststellen, daß bzw. wann die Ausgangsströme der IGBTs 121B , 123B praktisch null sind.

In diesem Fall stellen die Meßemitter der IGBTs, die Widerstände 113, 114 und die Detektor­ schaltungen 107 und 108 die Nullstrom-Detektoranordnung dar.

Weiterhin wird bei diesem zweiten Ausführungsbeispiel das PWMOFF-Signal (Signal g in Fig. 1) nicht eingegeben, und der Aufbau der Logikschaltungen zur Erzeugung des Treibersignals d für den oberen Arm und des Treibersignals f für den unteren Arm ist einfacher als bei dem ersten Ausführungsbeispiel.

So wird das Ausgangssignal a' des UND-Glieds 101 direkt der Pegelschieberschaltung 109 eingegeben, um das Treibersignal d zu erzeugen, während das Ausgangssignal b' des UND-Glieds 104 direkt als Treibersignal f verwendet wird.

Bei diesem Ausführungsbeispiel stellen die UND-Glieder 101, 104, der Inverter 103, die Pegel­ schieberschaltung 109 sowie die Treiberschaltungen 110 und 106 eine Treibersignal-Generator­ anordnung dar.

Da auch bei diesem zweiten Ausführungsbeispiel die Tatsache festgestellt wird, daß der Strom durch den IGBT 121B bzw. 123B praktisch null geworden ist und die Totzeit zwischen den Signalen d und f abhängig von dieser Feststellung ist, werden die gleichen Vorteile wie mit dem ersten Ausführungsbeispiel erzielt.

Ein drittes Ausführungsbeispiel der Erfindung wird unter Bezugnahme auf Fig. 4 beschrieben. Wiederum sind Elemente gleich denen in den Fig. 1 und 3 mit denselben Bezugszeichen versehen, und die nachfolgende Erläuterung beschränkt sich auf die Unterschiede gegenüber den vorangegangenen Ausführungsbeispielen.

Bei dem Halbleiter-Leistungsmodul 100C des in Fig. 4 gezeigten dritten Ausführungsbeispiels unterscheidet sich der Aufbau der Nullstrom-Detektoranordnung, mit der festgestellt werden soll, daß bzw. wann der Stromfluß durch den IGBT 121 bzw. derjenige durch den IGBT 123 praktisch null geworden ist, von den entsprechenden Anordnungen des ersten und des zweiten Ausfüh­ rungsbeispiels.

Die Kollektorströme IC des IGBT 121 und 123 werden von jeweiligen Gatespannungen (Gate- Emitterspannungen) V_ge gesteuert. Wenn daher die Gatespannung V_ge ausreichend kleiner wird als die Schwellenspannung des IGBT 121 bzw. 123 und auf einen Wert nahe 0 V fällt, befindet sich der IGBT 121 bzw. 123 im Sperrzustand und man kann davon ausgehen, daß der Kollektorstrom I_c praktisch null ist. Vor diesem Hintergrund ist das dritte Ausführungsbeispiel so aufgebaut, daß die Gatespannungen V_ge des IGBTs 121 und des IGBTs 123 Nullstrom-Detektorschaltungen 107 bzw. 108 eingegeben und mit einer Referenzspannung (Schwellenspannung) verglichen werden und auf diese Weise die Tatsache festgestellt wird, daß der Strom des IGBT 121 bzw. derjenige des IGBT 123 im wesentlichen null ist.

Gatespannungsmeßmittel für den IGBT 121 und den IGBT 123 und die Detektorschaltungen 107 und 108 bilden hier die Nullstrom-Detektoranordnung.

Da der Aufbau der Logikschaltung und die Arbeitsweise zur Erzeugung der Totzeit gleich ist wie bei dem zweiten Ausführungsbeispiel, werden die gleichen Vorteile erzielt, ohne das dies noch mal im einzelnen beschrieben zu werden braucht.

Als letztes soll unter Bezugnahme auf Fig. 5 ein viertes Ausführungsbeispiel der Erfindung beschrieben werden. Wieder sind gleiche Elemente mit denselben Bezugszahlen bezeichnet wie in den Fig. 1, 3 und 4 und die Erläuterung soll sich auf die Unterschiede zu den vorangegange­ nen Ausführungsbeispielen beschränken.

Bei dem Halbleiter-Leistungsmodul 100D des in Fig. 5 gezeigten vierten Ausführungsbeispiel unterscheidet sich der Aufbau der Nullstrom-Detektoranordnung zur Erfassung, daß die Aus­ gangsströme der IGBTs 121, 123 praktisch null geworden sind, von den entsprechenden Anordnungen der ersten drei Ausführungsbeispiele.

Bei diesem vierten Ausführungsbeispiel sind Induktivitäten 115 und 116 zwischen den Emitter des IGBT 121 und den Wechselstromausgangsanschluß M bzw. den Emitter des IGBT 123 und den negativen Gleichstromeingangsanschluß N geschaltet. Diese Induktivitäten 115, 116 können unter Ausnutzung von Verdrahtungsinduktivitäten oder durch extra eingesetzte Induktivitäten realisiert werden.

Jeweils ein Anschluß dieser Induktivitäten 115, 116 ist mit einer Nullstrom-Detektorschaltung 107 bzw. 108 verbunden, während der andere Anschluß der Induktivitäten mit einem GND- Anschluß verbunden ist.

Die Induktivitäten 115, 116 und die Detektorschaltungen 107, 108 bilden hier die Nullstrom- Detektoranordnung.

Wenn sich der durch die Induktivität 115 bzw. 116 fließende Strom ändert, wird eine Spannung der Größe L.(di/dt) erzeugt und, wenn der Strom i praktisch null geworden ist, wird auch die Höhe dieser Spannung L.(di/dt) praktisch null. Dieses vierte Ausführungsbeispiel ist also so aufgebaut, daß die Tatsache, daß der Ausgangsstrom des IGBT 121 bzw. 123 im wesentlichen null geworden ist, von der Nullstrom-Detektorschaltung 107 bzw. 108 durch Messen der Spannung über der Induktivität 115 bzw. 116 festgestellt wird.

Da der Aufbau der Logikschaltung und die Arbeitsweise zur Erzeugung der Totzeit gleich sind wie bei dem zweiten und dem dritten Ausführungsbeispiel, werden die gleichen Vorteile erzielt, ohne daß dies noch mal im einzelnen erläutert werden müßte.

Bei allen vorgenannten Ausführungsbeispielen wird als Halbleiterbauelement für die Schaltglieder im oberen und im unteren Arm des bzw. der Halbbrücken des Wechselrichterelements ein IGBT eingesetzt. Es sei betont, daß die Erfindung nicht auf dem Einsatz eines IGBT für diesen Zweck beschränkt ist, sondern daß genausogut andere Leistungs-Halbleiterbauelemente, beispielsweise auch ein FET (Feldeffekttransistor), verwendet werden kann.

Außerdem ist der im Leistungsmodul der Erfindung eingesetzte Wechselrichter nicht auf einen dreiphasigen Wechselrichter beschränkt, vielmehr könnte es sich auch um einen einphasigen Wechselrichter oder einen mehrphasigen Wechselrichter mit mehr als drei Phasen handeln. Gleichermaßen könnte anstelle des Wechselrichters ein anderer Stromrichter eingesetzt werden.

Wie voranstehend erläutert, wird bei der vorliegenden Erfindung der Ausgangsstrom eines Leistungs-Halbleiterbauelements in einem der beiden Arme einer Halbbrücke gemessen und ein Detektorsignal erzeugt, wenn der Strom im wesentlichen null geworden ist. Unter Verwendung dieses Detektorsignals und eines Einschaltbefehls für das Leistungs-Halbleiterbauelement des anderen Arms der Halbbrücke wird ein Steuersignal zum Einschalten des Bauelements dieses anderen Arms erzeugt.

Weil somit die vorliegende Erfindung dafür sorgt, daß das Bauelement dieses anderen Arms eingeschaltet wird, nachdem festgestellt wurde, daß das Bauelement des einen Arms praktisch gesperrt ist, wird es möglich, die optimale Totzeit automatisch einzustellen, ohne Beeinflussung durch die Treiberschaltung oder den Treibermodus der Halbleiterbauelemente oder die Schalt­ eigenschaften einzelner Halbleiterbauelemente.

Aus diesem Grund braucht gemäß der vorliegenden Erfindung die Totzeit auch nicht mehr länger als nötig eingestellt zu werden, so daß die Verzerrung der Ausgangsspannung und des Aus­ gangsstroms minimiert werden, was zu einem besseren Antwortverhalten beiträgt, Schwingun­ gen und dadurch hervorgerufene Geräusche eines Wechselrichters oder dergleichen mindert und insgesamt das Steuerungsvermögen verbessert.

Da der Aufbau der Nullstrom-Detektoranordnung und der Treibersignal-Generatoranordnung relativ einfach sind, ist es möglich ein sehr praktikables Halbleiterleistungsmodul mit geringen Kosten zur Verfügung zu stellen.

Claims (10)

1. Halbleiter-Leistungsmodul mit zwei Leistungs-Halbleiterbauelementen (121, 123; 121B, 123B) in einem oberen bzw. einem unteren Arm und Treiberschaltungen (110, 106) zur Ansteuerung dieser Leistungs-Halbleiterbauelemente, umfassend:
eine Nullstrom-Detektoranordnung (107, 108, 111, 112; 107, 108, 113, 114; 107, 108, 121, 123; 107, 108, 115, 116) zur Feststellung, daß der Ausgangsstrom des Leistungs- Halbleiterbauelements eines ersten der Arme im wesentlichen null geworden ist; und
eine Treibersignal-Generatoranordnung (101-106, 109, 110; 101, 103, 104, 106, 109, 110) zur Erzeugung eines tatsächlichen Treibersignals für das Leistungs-Halbleiterbauelement des zweiten Arms unter Verwendung eines Ausgangssignals der Nullstrom-Detektoranordnung und eines Einschaltbefehls für das Leistungs-Halbleiterbauelement des zweiten Arms.

2. Leistungsmodul nach Anspruch 1, bei dem die Nullstrom-Detektoranordnung Mittel (111, 112) zum direkten Messen des Ausgangsstroms eines Leistungs-Halbleiterbauelements umfaßt.

3. Leistungsmodul nach Anspruch 1, bei dem die Nullstrom-Detektoranordnung Mittel (113, 114, 121B, 123B) zum Messen eines dem Ausgangsstrom eines Leistungs-Halbleiterbau­ elements proportionalen Stroms umfaßt.

4. Leistungsmodul nach Anspruch 3, bei dem die Nullstrom-Detektoranordnung Mittel (113, 114) zum Messen eines Stroms proportional zum Ausgangsstrom von einem Meßemitter eines Leistungs-Halbleiterbauelements umfassen.

5. Leistungsmodul nach Anspruch 1, bei dem die Nullstrom-Detektoranordnung Mittel umfaßt, den Ausgangsstrom von der Spannung an einem Steueranschluß eines Leistungs- Halbleiterbauelements zu erfassen.

6. Leistungsbauelement nach Anspruch 1, bei dem die Nullstrom-Detektoranordnung Mittel (115, 116) umfaßt, um zeitliche Änderungen des Ausgangsstroms eines Leistungs- Halbleiterbauelements zu erfassen.

7. Leistungsmodul nach einem der Ansprüche 1 bis 6, bei dem die Nullstrom-Detektor­ anordnung, und die Treibersignal-Generatoranordnung aus einem oder mehreren Hochspannungs- ICs gebildet sind.

8. Leistungsmodul nach einem der Ansprüche 1 bis 7, bei dem die beiden Leistungs- Halbleiterbauelemente im oberen und unteren Arm eines Einphasensegments eines Wechselrich­ ters (35) angeordnet sind.

9. Leistungsmodul nach einem der Ansprüche 1 bis 8, bei dem der der Treibersignal- Generatoranordnung eingegebene Einschaltbefehl ein PWM-Signal ist.

10. Halbleiter-Leistungsmodul mit wenigstens einer eine Halbbrücke bildenden Reihenschaltung zweier Halbleiterschalter (121, 123; 121B, 123B) und mit Treiberschaltungen (110, 106) zur Ansteuerung dieser Halbleiterschalter, umfassend:
eine Nullstrom-Detektoranordnung (107, 108, 111, 112; 107, 108, 113, 114; 107, 108, 121, 123; 107, 108, 115, 116) zur Erzeugung eines ersten Detektorsignals, das anzeigt, daß der Ausgangsstrom eines ersten der beiden Halbleiterschalter im wesentlichen null geworden ist, sowie zur Erzeugung eines zweiten Detektorsignals, das anzeigt, daß der Ausgangsstrom des zweiten Halbleiterschalters im wesentlichen null geworden ist; und
eine Treibersignal-Generatoranordnung (101-106, 109, 110; 101, 103, 104, 106, 109, 110) zur Erzeugung eines Treibersignals zum Einschalten des ersten Halbleiterschalters als Antwort auf das zweite Detektorsignal und einen Einschaltbefehl für den ersten Halbleiterschal­ ter, sowie zur Erzeugung eines Treibersignals zum Einschalten des zweiten Halbleiterschalters als Antwort auf das erste Detektorsignal und einen Einschaltbefehl für den zweiten Halbleiterschal­ ter.