DE102018112147A1

DE102018112147A1 - Elektroantriebleistungswandler mit niedriger verzerrungstotzeiteinfügung

Info

Publication number: DE102018112147A1
Application number: DE102018112147.4A
Authority: DE
Inventors: Michael W. Degner; Chingchi Chen; Jun Kikuchi
Original assignee: Ford Global Technologies LLC
Current assignee: Ford Global Technologies LLC
Priority date: 2017-05-25
Filing date: 2018-05-21
Publication date: 2018-11-29
Also published as: CN108964498A; US9960726B1

Abstract

Ein Elektroantriebsystem eines elektrifizierten Fahrzeugs weist einen Leistungswandler mit einer Phasenzweigschaltvorrichtung auf, die von Pulsbreitenmodulation gesteuert ist, um mehrphasigen AC zu einem Traktionselektromotor zu liefern. Totzeitintervalle sind in Gatetreibersignale für die Schaltvorrichtungen eingefügt, ohne Einführen einer deutlichen Verzerrung in der Ausgabe des Wandlers. Eine Richtung von Stromfluss zwischen einem Phasenzweig und dem Motor wird detektiert. Wenn die Stromrichtung positiv ist, weisen untere Gatesignale für eine untere Schaltvorrichtung in dem Phasenzweig eine verzögerte ansteigende Flanke und eine vorgezogene abfallende Flanke auf, während obere Gatesignale nicht modifiziert sind. Wenn die Stromrichtung positiv ist, weisen obere Gatesignale für eine obere Schaltvorrichtung in dem Phasenzweig eine verzögerte ansteigende Flanke und eine vorgezogene abfallende Flanke auf, während untere Gatesignale nicht modifiziert sind.

Description

ALLGEMEINER STAND DER TECHNIK
Die vorliegende Erfindung betrifft im Allgemeinen Leistungswandler für ein Elektroantriebssystem eines elektrifizierten Fahrzeugs und, konkreter, Einfügen von Totzeitintervallen in Gatetreibersignale ohne Einfügen von deutlicher Verzerrung in den Ausgabestrom des Wandlers.
Elektrofahrzeuge, wie zum Beispiel Hybridelektrofahrzeuge (HEVs), Plug-in-Hybridfahrzeuge (PHEVs) und Batterieelektrofahrzeuge (BEVs), verwenden von Wechselrichtern angetriebene elektrische Maschinen, um Traktionsmoment und regeneratives Bremsmoment bereitzustellen. Ein typisches elektrisches Antriebssystem beinhaltet eine Gleichstrom-(DC-)Quelle (wie etwa einen Batteriesatz oder eine Brennstoffzelle), gekoppelt durch Leistungsschütze mit einem variablen Spannungswandler (WC), um eine Hauptbusspannung über einen Haupt-DC-Verbindungskondensator zu regeln. Ein Wechselrichter ist zwischen den Hauptbussen für den DC-Anschluss und einem Traktionselektromotor verbunden, um die DC-Leistung in eine Wechselstrom-(AC-)Leistung zu wandeln, die an die Windungen des Motors gekoppelt ist, um das Fahrzeug anzutreiben. Ein zweiter Wechselrichter kann ebenfalls zwischen dem Hauptbus und einem Generator (falls vorhanden) verbunden sein, um dem DC-Anschluss einen weiteren Leistungsströmungsverlauf von einer Antriebsmaschine, typischerweise einem Verbrennungsmotor, bereitzustellen.
Der Wechselrichter beinhaltet Transistorschaltvorrichtungen (wie etwa Bipolartransistoren mit isolierter Gate-Elektrode oder IGBTs), die in einer Brückenkonfiguration einschließlich einer Mehrzahl von Phasenzweigen verbunden sind. Eine typische Konfiguration beinhaltet einen Dreiphasenelektromotor, der durch einen Wechselrichter mit drei Phasenzweigen angetrieben wird. Eine elektronische Steuerung schaltet die Schalter ein und aus, um eine DC-Spannung vom Bus in eine AC-Spannung, die an dem Elektromotor anliegt, umzuwandeln, oder um eine AC-Spannung vom Generator in eine DC-Spannung am Bus gleichzurichten. In jedem Fall werden die Wechselrichter als Reaktion auf verschiedene erfasste Zustände, einschließlich der Drehposition der elektrischen Maschine(n) und des Stromflusses in jeder der Phasen, gesteuert.
Der Wechselrichter für den Elektromotor kann vorzugsweise die Impulsbreite der DC-Anschlussspannung modulieren, um einen Näherungswert eines sinusförmigen Stromausgangs zum Antreiben des Elektromotors mit einer gewünschten Drehzahl und einem gewünschten Drehmoment bereitzustellen. Impulsbreitenmodulations-(PWM)-Steuersignale, die an den Gates der IGBTs anliegen, schalten diese wie erforderlich ein und aus, sodass der resultierende Strom einem gewünschten Strom entspricht.
Da jeder Phasenzweig des Wechselrichters ein Paar von oberen und unteren Schaltvorrichtungen aufweist, die über den DC-Anschluss verbunden sind, ist wichtig, dass beide Vorrichtungen nicht gleichzeitig leiten (d. h. eingeschaltet sind). Andernfalls könnte das „Durchschießen“ des Phasenzweigs zu einer Beschädigung der Schaltvorrichtungen führen. Ein kurzes Zeitintervall, während dem sowohl die obere als auch die untere Schaltvorrichtung eines Phasenzweigs ausgeschaltet sind, bekannt als Totzeit, wird typischerweise in Verbindung mit PWM-Steuerung von Wechselrichtern verwendet, um Durchschuss zu verhindern. Jedoch führte das Einfügen einer Totzeit zu Verzerrung der Ausgabestromkurve, die an die Last abgegeben wird, und zu der Einführung von Steuerungsverzögerungen.
KURZDARSTELLUNG DER ERFINDUNG
In einem Aspekt der Erfindung umfasst ein Leistungswechselrichter einen Phasenzweig, der eine obere Schaltvorrichtung und eine untere Schaltvorrichtung aufweist, wobei eine Abzweigung zwischen der oberen und unteren Schaltvorrichtung dazu konfiguriert ist, an eine Last gekoppelt zu sein. Ein Stromsensor für den Phasenzweig detektiert eine positive oder negative Richtung eines Stromflusses von der Abzweigung zu der Last. Ein Gatetreiber ist an den Phasenzweig gekoppelt, der die obere Schaltvorrichtung gemäß einem oberen Gatesignal aktiviert und die untere Schaltvorrichtung gemäß einem unteren Gatesignal aktiviert. Eine Steuerung vergleicht ein PWM-Trägersignal mit einem befohlenen Tastverhältnissignal, um ein oberes und ein unteres Nennzeitsteuerungssignal zu erzeugen. Wenn die positive Richtung von Stromfluss detektiert wird, führt die Steuerung Folgendes durch 1) Erzeugen eines positiven Versatztastverhältnis, der um einen vorbestimmten positiven Versatz größer ist als das befohlene Tastverhältnis, 2) Vergleichen des PWM-Trägersignals mit dem positiven Versatztastverhältnissignal, um ein positives Versatzzeitsteuerungssignals zu erzeugen, 3) Erzeugen des oberen Gatesignals gemäß dem oberen Nennzeitsteuerungssignals, und 4) Erzeugen des unteren Gatesignals gemäß der logischen Inverse des positiven Versatzzeitsteuerungssignals. Wenn die negative Richtung von Stromfluss detektiert wird, führt die Steuerung Folgendes durch 1) Erzeugen eines negativen Versatztastverhältnis, der um einen vorbestimmten negativen Versatz kleiner ist als das befohlene Tastverhältnis, 2) Vergleichen des PWM-Trägersignals mit dem negativen Versatztastverhältnissignal, um ein negatives Versatzzeitsteuerungssignals zu erzeugen, 3) Erzeugen des oberen Gatesignals gemäß dem negativen Versatzzeitsteuerungssignal, und 4) Erzeugen des unteren Gatesignals gemäß dem negativen unteren Zeitsteuerungssignal.
Figurenliste

1 ist ein schematisches Blockdiagramm, das einen Antriebsstrang eines elektrifizierten Fahrzeugs nach einer Ausführungsform der vorliegenden Erfindung zeigt.
2 ist ein Wellenformdiagramm, das die Erzeugung von Gatesignalen mit und ohne eine eingefügten Totzeit zeigt.
3 ist ein Wellenformdiagramm, das ein alternatives Verfahren des Erzeugens einer Totzeit zeigt.
4 ist ein Blockschaltschema zum Erzeugen von Gatesignalen nach 3.
5 ist eine Darstellung, welche die Stromgröße von einem Phasenzweig während PWM-Betrieb zusammen mit Schwellenwerten zum Detektieren von positiven und negativen Stromflüssen zeigt.
6 ist eine schematische Darstellung eines Phasenzweigs und einer Komparatorschaltung zum Detektieren der positiven oder negativen Stromflüsse aus 5.
7 ist ein Wellenformdiagramm, das die Erzeugung von Gatesignalen mit Totzeiteinfügung gemäß der vorliegenden Erfindung zeigt.
8 ist ein Blockdiagramm, das Multiplexer zeigt, die angeordnet sind, um Gatesignale gemäß der vorliegenden Erfindung zu wählen.

DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
1 zeigt ein Hybridelektrofahrzeug 10 als eine Art von Fahrzeug zum Umsetzen der Totzeiteinfügung der vorliegenden Erfindung. Fahrzeugräder 11 können von einem Verbrennungsmotor 12 und/oder einem Traktionselektromotor 13 über ein Getriebe 14 angetrieben sein. Zum Bereitstellen von elektrischem Antrieb kann der Elektromotor 13 über einen Wechselrichter 15 angetrieben werden, der eine DC-Anschlussspannung an einem DC-Anschlusskondensator 16 empfängt. Die DC-Anschlussspannung kann aus der Umwandlung von DC-Leistung aus einem Batteriepack 17 durch einen fachbekannten Wandler 18 entstehen.
Der Wechselrichter 15 beinhaltet die Phasenzweige 20, 21 und 22, die an die Elektromotorphasenwicklungen 23, 24 und 25 in einer Brückenkonfiguration gekoppelt sind. Der Phasenzweig 20 weist eine obere Schaltvorrichtung 26 und eine untere Schaltvorrichtung 27 auf, die über den DC-Anschluss 16 verbunden sind und eine Abzweigung 28 zwischen den Vorrichtungen 26 und 27 bereitstellen, die mit der Wicklung 23 des Elektromotors 13 verbunden ist. Die Phasenzweige 21 und 22 sind ähnlich ausgelegt.
Die Schaltvorrichtungen können aus IGBTs, Antiparalleldioden, FETs mit breitem Bandabstand oder anderen Vorrichtungen bestehen. Jede der oberen und unteren Schaltvorrichtungen weist ein entsprechendes Gate-Terminal auf, das an Treiber 31 in einer Steuerung 30 gekoppelt ist. Die Stromsensoren 32, die an jede der Abzweigungen der Phasenzweige gekoppelt sind, messen den Stromfluss durch jede Phasenwicklung. Die gemessenen Stromgrößen werden von Sensoren 32 an Logikschaltungen 33 in der Steuerung 30 zur Verwendung bei der Bestimmung der PWM-Schaltsignale bereitgestellt, die auf die Schaltvorrichtungen vom Treiber 31 angewandt werden sollen. Wie im Fachbereich bekannt, kann der gemessene Strom mit einem gewünschten Elektromotorstrom verglichen werden, wie er gemäß einem Drehmomentbedarf 34 bestimmt wird, der von einer Bedienereingabe, wie etwa einem Gaspedal, abgeleitet werden kann, sodass der Bediener die Fahrzeuggeschwindigkeit steuern kann. Daher bestimmt die Stromrückkopplung ein PWM-Tastverhältnis in den Logikschaltungen 33, das dann verwendet wird, um den Zeitpunkt der PWM-Schaltsignale für die Phasenzweigschaltvorrichtungen zu erzeugen. Logikschaltungen 33 können dazu konfiguriert sein, Totzeiten gemäß der vorliegenden Erfindung wie nachstehend in Verbindung mit den 7 und 8 beschrieben einzuführen.
2 zeigt ein PWM-Trägersignal 35, das als dreieckige Wellenform bei einer hohen Frequenz (z. B. um 5 kHz) im Vergleich zu der Umdrehungsfrequenz des Motors erzeugt wird. Unter Verwendung eines bekannten PWM-Verfahrens zum Erzeugen von Gateantriebsschaltsignalen auf Grundlage von Stromregelung wird ein PWM-Tastverhältnissignal 36 als Reaktion auf einen Fehler zwischen dem detektieren Strom und einem Sollstrom erzeugt. Das Tastverhältnis 36 wird mit dem PWM-Trägersignal 35 verglichen, um die nachstehend in 2 gezeigten PWM-Signale gemäß einem Verlauf von Signalen zu erzeugen. Ein Signal 37 ist ein ursprüngliches Gatesignal der oberen Vorrichtung Guo (z. B. ein Nenn-Gatesignal ohne Totzeiteinführung), das einen niedrigen Logikpegel aufweist, wenn das PWM-Trägersignal 35 größer ist als das Tastverhältnissignal 36, und das einen hohen Logikpegel aufweist, wenn das Tastverhältnissignal 36 größer ist als das PWM-Trägersignal 35. Ein Signal 38 zeigt ein ursprüngliches unteres (Nenn-) Gatesignal der unteren Vorrichtung G_LO , das die logische Inverse des Guo-Signals 37 ist. Diese ursprünglichen Gatesignale können anders als durch Verwendung eines PWM-Trägersignals erzeugt werden, wie etwa durch direkte numerische Berechnung.
Zur Vermeidung eines Durchschusses, der unter Verwendung der ursprünglichen Gatesignale 37 und 38 auftreten könnte, ist folgendermaßen eine herkömmliche Totzeiteinfügung durchgeführt worden. Eine Wellenform 40 wird durch Einführen einer Zeitverzögerung (z. B. einer festen Totzeitverzögerung t_D ) in das Signal 37 erlangt. Die feste Zeitverzögerung steht für eine ausreichend lange Totzeiteinfügung, die ein gleichzeitiges Anschalten sowohl der oberen als auch unteren Schaltvorrichtung vermeidet, die infolge von Rauschen oder Unterschieden bei der Ausbreitungsverzögerung zwischen dem oberen und unteren Gatesignal (die typischerweise eine Dauer von mehreren Mikrosekunden aufweisen) auftreten könnten. Ein Gatesignal der oberen Schaltvorrichtung mit eingefügter Totzeit (G_UDI ) 41 wird durch Anwenden eines UND-Gatters (d. h. Bilden eines logischen UND) auf das ursprüngliche Gatesignal 37 und verzögerte Gatesignal 40 erlangt. Ein Signal 42 zeigt eine zeitverzögerte Version des unteren Gatesignals 38 unter Verwendung der gleichen festen Verzögerung t_D . Ein Gatesignal der unteren Schaltvorrichtung mit eingefügter Totzeit (G_LDI ) 43 wird als logisches UND des ursprünglichen Gatesignals der unteren Vorrichtung 38 und verzögerten Signals 42 erzeugt. Im Stand der Technik wurden obere bzw. untere Gatesignale mit eingefügter Totzeit 41 und 43 (G_UDI und G_LDI ) verwendet, um die Phasenzweigschaltvorrichtungen unter allen Bedingungen anzutreiben (d. h. mit einer Totzeit 44, die an jedem Schaltereignis eingefügt wird), wobei jeder positive Übergang einer Schaltvorrichtung, die anschaltet, verzögert wurde, während jeder negative Übergang einer Schaltvorrichtung, die abschaltet, unverändert bleibt.
Die ursprünglichen Nenn-PWM-Schaltsignale (vor der Totzeiteinfügung) arbeiten durch Bereitstellen einer Phasenspannung v, die dazu gedacht ist, einen Zielstrom i wie folgt zu erreichen: $i (t) = \frac{1}{L} \int_{t 0}^{t} v \cdot d t + i (t 0)$
wobei L die Phaseninduktanz ist. Das Integral weist die Einheit von Voltsekunden auf. Totzeiteinfügung erzeugt entweder fehlende oder überflüssige Voltsekunden (abhängig von Stromrichtung), was die Stromverzerrung erzeugt. Verschiedene Techniken wurden eingesetzt, um zu versuchen, die PWM-erzeugten Signale zu kompensieren und die fehlenden oder überflüssigen Voltsekunden, die von der Totzeiteinfügung eingeleitet wurden derart zu berücksichtigen, dass die Laststromverzerrung reduziert ist. Jedoch waren zusätzliche Hardwarefähigkeiten erforderlich und Kompensierung war nicht vollständig wirksam.
In der häufig zugewiesenen US-Anmeldeseriennummer 14/601300 kann die Einführung von Verzerrung als ein Ergebnis von Totzeiteinfügung durch Einfügen einer Totzeit auf eine Weise reduziert werden, welche die Voltsekunden der Schaltvorrichtung, die einen Ausgabestrom aktiv trägt, nicht ändert. Konkreter weist ein im Allgemeinen sinusförmiger Fluss von Strom i in einem bestimmten Phasenzweig eine positive Richtung auf, wenn er von der Phasenzweigabzweigung in eine Elektromotorphasenwicklung fließt und weist eine negative Richtung auf, wenn er von der Wicklung zu der Abzweigung fließt. Während Zeiten, in denen der Phasenstrom positiv ist, erfolgen Kommutierungen zwischen einer aktiven oberen Schaltvorrichtung und einer passiven unteren Schaltvorrichtung. Anders ausgedrückt ist nur die obere aktive Vorrichtung eingeschaltet, während die untere aktive Vorrichtung keinen Strom trägt, sogar wenn sie angeschaltet ist, da die Stromrichtung gegen sie fließt, sogar wenn beide Schaltvorrichtungen abwechselnd aktiviert sind. Ähnlich erfolgen Kommutierungen zwischen einer passiven oberen Vorrichtung und einer aktiven unteren Vorrichtung, wenn der Phasenstrom negativ ist.
Wenn die detektierte Stromrichtung positiv ist, weist das obere Gatesignal eine Anschaltzeit und eine Abschaltzeit auf, die jeweils um einen vorbestimmten Versatz (z. B. gleich einer Totzeit t_D ) in Bezug auf die Nenn-Gatesignale verlagert sind. Da sie gleichmäßig verlagert sind, gibt es keine Abweichung der gesamten Voltsekunden, die von der aktiven oberen Schaltvorrichtung geliefert werden. Das untere Gatesignal weist eine zusätzliche Totzeit auf, die durch Verzögern seiner Anschaltzeit in Bezug auf eine entsprechende Abschaltzeit des oberen Gatesignals und Vorrücken seiner Abschaltzeit in Bezug einer entsprechenden Anschaltzeit des oberen Gatesignals erzeugt wird. Da die untere Schaltvorrichtung passiv ist, wird die Totzeiteinfügung mit reduzierter Verzerrung bewerkstelligt.
Wenn die detektierte Stromrichtung positiv ist, weist das untere Gatesignal eine Anschaltzeit und eine Abschaltzeit auf, die jeweils um den vorbestimmten Versatz (z. B. gleich einer Totzeit t_D ) in Bezug auf die Nenn-Gatesignale verlagert sind. Da sie gleichmäßig verlagert sind, gibt es keine Abweichung der gesamten Voltsekunden, die von der aktiven unteren Schaltvorrichtung geliefert werden. Das obere Gatesignal ist mit einer zusätzlichen Totzeit erzeugt, die durch Verzögern seiner Anschaltzeit in Bezug auf eine entsprechende Abschaltzeit des unteren Gatesignals und Vorrücken seiner Abschaltzeit in Bezug auf eine entsprechende Anschaltzeit des unteren Gatesignals erzeugt wird. Da die obere Schaltvorrichtung in diesem Fall passiv ist, wird die Totzeiteinfügung mit reduzierter Verzerrung bewerkstelligt.
3 zeigt Signalwellenformen gemäß einem Verfahren nach US-Anmeldungsseriennummer 14/601300 zum Erzeugen vorkompensierter Gatesignale mit eingefügter Totzeit. In diesem Verfahren wird das PWM-Trägersignal mit Versatztastverhältnissignalen verglichen, statt mit dem Nennwert des herkömmlicherweise erlangten variablen Tastverhältnisses. Daher wird Stromrückkopplung verwendet, um den Nennzielwert des Tastverhältnissignals 36 auf eine bekannte Weise zu bestimmen. Ein „+Δ“ oder „positiv versetztes“ Tastverhältnissignal 50 wird durch Addieren eines vorbestimmten Versatzes zum Tastverhältnissignal 36 erlangt. Ein „-Δ“ oder „negativ versetztes“ Tastverhältnissignal 51 wird durch Subtraktion eines vorbestimmten Versatzes zum Tastverhältnissignal 36 erlangt. Das PWM-Trägersignal 35 weist eine vorbestimmte Steigung auf. In Anbetracht der Steigung und des Unterschieds zwischen dem positiv versetzten und negativ versetzten Tastverhältnisses (der zwei Mal dem vorbestimmten Versatz entspricht), definiert ein Totzeitfenster 54 ein Zeitintervall, das der gewünschten Totzeit t_D entspricht. Das Totzeitfenster 54 ist auf die Nennschaltübergangszeit ohne Totzeiteinfügung zentriert.
Auf Grundlage der Vergleiche unter Verwendung des positiv versetzten Tastverhältnisses und des negativ versetzten Tastverhältnisses sind gesonderte Paare von Gatesignalen mit eingefügter Totzeit zur Verwendung abgeleitet, wenn die Stromrichtung wie folgt positiv oder negativ ist. Ein Vergleich des PWM-Trägers mit einem positiv versetzten Tastverhältnis erzeugt ein oberes ursprüngliches positiv versetztes Gatesignal Guo+, das als eine Wellenform 55 gezeigt ist. Zu Herstellungszwecken eines entsprechenden Gatesignals für die untere Schaltvorrichtung ist das obere Gatesignal invertiert, um ein Signal G_UO+ bereitzustellen, das als eine Wellenform 56 gezeigt ist. Die Gatesignale G_UO+ und G_UO+ sind vorkompensierte Signale, welche die Basis zum Bilden von Gatesignalen mit eingefügter Totzeit bereitstellen, die verwendet werden sollen, wenn die Stromrichtung positiv ist.
Ein Vergleich des PWM-Trägers mit einem negativ versetzten Tastverhältnis erzeugt ein oberes ursprüngliches negativ versetztes Gatesignal Guo-, das als eine Wellenform 57 gezeigt ist. Zu Herstellungszwecken eines entsprechenden Gatesignals für die untere Schaltvorrichtung ist das obere Gatesignal invertiert, um ein Signal G_UO+ bereitzustellen, das als eine Wellenform 58 gezeigt ist. Die Gatesignale Guo- und G_UO+ sind vorkompensierte Signale, welche die Basis zum Bilden von Gatesignalen mit eingefügter Totzeit bereitstellen, die verwendet werden sollen, wenn die Stromrichtung negativ ist.
Die vorkompensierten Signale werden modifiziert, um Totzeitintervalle einzuführen, welche den Verzögerungs- und UND-Gatterprozess verwenden. Somit ist das obere ursprüngliche positiv versetzte Gatesignal Guo+ um die Totzeit t_D verzögert, um ein verzögertes Signal herzustellen, das als eine Wellenform 59 gezeigt ist. Anwenden eines UND-Gatters der Wellenform 59 mit nicht verzögerter Wellenform 55 stellt ein oberes positiv versetztes Gatesignal mit Totzeitverzögerung G_UO+DI her, das als Wellenform 60 gezeigt ist. Für das untere Gatesignal ist die invertierte Wellenform G_UO+ verzögert, um eine Wellenform 61 zu erzeugen, die mit der Wellenform 56 UND-verknüpft ist, um ein unteres positiv versetztes Gatesignal mit eingefügter Totzeitverknüpfung (G_UO+ )_DI herzustellen, das als eine Wellenform 62 gezeigt ist. Das positiv versetzte Tastverhältnis entspricht einem positiven Laststrom, so dass wenn der Laststrom positiv ist, die Wellenformen 60 und 62 (die G_UO+DI bzw. (G_UO+ )_DI entsprechen) ausgewählt sind als die Gatetreibersignale G_U und G_L .
Für eine negative Stromlast wird das negativ versetzte Tastverhältnis zum Erzeugen der Gatetreibersignale verwendet. Daher ist ein oberes ursprüngliches negativ versetztes Signal Guo- verzögert und auf das verzögerte und nicht verzögerte Signal wird dann ein UND-Gatter angewendet, um ein oberes negativ versetztes Gatesignal mit eingefügter Totzeit G_UO-DI herzustellen, das als Wellenform 63 gezeigt ist. Die invertierte Wellenform G_UO- ist verzögert und auf das verzögerte und nicht verzögerte Signal wird dann ein UND-Gatter angewendet, um ein oberes negativ versetztes Gatesignal mit eingefügter Totzeit (G_UO- )_DI herzustellen, das als Wellenform 64 gezeigt ist.
4 zeigt eine Logikschaltung 65 zum Erzeugen von Gatesignalen, wie in 3 gezeigt. Die Logikschaltung 65 kann dedizierte elektronische Schaltungskomponenten wie gezeigt beinhalten oder kann unter Verwendung einer programmierbaren Steuerung wie etwa einer Mikrosteuerung umgesetzt werden. Ein PWM-Tastverhältnisbefehl (z. B. unter Verwendung herkömmlicher PWM-Steuerverfahren erzeugt) wird in einem Addierer 66 um einen vorbestimmten Versatz erhöht. Die Größe des Versatzes entspricht einer Hälfte des gewünschten Totzeitintervalls und ist ferner abhängig von der Steigung des PWM-Trägersignals. Konkreter sollte der Unterschied zwischen dem positiv versetzten Tastverhältnis und dem negativ versetzten Tastverhältnis (d. h. zwei Mal die Größe des vorbestimmten Versatzes) geteilt durch die Steigung gleich sein mit dem gewünschten Totzeitintervall t_D .
Das positiv versetzte Tastverhältnis des Addierers 66 ist an eine nicht invertierende Eingabe eines Komparators 67 gekoppelt. Das PWM-Trägersignal ist an eine invertierende Eingabe des Komparators 67 gekoppelt. Als Reaktion auf den Vergleich gibt der Komparator 67 ein ursprüngliches oberes Gatetreibersignal Guo+ an eine erste Eingabe eines UND-Gatters 70 aus. Auf eine ähnliche Weise ist ein negativ versetztes Tastverhältnis, das von einem Addierer 68 gebildet ist, der den vorbestimmten Versatz von dem befohlenen Tastverhältnis subtrahiert, an eine nicht invertierende Eingabe eines Komparators 69 gekoppelt. Der Komparator 69 gibt ein ursprüngliches Gatetreibersignal Guo- an eine erste Eingabe eines UND-Gatters 77 aus, durch Vergleichen des negativ versetzten Tastverhältnisses mit dem PWM-Trägersignal, das er an seinem Inversionseingang empfängt.
Die Ausgabe des Komparators 67 ist durch ein Totzeitintervall t_D in einem Verzögerungsblock 71 zum Bereitstellen einer zweiten Eingabe an das UND-Gatter 70 verzögert. Die Ausgabe des UND-Gates 70 entspricht dem G_UO+DI-Signal und ist an eine erste Eingabe eines Multiplexers 72 gekoppelt. Die Eingabe ist eine Einzelauswahleingabe, die durch Multiplexer 72 läuft, wenn ein hohes Logikpegel- (binär „1“) Signal an einer Auswahleingabe (SEL) des Multiplexers 72 vorhanden ist.
Die Ausgabe des Komparators 67 ist von einem Wechselrichter 73 invertiert, um ein ursprüngliches vorkompensiertes unteres Gatetreibersignal bereitzustellen, das an eine Eingabe eines UND-Gatters 74 gekoppelt ist. Die Ausgabe des Wechselrichters 73 ist durch das Totzeitintervall t_D in einem Verzögerungsblock 75 zum Bereitstellen einer zweiten Eingabe des UND-Gatters 74 verzögert. Die Ausgabe des UND-Gates 74 entspricht dem (G_UO+ )_{DI_} Signal und ist an eine erste Eingabe eines Multiplexers 76 gekoppelt. Die Eingabe ist eine Einzelauswahleingabe, die durch Multiplexer 76 läuft, wenn ein hohes Logikpegel- (binär „1“) Signal an einer Auswahleingabe (SEL) des Multiplexers 76 vorhanden ist.
Die Ausgabe des Komparators 69 ist durch das Totzeitintervall t_D in einem Verzögerungsblock 78 zum Bereitstellen einer zweiten Eingabe an das UND-Gatter 77 verzögert. Die Ausgabe des UND-Gates 77 entspricht dem G_UO-DI-Signal und ist an eine zweite Eingabe des Multiplexers 72 gekoppelt. Die Eingabe ist eine Nullauswahleingabe, die durch Multiplexer 72 läuft, wenn ein niedriges Logikpegel- (binär „0“) Signal an einer Auswahleingabe (SEL) des Multiplexers 72 vorhanden ist.
Die Ausgabe des Komparators 69 ist von einem Wechselrichter 79 invertiert, um ein ursprüngliches vorkompensiertes unteres Gatetreibersignal bereitzustellen, das an eine Eingabe eines UND-Gatters 80 gekoppelt ist. Die Ausgabe des Wechselrichters 79 ist durch das Totzeitintervall t_D in einem Verzögerungsblock 81 zum Bereitstellen einer zweiten Eingabe des UND-Gatters 80 verzögert. Die Ausgabe des UND-Gates 80 entspricht dem (G_UO- )_{DI_} Signal und ist an eine zweite Eingabe des Multiplexers 76 gekoppelt. Die Eingabe ist eine Nullauswahleingabe, die durch Multiplexer 76 läuft, wenn ein niedriges Logikpegel- (binär „0“) Signal an einer Auswahleingabe (SEL) des Multiplexers 76 vorhanden ist.
Ein Vergleichsblock 82 vergleicht einen detektierten Wert des Momentanstroms, der in der entsprechenden Phase fließt, mit Null, um eine positive oder negative Richtung des Stromflusses von dem Phasenzweig zu der Last zu bestimmen. Wenn die Richtung positiv ist, stellt Block 82 den SEL-Eingaben von Multiplexern 72 und 76 einen hohen Logikpegel bereit. Andernfalls veranlasst eine negative Richtung Block 82 dazu, den SEL-Eingaben von Multiplexern 72 und 76 einen niedrigen Logikpegel bereitzustellen. Folglich wird das angemessene Paar von Gatesignalen mit eingefügter Totzeit auf die Eingaben der Verstärker 84 und 86 in einem Treiber 83 angewendet und die Phasenzweigschaltvorrichtungen 85 und 87 arbeiten mit einer gewünschten Totzeit, während sie Stromverzerrung reduzieren. Aufgrund von Lärm und anderen Schwankungen unterliegt die Bestimmung der Richtung des Stromflusses Fehlern, wenn die Stromgröße nahe an Null ist. Um unter dieser Bedingung Durchschuss zu vermeiden wird weiterhin eine Totzeit in sowohl das obere als auch das untere Gatesignal eingefügt. Daher gibt es weiterhin eine Verzerrung, da die Nenn-Gatesignale nicht in einer nicht modifizierten Form verwendet werden.
Wie in der häufig zugeordneten US-Anmeldeseriennummer 14/601282 offenbart kann es möglich sein, dass wenn die Stromgröße ausreichend von Null entfernt ist, ein Nenn-Gatesignal für einen der Schalter zu verwenden. 5 zeigt einen Phasenstrom 88 für eine beliebige der Phasenwicklungen, die zu einer Frequenz variiert, die der Motorgeschwindigkeit entspricht. Diese Frequenz ist niedriger als die PWM-Schaltfrequenz im Allgemeinen. Es gibt einen hohen Strombereich 89, wenn ein Phasenstrom größer ist als ein positiver Schwellenwert T_Pos , und einen niedrigen Strombereich 90, wenn Phasenstrom weniger ist als ein negativer Schwellenwert T_Neg . Während Zeiten, wenn der Phasenstrom ausreichend positiv ist (d. h. über T_Pos im Bereich 89), erfolgen Kommutierungen für diesen Phasenzweig zum Beispiel zuverlässig zwischen einer aktiven oberen Schaltvorrichtung und einer passiven unteren Schaltvorrichtung. Um den Zustand, in welchem der Phasenstrom ausreichend weit von Null entfernt liegt, zu detektieren (um von Lärm induzierte Fehler beim Auswählen geeigneter Gatesignale zu verhindern), sind zusätzliche Komparatoren wie in 6 gezeigt benötigt. Somit weist ein Stromsensor 91 eine Ausgabe auf, die an eine invertierende Ausgabe eines Komparators 93 und eine invertierende Eingabe eines Komparators 94 gekoppelt ist. Ein positiver Schwellenwert T_POS ist an eine nicht invertierende Eingabe eines Komparators 93 gekoppelt und ein negativer Schwellenwert T_NEG ist an eine nicht invertierende Eingabe des Komparators 94 gekoppelt.
Die vorliegende Erfindung entfernt den Bedarf an dem vorstehenden „unsicheren“ Band zwischen dem positiven und negativen Schwellenwert, während sie die Verwendung des (nicht modifizierten) Nenn-Gatesignals für die aktive Phasenschaltung ermöglicht, vor allem während Zeiten von deutlichem Stromfluss, damit Verzerrung vermieden wird. Da das unsichere Band nicht verwendet wird, werden die zugehörigen Komparatoren nicht langer benötigt. 7 veranschaulicht eine bevorzugte Ausführungsform. Versetzte Tastverhältnisse 95 und 96 werden durch Addieren und Subtrahieren eines festgelegten Versatzes (bezeichnet als δ) von einem Tastverhältnissignal 35 erlangt und die Versatzwerte werden für einen Vergleich mit dem PWM-Träger verwendet, wenn die Gatetreibersignale erzeugt werden. Somit werden das ursprüngliche obere und untere (Nenn-) Gatetreibersignal Guo und G_LO auf die übliche Weise auf Grundlage von Vergleichen des Tastverhältnisses 36 mit dem PWM-Träger 35, was Übergänge 97 und 98 für die ursprünglichen Signale bereitstellt. Zum Erzeugen der Signale mit eingefügter Totzeit wird das PWM-Trägersignal 35 mit dem versetzten Tastverhältnis wie folgt verglichen. Um das untere Gatetreibersignal mit eingefügter Totzeit zu erzeugen, wird der PWM-Träger 35 mit dem positiv versetzten Tastverhältnis 95 verglichen (d. h. befohlenes Tastverhältnis + δ) und das Ergebnis des Vergleichs wird invertiert. Daher wird das untere Gatetreibersignal mit eingefügter Totzeit als ein invertiertes oberes Gatetreibersignal G_UO+ erlangt, das aus dem positiv versetzten Tastverhältnis 95 erlangt wurde. Wie in 7 gezeigt weist das Signal G_UO+ Übergänge 99 und 101 auf, die mit den Kreuzungen des PWM-Trägers 35 und des positiv versetzten Tastverhältnisses 95 übereinstimmen. Um ein oberes Gatetreibersignal mit eingefügter Totzeit zu erzeugen, wird das negative Tastverhältnis 96 verwendet. Die Übergänge 100 und 102 sind für dieses Signal gezeigt, das ebenfalls als Guo- bezeichnet ist, da es unter Verwendung des negativen Versatzes erzeugt ist. Somit sind durch Einsetzen des Tastverhältnisses Änderungen von Übergangszeiten für die Gatetreibersignale erlangt, welche die Totzeitintervalle bereitstellen.
Anders als die Ausführungsform aus den 3 und 4, in welchen der Tastverhältnisversatz Δ eine Hälfte der Totzeit t_D ist, entspricht die Größe von jedem Versatz in der vorliegenden Erfindung der vollständigen Totzeit (d. H. δ = t_D ). Anders ausgedrückt entspricht die Änderung der Signal größe des PWM-Trägersignals 35 zwischen dem ursprünglichen PWM-Tastverhältnis 36 und dem positiv versetzten Tastverhältnis 95 auf Grundlage der Steigung des PWM-Trägersignals einem Zeitraum, welcher der gewünschten Totzeit t_D entspricht. Das Gleiche gilt für das negativ versetzte Tastverhältnis 96. Folglich sind die Signale G_UO , G_LO , G_UO+ , und Guo- alle notwendig, um die Gatesignale anzupassen, um die gewünschte Leistung bereitzustellen.
Die Signale Guo, G_LO , G_UO+ und G_UO- werden zum Auswählen der ursprünglichen Signale oder Signalen mit eingefügter Totzeit in entsprechende Multiplexer 105 und 106 in 8 eingegeben, je nachdem, ob der Stromsensor für den Phasenzweig eine positive oder eine negative Richtung von Stromfluss von der entsprechenden Phasenzweigabzweigung zu der Last detektiert.

Claims

Leistungswandler, der Folgendes umfasst: einen Phasenzweig, der eine obere Schaltvorrichtung und eine untere Schaltvorrichtung umfasst, wobei eine Abzweigung zwischen der oberen und unteren Schaltvorrichtung dazu konfiguriert ist, an eine Last gekoppelt zu sein; einen Stromsensor für den Phasenzweig, der eine positive oder negative Richtung eines Stromflusses von der Abzweigung zu der Last detektiert; und einen Gatetreiber, der an den Phasenzweig gekoppelt ist, der die obere Schaltvorrichtung gemäß einem oberen Gatesignal aktiviert und die untere Schaltvorrichtung gemäß einem unteren Gatesignal aktiviert; und eine Steuerung, die ein PWM-Trägersignal mit einem befohlenen Tastverhältnissignal vergleicht, um ein oberes und ein unteres Nennzeitsteuerungssignal zu erzeugen, wobei die Steuerung Folgendes durchführt, wenn die positive Richtung des Stromflusses detektiert wird: Erzeugen eines positiv versetzten Tastverhältnisses, das um einen vorbestimmten positiven Versatz größer ist als das befohlene Tastverhältnis; Vergleichen des PWM-Trägersignals mit dem positiv versetzten Tastverhältnissignal, um ein positiv versetztes Zeitsteuerungssignal zu erzeugen; Erzeugen des oberen Gatesignals gemäß dem oberen Nennzeitsteuerungssignal; und Erzeugen des unteren Gatesignals gemäß der logischen Inverse des positiv versetzten Zeitsteuerungssignals; und wobei die Steuerung Folgendes durchführt, wenn die negative Richtung von Stromfluss detektiert wird: Erzeugen eines negativ versetzten Tastverhältnisses, das um einen vorbestimmten negativen Versatz kleiner ist als das befohlene Tastverhältnis; Vergleichen des PWM-Trägersignals mit dem negativ versetzten Tastverhältnissignal, um ein negativ versetztes Zeitsteuerungssignal zu erzeugen; Erzeugen des oberen Gatesignals gemäß dem negativen Versatzzeitsteuerungssignal; und Erzeugen des unteren Gatesignals gemäß dem unteren Nennzeitsteuerungssignal.
Leistungswandler nach Anspruch 1, wobei das PWM-Trägersignal eine vorbestimmte Steigung aufweist, wobei der vorbestimmte positive Versatz geteilt durch die vorbestimmte Steigung gleich ist wie eine vorbestimmte Totzeit t_D und wobei der vorbestimmte negative Versatz geteilt durch die vorbestimmte Steigung gleich ist wie die vorbestimmte Totzeit t_D.
Leistungswandler nach Anspruch 2, wobei die PWM-Trägersignale aus Dreieckswellenformen bestehen.
Leistungswandler nach Anspruch 1, wobei die Last aus einem elektrischen Traktionselektromotor für ein Straßenfahrzeug besteht und wobei das befohlene Tastverhältnis einem gewünschten Drehmoment des Traktionselektromotors entspricht.
Leistungswandlungsverfahren, das Folgendes umfasst: Erzeugen eines oberen und unteren PWM-Gatesignals zum Antreiben eines Phasenzweigs; Erfassen einer Stromrichtung aus dem Zweig; wenn die Richtung positiv ist, Verzögern einer ansteigenden Flanke und Vorziehen einer abfallenden Flanke des unteren Gatesignals und Verwenden nicht modifizierter oberer Gatesignale; und wenn die Richtung negativ ist, Verzögern einer ansteigenden Flanke und Vorziehen einer abfallenden Flanke des oberen Gatesignals und Verwenden nicht modifizierter unterer Gatesignale.
Verfahren nach Anspruch 5, wobei der Schritt des Vorziehens und Verzögerns von Flanken der unteren Gatesignale aus Folgendem besteht: Vergleichen eines PWM-Trägersignals mit einem befohlenen Tastverhältnissignal, um ein oberes und ein unteres Nennzeitsteuerungssignal zu erzeugen; Erzeugen eines positiv versetzten Tastverhältnisses, das um einen vorbestimmten positiven Versatz größer ist als das befohlene Tastverhältnis; Vergleichen des PWM-Trägersignals mit dem positiv versetzten Tastverhältnissignal, um ein positiv versetztes Zeitsteuerungssignal zu erzeugen; Erzeugen des oberen Gatesignals gemäß dem oberen Nennzeitsteuerungssignal; und Erzeugen des unteren Gatesignals gemäß der logischen Inverse des positiv versetzten Zeitsteuerungssignals.
Verfahren nach Anspruch 6, wobei der Schritt des Vorziehens und Verzögerns von Flanken der oberen Gatesignale aus Folgendem besteht: Erzeugen eines negativ versetzten Tastverhältnisses, das um einen vorbestimmten negativen Versatz kleiner ist als das befohlene Tastverhältnis; Vergleichen des PWM-Trägersignals mit dem negativ versetzten Tastverhältnissignal, um ein negativ versetztes Zeitsteuerungssignal zu erzeugen; Erzeugen des unteren Gatesignals gemäß dem unteren Nennzeitsteuerungssignal; und Erzeugen des oberen Gatesignals gemäß dem negativen Versatzzeitsteuerungssignal.
Verfahren nach Anspruch 7, wobei das PWM-Trägersignal eine vorbestimmte Steigung aufweist, wobei der vorbestimmte positive Versatz geteilt durch die vorbestimmte Steigung gleich ist wie eine vorbestimmte Totzeit t_D und wobei der vorbestimmte negative Versatz geteilt durch die vorbestimmte Steigung gleich ist wie die vorbestimmte Totzeit t_D.