DE10143770A1 - Verstärkerschaltung - Google Patents

Verstärkerschaltung

Info

Publication number
DE10143770A1
DE10143770A1 DE10143770A DE10143770A DE10143770A1 DE 10143770 A1 DE10143770 A1 DE 10143770A1 DE 10143770 A DE10143770 A DE 10143770A DE 10143770 A DE10143770 A DE 10143770A DE 10143770 A1 DE10143770 A1 DE 10143770A1
Authority
DE
Germany
Prior art keywords
signal path
output signal
amplifier circuit
amplifier
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10143770A
Other languages
English (en)
Other versions
DE10143770B4 (de
Inventor
Peter Pessl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10143770A priority Critical patent/DE10143770B4/de
Priority to CNB028174100A priority patent/CN1287512C/zh
Priority to PCT/EP2002/009507 priority patent/WO2003023954A1/de
Priority to US10/488,814 priority patent/US7183850B2/en
Publication of DE10143770A1 publication Critical patent/DE10143770A1/de
Application granted granted Critical
Publication of DE10143770B4 publication Critical patent/DE10143770B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Eine insbesondere als OTA-Verstärker ausgebildete Verstärkerschaltung weist zu den einzelnen Querzweigen bzw. Signalpfaden parallel geschaltete Signalpfade auf, welche mit Hilfe entsprechender Schaltmittel (1, 2) wahlweise aktiviert und deaktiviert werden können, so dass ohne wesentliche Veränderung der dynamischen Eigenschaften der Verstärkerschaltung durch Aktivierung dieser zusätzlichen parallel geschalteten Signalpfade bzw. der darin enthaltenen Transistoren (M3.2-M12.2) von einem Normalbetrieb (A) in einen Betrieb (B) mit einer beispielsweise gegenüber dem Normalbetrieb erhöhten Taktfrequenz oder zum Betreiben von gegenüber dem Normalbetrieb höheren Lasten umgeschaltet werden kann.

Description

  • Die vorliegende Erfindung betrifft eine Verstärkerschaltung, insbesondere eine OTA-Verstärkerschaltung ("Operational Transconductance Amplifier").
  • OTA-Verstärker können beispielsweise in jeder SC-Schaltung ("Switched Capacitor"), insbesondere in SC-Filtern oder in Sigma-Delta-Analog/Digital-Wandlern, zur Anwendung kommen.
  • In Fig. 2 ist beispielhaft ein kaskodierter OTA-Verstärker gemäß dem Stand der Technik dargestellt, wobei es sich bei dem in Fig. 2 dargestellten Beispiel insbesondere um einen voll differentiellen "Folded Cascode OTA"-Verstärker handelt.
  • Der in Fig. 2 gezeigte OTA-Verstärker umfasst eine Eingangsstufe 10 mit zwei Transistoren M1, M2, die ein Differenzpaar bilden. Die Gate-Anschlüsse der beiden Differenzpaartransistoren M1, M2 entsprechen Eingangsanschlüssen inp bzw. inn, denen differentielle Eingangssignale zugeführt werden. Die Drain-Anschlüsse der Differenzpaartransistoren M1, M2 sind miteinander verbunden und an eine Serienschaltung aus zwei weiteren Transistoren M11, M12 angeschlossen, die eine Kaskode-Schaltung bilden. Die von einem Strom ISS durchflossenen Transistoren M11, M12 bilden somit eine Stromsenke für die Differenzpaartransistoren M1 und M2.
  • Mit der Eingangsstufe 10 ist eine Ausgangsstufe 20 gekoppelt, wobei die Ausgangsstufe zwei Ausgangssignalpfade mit jeweils einem als Verstärkerelement dienenden Transistor M5 bzw. M6 umfasst. An den Source-Anschlüssen dieser beiden Transistoren M5 und M6 können über Ausgangsanschlüsse outp bzw. outn die den verstärkten differentiellen Eingangssignalen entsprechenden differentiellen Ausgangssignale abgegriffen werden, da die Drain-Anschlüsse der Transistoren M5 und M6 jeweils mit dem Source-Anschluss eines der Differenzpaartransistoren M1, M2 verbunden sind. Jeder Ausgangssignalpfad weist darüber hinaus einen weiteren Transistor M3 bzw. M4 auf, dessen Source-Anschluss mit dem Drain-Anschluss des Transistors M5 bzw. M6 verbunden ist. Die Drain-Anschlüsse dieser beiden Transistoren M3, M4 sind mit einer positiven Versorgungsspannung VDD verbunden, so dass diese beiden Transistoren M3, M4 als Stromquelle für die Transistoren M5 bzw. M6 fungieren. Die Source-Anschlüsse der Transistoren M5 bzw. M6 sind wiederum jeweils mit einer Reihenschaltung aus Transistoren M9, M7 bzw. M11, M8 verbunden, über welche die Transistoren M5 bzw. M6 an Masse geschaltet sind. Die Transistoren M9, M7 bzw. M10, M8 bilden jeweils eine Kaskode-Schaltung und fungieren als Stromsenke für die Transistoren M5 bzw. M6. Bei dem in Fig. 2 gezeigten Beispiel sind die Gate-Anschlüsse der Transistoren M3 und M4, der Transistoren M5 und M6, der Transistoren M9 und M10 sowie der Transistoren M7 und M8 jeweils miteinander verbunden und durch eine entsprechende Bias- bzw. Vorspannung Vbias1. . .Vbias4 vorgespannt. Darüber hinaus liegt auch an dem Gate-Anschluss des Transistors M11 bzw. an dem Gate-Anschluss des Transistors M12 die Biasspannung Vbias3 bzw. Vbias4 an.
  • Bei dem in Fig. 2 dargestellten Beispiel handelt es sich bei den Differenzpaartransistoren M1, M2 sowie bei den Transistoren M7-M12 um NMOS-Transistoren, während es sich bei den Transistoren M3-M6 um PMOS-Transistoren handelt.
  • Wie bereits erwähnt worden ist, kommen derartige OTA- Verstärker häufig in Sigma-Delta-Analog/Digital-Wandlern, welche gemäß der so genannten SC-Technik ausgestaltet sind, zur Anwendung. Dabei besteht häufig das Bedürfnis, den Sigma- Delta-Analog/Digital-Wandler für einen speziellen Betriebsmodus auf eine gegenüber dem normalen Betriebsmodus erhöhte Taktfrequenz zu schalten, ohne das dynamische Verhalten des gesamten Sigma-Delta-Analog/Digital-Wandlers zu ändern. Allgemein kann sich eine derartige Problemstellung grundsätzlich bei jeder SC-Schaltung ergeben.
  • Bei der in Fig. 2 gezeigten bekannten OTA- Verstärkerschaltung wurden bisher die Umschaltungen zwischen den Betriebstaktfrequenzen über Veränderungen der Biasspannung vorgenommen. Für die Anwendung in einem Sigma-Delta- Analog/Digital-Wandler ist es notwendig, die Taktfrequenz in einem großen Bereich umzuschalten. Bei einer Programmierung des jeweiligen OTA-Verstärkers über die Biasspannungen ist dies aber ohne Abstriche in der Performance nicht möglich. Es würden sich in diesem Fall die dynamischen Eigenschaften, wie insbesondere die Transitfrequenz und die Phasenreserve, des OTA-Verstärkers zu stark ändern. Ein weiterer Nachteil der Programmierung des OTA-Verstärkers über die Biasspannungen ist, dass beim Umschalten auf den Betriebsmodus mit der höheren Taktfrequenz auch der Aussteuerbereich des OTA- Verstärkers beeinflusst wird. Dies hat verstärkt nichtlineare Verzerrungen zur Folge, welche in den meisten Anwendungen nicht erwünscht sind. Gerade bei Niedrigspannungsanwendungen, wie insbesondere in einem Sigma-Delta-Analog/Digital-Wandler, ist eine Veränderung des Aussteuerbereichs des OTA- Verstärkers sehr störend.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Verstärkerschaltung bereitzustellen, welche auf möglichst einfache Art und Weise den Betrieb mit unterschiedlichen Taktfrequenzen ohne Veränderung der wesentlichen dynamischen Eigenschaften ermöglicht.
  • Diese Aufgabe wird erfindungsgemäß durch eine Verstärkerschaltung mit den Merkmalen des Anspruches 1 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
  • Erfindungsgemäß wird vorgeschlagen, zu den bestehenden Querzweigen der insbesondere als OTA-Verstärker ausgestalteten Verstärkerschaltung jeweils mindestens einen weiteren Zweig bzw. Signalpfad parallel zu schalten. Dies betrifft insbesondere die Querzweige bzw. Ausgangssignalpfade der Ausgangsstufe der Verstärkerschaltung. Vorzugsweise ist auch für den Querzweig bzw. Eingangssignalpfad der Eingangsstufe mindestens ein derartiger paralleler weiterer Eingangssignalpfad vorgesehen. Durch das Hinzuschalten des jeweils weiteren Signalpfades bleibt der Aussteuerbereich der Verstärkerschaltung gleich. Verglichen zu der eingangs beschriebenen Umprogrammierung der Verstärkerschaltung über die Biasspannungen besitzt diese Vorgehensweise den Vorteil, dass nicht jeder Querzweig bzw. Signalpfad der Verstärkerschaltung im gleichen Maße umgeschaltet werden muss, d. h. die Eingangsstufe kann unabhängig von der Ausgangsstufe ausgelegt werden. Es ist somit möglich, die zusätzlichen parallel geschalteten Signalpfade besser abzustimmen und somit die dynamischen Eigenschaften der Verstärkerschaltung zu optimieren. Darüber hinaus kann auf diese Weise sehr einfach Verlustleistung eingespart werden, was bei einem reinen Umschalten der Biasspannungen nicht der Fall ist.
  • Die parallel geschalteten weiteren Signalpfade bzw. Querzweige sind symmetrisch zu bzw. in Übereinstimmung mit denjenigen Signalpfaden bzw. Querzweigen, zu denen sie parallel geschaltet sind, aufgebaut, d. h. sie beinhalten Bauelemente desselben Typs und sind analog verschaltet. Die zusätzlichen Signalpfade werden für den Normalbetrieb der Verstärkerschaltung deaktiviert und für einen zweiten Betriebsmodus, beispielsweise mit einer gegenüber dem Normalbetrieb veränderten Taktfrequenz, insbesondere einer erhöhten Taktfrequenz, aktiviert, was vorzugsweise mit Hilfe entsprechender steuerbarer Schalter erfolgen kann. Um bei dieser Art der Programmierung zu vermeiden, dass die steuerbaren Schalter für die zusätzlichen parallel geschalteten Signalpfade in den Signalpfaden vorhanden sind, werden die parallel geschalteten Signalpfade vorzugsweise über die Gate-Anschlüsse der jeweiligen Transistoren wahlweise zur Aktivierung an eine entsprechende Biasspannung oder zur Deaktivierung an eine entsprechende Sperrspannung (abhängig von dem Leitungstyp des jeweiligen Transistors insbesondere an die positive Versorgungsspannung oder an Masse) geschaltet. Da bei dieser Ausführungsform die steuerbaren Schalter nicht in den entsprechenden Signalpfaden liegen, können als steuerbare Schalter sehr kleine Transistoren mit einer minimalen Kanallänge verwendet werden.
  • Der Aufbau der parallel geschalteten zusätzlichen Signalpfade bzw. Querzweige der Verstärkerschaltung erfolgt - wie bereits angedeutet worden ist - voll symmetrisch zu dem jeweiligen bestehenden Signalpfad bzw. Querzweig der Verstärkerschaltung, wobei dies sowohl die Eingangsstufe als auch die Ausgangsstufe der Verstärkerschaltung betrifft, so dass sich durch die vorliegende Erfindung keinerlei Einschränkungen für die Symmetrie der Verstärkerschaltung im Layout ergeben.
  • Durch die vorliegende Erfindung werden somit im Prinzip zwei verschiedene Auslegungen eines OTA-Verstärkers (oder bei mehreren zusätzlichen parallel geschalteten Signalpfaden bzw. Querzweigen mehr als zwei verschiedene Auslegungen eines OTA- Verstärkers) in einer einzigen OTA-Verstärkerschaltung verschachtelt. Dies hat zwar eine Erhöhung der parasitären Anteile zur Folge, was jedoch durch die größere Flexibilität, welche durch die verwendete Umschaltung gegeben ist, einfach durch ein entsprechend optimales Auslegen der zusätzlichen parallel geschalteten Signalpfade kompensiert werden kann.
  • Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand eines bevorzugten Ausführungsbeispiels erläutert. Dabei wird die vorliegende Erfindung insbesondere anhand eines voll differentiellen OTA- Verstärkers erläutert, wobei jedoch selbstverständlich die Erfindung nicht auf voll differentielle Verstärkerschaltungen beschränkt ist, sondern auch auf nicht differentiell ausgestaltete Verstärkerschaltungen mit einem sogenannten "Single Ended"-Design angewendet werden kann. Ebenso wird die vorliegende Erfindung nachfolgend für den Fall erläutert, dass in dem zweiten Betriebsmodus, in dem die zusätzlichen Signalpfade aktiviert sind, ein Betrieb mit einer gegenüber dem Normalbetrieb erhöhten Taktfrequenz erfolgen soll. Selbstverständlich ist die Erfindung jedoch nicht auf diesen bevorzugten Anwendungsfall beschränkt, sondern kann allgemein für alle Fälle eingesetzt werden, bei denen ein Betrieb der Verstärkerschaltung unter gegenüber dem Normalbetrieb veränderten Betriebsbedingungen möglich sein soll. So kann bei Hinzuschalten bzw. Aktivieren der zusätzlichen Signalpfade beispielsweise auch ein Betrieb mit gegenüber dem Normalbetrieb höheren Lasten möglich sein etc.
  • Fig. 1 zeigt eine OTA-Verstärkerschaltung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung,
  • Fig. 2 zeigt eine OTA-Verstärkerschaltung gemäß dem Stand der Technik, und
  • Fig. 3 zeigt den Verlauf der Verstärkung und der Phase in Abhängigkeit von der Betriebstaktfrequenz der in Fig. 1 gezeigten Schaltung.
  • In Fig. 1 ist ein voll differentieller programmierbarer "Folded Cascode Operational Transconductance Amplifier" dargestellt, welcher nachfolgend der Einfachheit halber als OTA- Verstärker bezeichnet wird.
  • Der Aufbau des in Fig. 1 gezeigten OTA-Verstärkers basiert auf dem Aufbau des in Fig. 2 gezeigten OTA-Verstärkers und umfasst eine Eingangsstufe 10 sowie eine Ausgangsstufe 20. Die Eingangsstufe 10 weist analog zu dem in Fig. 2 gezeigten OTA-Verstärker Transistoren M1, M2 auf, welche ein Differenzpaar bilden und an ihren Gate-Anschlüssen differentielle Eingangssignale inp bzw. inn empfangen. In Serie zu dem Differenzpaar sind Transistoren M11.1 bzw. M12.1 geschaltet, welche den in Fig. 2 gezeigten Transistoren M11 bzw. M12 entsprechen und eine Stromsenke bezüglich des Stroms ISS der Differenzpaartransistoren M1, M2 darstellen. Die Ausgangsstufe 20 umfasst analog zu dem in Fig. 2 gezeigten OTA- Verstärker zwei Ausgangssignalpfade mit Transistoren M3.1-M10.1, welche den in Fig. 2 gezeigten Transistoren M3-M10 entsprechen und analog zu diesen Transistoren verschaltet sind. An den als Verstärkerelemente fungierenden Transistoren M5.1 bzw. M6.1 können die differentiellen Ausgangssignale outp bzw. outn abgegriffen werden. Hinsichtlich der Funktion dieser Bauelemente kann auf die vorhergehenden Erläuterungen zu dem in Fig. 2 gezeigten OTA-Verstärker verwiesen werden.
  • Im Gegensatz zu dem in Fig. 2 gezeigten OTA-Verstärker ist jedoch bei dem in Fig. 1 dargestellten OTA-Verstärker zu jedem Querzweig des OTA-Verstärkers ein weiterer Signalzweig bzw. Signalpfad parallel geschaltet. So ist beispielsweise zu dem Ausgangssignalpfad mit den Transistoren M3.1, M5.1, M9.1 und M7.1 ein weiterer Ausgangssignalpfad mit zusätzlichen Transistoren M3.2, M5.2, M9.2 und M7.2 parallel geschaltet, welche analog zu den erstgenannten Transistoren verschaltet sind. Ebenso ist zu dem Ausgangssignalpfad mit den Transistoren M4.1, M6.1, M10.1 und M8.1 ein weiterer Ausgangssignalpfad mit zusätzlichen Transistoren M4.2, M6.2, M10.2 und M8.2, welche analog zu den zuvor genannten Transistoren verschaltet sind, parallel geschaltet. Schließlich ist auch in der Eingangsstufe 10 zu dem Eingangssignalpfad mit den Transistoren M11.1 und M12.1 ein weiterer Eingangssignalpfad mit zusätzlichen Transistoren M11.2 und M12.2 parallel geschaltet, wobei die Differenzpaartransistoren M1, M2 - wie in Fig. 1 gezeigt - gemeinsam für diesen beiden Eingangssignalpfade vorgesehen sind. Die Leitungstypen der in den parallel geschalteten Signalpfaden enthaltenen Transistoren entsprechen jeweils den Leitungstypen derjenigen Transistoren, zu denen sie parallel geschaltet sind. Bei dem in Fig. 1 gezeigten Ausführungsbeispiel sind demzufolge die Transistoren M3.1-M6.1 und M3.2-M6.2 als PMOS-Transistoren ausgestaltet, während die Transistoren M7.1-M12.1 und M7.2-M12.2 als NMOS-Transistoren ausgestaltet sind. Die Differenzpaartransistoren M1 und M2 sind ebenfalls NMOS-Transistoren.
  • Die Gate-Anschlüsse der in den einzelnen parallel geschalteten Signalpfaden enthaltenen zusätzlichen Transistoren sind zur Aktivierung jeweils über steuerbare Schalter 1 an die jeweilige Biasspannung Vbias1-Vbias4 bzw. über steuerbare Schalter 2 an eine Sperrspannung, durch welche der jeweilige zusätzliche Transistor deaktiviert bzw. gesperrt wird, anschließbar. Die Steuersignale für die steuerbaren Schalter 1 und 2 werden von einer Steuerschaltung 40 erzeugt, wobei abhängig von der Stellung der steuerbaren Schalter 1 und 2 bei dem in Fig. 1 gezeigten Ausführungsbeispiel zwischen zwei unterschiedlichen Betriebsmodi des OTA-Verstärkers unterschieden wird. Im Normalbetrieb (Betriebsmodus A) sind die steuerbaren Schalter 2 geschlossen und die steuerbaren Schalter 1 geöffnet, so dass die Gate-Anschlüsse der in den zusätzlichen parallel geschalteten Signalpfaden enthaltenen NMOS-Transistoren mit dem Massepotential bzw. die Gate- Anschlüsse der in den zusätzlichen parallel geschalteten Signalpfaden enthaltenen PMOS-Transistoren mit dem positiven Versorgungsspannungpotential VDD verbunden sind, wodurch die jeweiligen Transistoren deaktiviert werden. Soll der OTA- Verstärker jedoch mit einer gegenüber dem Normalbetrieb erhöhten Taktfrequenz betrieben werden (Betriebsmodus B), werden die steuerbaren Schalter 2 geöffnet und die steuerbaren Schalter 1 geschlossen, so dass die Gate-Anschlüsse der in den zusätzlichen parallel geschalteten Signalpfaden enthaltenen Transistoren jeweils mit der entsprechenden Vorspannung Vbias1. . .Vbias4 verbunden und demzufolge aktiviert bzw. leitend geschaltet sind.
  • Zusätzlich ist bei dem in Fig. 1 gezeigen Ausführungsbeispiel eine Gleichtaktregelung 30 ("Common Mode"-Regelung) vorgesehen, welche gemäß Fig. 1 mit der Eingangsstufe 10 bzw. Ausgangsstufe 20 verschaltet ist. Als Gleichtaktregelung 30, welche in Abhängigkeit von einer daran anliegenden Spannung Vcm betrieben wird, kann eine standardmäßige SC- Gleichtaktregelung verwendet werden, so dass an dieser Stelle nicht weiter darauf eingegangen werden muss.
  • Für den Fachmann ist offensichtlich, dass das in Fig. 1 dargestellte Schaltungslayout auch derart abgewandelt werden kann, dass sämtliche PMOS-Transistoren durch NMOS- Transistoren ersetzt werden und umgekehrt, wenn zusätzlich das Massepotential mit dem positiven Versorgungsspannungspotential VDD vertauscht wird. Insbesondere kann auch anstelle der in Fig. 1 gezeigten NMOS-Eingangsstufe 10 eine PMOS- Eingangsstufe verwendet werden, ohne dass sich die Eigenschaften der Verstärkerschaltung hierdurch ändern. Bei Verwendung einer PMOS-Eingangsstufe 10, welche mit der in Fig. 1 gezeigten Ausgangsstufe 20 kombiniert werden kann, werden die Transistoren M11.1, M11.2, M12.1, M12.2 mit dem Versorgungsspannungspotential VDD verbunden und die Ansteuerung der Differenzpaartransistoren M1, M2 verändert sich gegenüber Fig. 1, wobei jedoch der zuvor erläuterte Grundgedanke der vorliegenden Erfindung unverändert beibehalten wird.
  • Nachfolgend werden zum Vergleich des in Fig. 1 gezeigten OTA-Verstärkers mit dem in Fig. 2 gezeigten herkömmlichen OTA-Verstärker kurz die wichtigsten Eigenschaften eines OTA- Verstärkers erläutert.
  • Die so genannte Slew Rate SR, welche der Anstiegsgeschwindigkeite der Ausgangsspannung des OTA-Verstärkers entspricht, ist von dem Querstrom Iss in der Eingangsstufe 10 sowie der an den Ausgangsanschlüssen anliegenden externen kapazitiven Last CL, welche in Fig. 1 gestrichelt angedeutet ist, abhängig:


  • Die Transitfrequenz GBW, d. h. die Frequenz, bei welcher die Verstärkung A des OTA-Verstärkers den Wert Null annimmt, ist linear abhängig von der Transkonduktanz gm1 der Eingangsstufe:


  • Aus Gründen der Stabilität ist wichtig, dass die sogenannte Phasenreserve φR der offenen Schleife ("Open Loop") des OTA- Verstärkers groß genug ist. Für die Verwendung in SC- Schaltungen ist es notwendig, dass für den Betrieb mit einer höheren Taktfrequenz die Slew Rate SR und die Transitfrequenz GBW im selben Maße verändert werden, während die Verstärkung A0 des OTA-Verstärkers bei einer Frequenz f = 0 sowie die Phasenreserve φR nahezu gleich bleiben sollten.
  • Die zuvor anhand Fig. 1 erläuterte Art der Umschaltung zwischen unterschiedlichen Taktfrequenzen eines OTA-Verstärkers wurde bereits in einem Sigma-Delta-Analog/Digital-Wandler getestet, wobei die Taktfrequenz in dem Betriebsmodus B gegenüber dem Normalbetrieb A verdoppelt wurde. Die kapazitive Last CL an Ausgangsanschlüssen des OTA-Verstärkers bleibt in beiden Betriebsmodi gleich. Bei den Messungen ergaben sich die in der nachfolgenden Tabelle aufgelisteten Eigenschaften:


  • Aus der obigen Tabelle ist ersichtlich, dass in beiden Betriebsmodi die Verstärkung A0 (bei einer Frequenz f = 0) und die Phasenreserve φR nahezu konstant bleiben. Die Slew Rate SR und die Transitfrequenz GBW verändern sich im Betriebsmodus B gegenüber dem Normalbetrieb A nahezu im selben Maße.
  • Die Messergebnisse können auch dem in Fig. 3 dargestellten Diagramm entnommen werden, wobei in Form von durchgezogenen Kennlinien der Verlauf der Verstärkung A sowie der Phasenverlauf φ des OTA-Verstärkers in Abhängigkeit von der Taktfrequenz f für den Normalbetrieb dargestellt ist, während mit gestrichelten Linien jeweils die Verläufe für den Betriebsmodus mit der gegenüber dem Normalbetrieb doppelten Taktfrequenz f dargestellt sind. Auch aus Fig. 3 ist ersichtlich, dass die Werte für A0 (Normalbetrieb) und A0' (Betrieb mit der doppelten Taktfrequenz) nahezu identisch sind. Dasselbe gilt für den Wert der Phasenreserve φR bzw. φR' in den beiden Betriebsmodi.

Claims (18)

1. Verstärkerschaltung,
mit einer Eingangsstufe (10) mit mindestens einem Eingangsanschluss (inp, inn) zum Empfangen eines Eingangssignals, und
mit einer Ausgangsstufe (20) mit mindestens einem Ausgangssignalpfad mit einem mit der Eingangsstufe (10) gekoppelten Verstärkerelement (M5.1, M6.1) und einem damit verbundenen Ausgangsanschluss (outp, outn) zum Ausgeben eines dem verstärkten Eingangssignal entsprechenden Ausgangssignals,
dadurch gekennzeichnet,
dass zum Ausgangssignalpfad mindestens ein weiterer Ausgangssignalpfad parallel geschaltet ist, wobei der weitere Ausgangssignalpfad in Übereinstimmung mit dem Ausgangssignalpfad, zu dem er parallel geschaltet ist, aufgebaut ist und ein einerseits mit der Eingangsstufe (10) und andererseits mit dem Ausgangsanschluss (outp, outn) des Ausgangssignalpfads gekoppeltes Verstärkerelement (M5.2, M6.2) umfasst, und das Mittel (1, 2) zum wahlweise Deaktivieren des weiteren Ausgangssignalpfads in einem ersten Betriebsmodus (A) der Verstärkerschaltung und zum wahlweise Aktivieren des weiteren Ausgangssignalpfads in einem zweiten Betriebsmodus (B) der Verstärkerschaltung vorgesehen sind.
2. Verstärkerschaltung nach Anspruch 1, dadurch gekennzeichnet,
dass das Verstärkerelement (M5.1, M6.1) des Ausgangssignalpfads und das Verstärkerelement (M5.2, M6.2) des weiteren Ausgangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen, wobei das Verstärkerelement (M5.1, M6.1) des Ausgangssignalpfads und das Verstärkerelement (M5.2, M6.2) des weiteren Ausgangssignalpfads jeweils mit ihren Signalanschlüssen einerseits mit der Eingangsstufe (10) und andererseits mit dem Ausgangsanschluss (outp, outn) des Ausgangssignalpfads verbunden sind, und
dass die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Ausgangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Verstärkerelements (M5.2, M6.2) des weiteren Ausgangssignalpfads in dem ersten Betriebsmodus (A) mit einer dieses Verstärkerelement deaktivierenden Sperrspannung (VDD) und in dem zweiten Betriebsmodus (B) mit einer dieses Verstärkerelement aktivierenden Vorspannung (Vbias2) zu verbinden.
3. Verstärkerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Vorspannung (Vbias2) des Verstärkerelements (M5.2, M6.2) des weiteren Ausgangssignalpfads einer an den Steueranschluss des Verstärkerelements (M5.1, M6.1) des Ausgangssignalpfads anliegenden Vorspannung entspricht.
4. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
dass der Ausgangssignalpfad und der weitere Ausgangssignalpfad zwischen einem ersten Versorgungsspannungsanschluss (VDD) und einem zweiten Versorgungsspannungsanschluss eine Serienschaltung aus einem Lastelement (M3.1, M4.1; M3.2, M4.2) und dem jeweiligen Verstärkerelement (M5.1, M6.1; M5.2, M6.2) umfassen, wobei das Lastelement (M3.1, M4.1) des Ausgangssignalpfads und das Lastelement (M3.2, M4.2) des weiteren Ausgangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen und mit ihren Signalanschlüssen zwischen den ersten Versorgungsspannungsanschluss (VDD) und das jeweilige Verstärkerelement (M5.1, M6.1; M5.2, M6.2) des Ausgangssignalpfads bzw. des weiteren Ausgangssignalpfads geschaltet sind, und
wobei die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Ausgangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Lastelements (M3.2, M4.2) des weiteren Ausgangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung mit einer dieses Lastelement deaktivierenden Sperrspannung und in dem zweiten Betriebsmodus (B) der Verstärkerschaltung mit einer dieses Lastelement aktivierenden Vorspannung (Vbias1) zu verbinden.
5. Verstärkerschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Vorspannung (Vbias1) des Lastelements (M3.2, M4.2) des weiteren Ausgangssignalpfads einer an dem Steueranschluss des Lastelements (M3.1, M4.1) des Ausgangssignalpfads anliegenden Vorspannung entspricht.
6. Verstärkerschaltung nach Anspruch 2 oder 3 und Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Schaltmittel (1, 2) derart ausgestaltet sind, dass sie in dem ersten Betriebsmodus (A) der Verstärkerschaltung den Steueranschluss des Verstärkerelements (M5.2, M6.2) und den Steueranschluss des Lastelements (M3.2, M4.2) des weiteren Ausgangssignalpfads mit dem ersten Versorgungsspannungsanschluss (VDD) zur Deaktivierung des weiteren Ausgangssignalpfads verbinden.
7. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
dass der Ausgangssignalpfad und der weitere Ausgangssignalpfad jeweils zwischen einem ersten Versorgungsspannungsanschluss (VDD) und einem zweiten Versorgungsspannungsanschluss eine Serienschaltung aus dem jeweiligen Verstärkerelement (M5.1, M6.1; M5.2, M6.2) und einem Lastelement (M7.1-M10.1; M7.2-M10.2) umfassen, wobei das Lastelement (M7.1-M10.1) des Ausgangssignalpfads und Lastelement (M7.2-M10.2) des weiteren Ausgangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen und mit ihren Signalanschlüssen zwischen das Verstärkerelement (M5.1, M6.2; M5.2, M6.2) des Ausgangssignalpfads bzw. des weiteren Ausgangssignalpfads und den zweiten Versorgungsspannungsanschluss geschaltet sind, und
wobei die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Ausgangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Lastelements (M7.2-M10.2) des weiteren Ausgangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung mit einer dieses Lastelement deaktivierenden Sperrspannung und in dem zweiten Betriebsmodus (B) der Verstärkerschaltung mit einer dieses Lastelement aktivierenden Vorspannung (Vbias3, Vbias4) zu verbinden.
8. Verstärkerschaltung nach Anspruch 7, dadurch gekennzeichnet, dass die Vorspannung (Vbias3, Vbias4) des Lastelements (M7.2-M10.2) des weiteren Ausgangssignalpfads einer an dem Steueranschluss des Lastelements (M7.1-M10.1) des Ausgangssignalpfads anliegenden Vorspannung entspricht.
9. Verstärkerschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Schaltmittel (1, 2) zur Deaktivierung des weiteren Ausgangssignalpfads den Steueranschluss des Lastelements (M7.2-M10.2) des weiteren Ausgangssignalpfads mit dem zweiten Versorgungsspannungsanschluss verbinden.
10. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
dass die Eingangsstufe (10) einen Eingangssignalpfad mit mindestens einem zwischen den Eingangsanschluss (inp, inn) und einem Versorgungsspannungsanschluss geschalteten Lastelement (M11.1, M12.1) und mindestens einem zu dem Eingangssignalpfad parallel geschalteten weiteren Eingangssignalpfad, welcher in Übereinstimmung mit dem Eingangssignalpfad, zu dem er parallel geschaltet ist, aufgebaut ist und mindestens ein zwischen den Eingangsanschluss (inp, inn) und den Versorgungsspannungsanschluss geschaltetes Lastelement (M11.2, M12.2) umfasst, aufweist, und
dass Mittel zum wahlweise Deaktivieren des weiteren Eingangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung und zum wahlweise Aktivieren des weiteren Eingangssignalpfads in dem zweiten Betriebsmodus (B) der Verstärkerschaltung vorgesehen sind.
11. Verstärkerschaltung nach Anspruch 10, dadurch gekennzeichnet,
dass das Lastelement (M11.1, M12.1) des Eingangssignalpfads und das Lastelement (M11.2, M12.2) des weiteren Eingangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen und mit ihren Signalanschlüssen jeweils zwischen den Eingangsanschluss (inp, inn) und den Versorgungsspannungsanschluss geschaltet sind, und
dass die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Eingangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Lastelements (M11.2, M12.2) des weiteren Eingangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung mit einer dieses Lastelement deaktivierenden Sperrspannung und in dem zweiten Betriebsmodus (B) der Verstärkerschaltung mit einer dieses Lastelement aktivierenden Vorspannung (Vbias3, Vbias4) zu verbinden.
12. Verstärkerschaltung nach Anspruch 11, dadurch gekennzeichnet, dass die Vorspannung (Vbias3, Vbias4) des Lastelements (M11.2, M12.2) des weiteren Eingangssignalpfads einer an dem Steueranschluss des Lastelements (M11.1, M12.1) des Eingangssignalpfads anliegenden Vorspannung entspricht.
13. Verstärkerschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Schaltmittel (1, 2) zur Deaktivierung des weiteren Eingangssignalpfads den Steueranschluss des Lastelements (M11.2, M12.2) des weiteren Eingangssignalpfads mit dem Versorgungsspannungsanschluss verbinden.
14. Verstärkerschaltung nach einem der Ansprüche 4-13, dadurch gekennzeichnet, dass die Lastelemente (M3.1, M4.1, M7.1-M12.1; M3.2, M4.2, M7.2-M12.2) jeweils durch Transistoren gebildet sind.
15. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verstärkerelemente (M5.1, M6.1; M5.2, M6.2) jeweils durch Transistoren gebildet sind.
16. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verstärkerschaltung voll differentiell ausgestaltet ist, wobei die Eingangsstufe (10) zwei Eingangsanschlüsse (inp, inn) zum Empfangen differentieller Eingangssignale und die Ausgangsstufe (20) zwei symmetrisch aufgebaute Ausgangssignalpfade mit jeweils einem Ausgangsanschluss (outp, outn) und mit jeweils mindestens einem dazu parallel geschalteten weiteren Ausgangssignalpfad aufweist.
17. Verstärkerschaltung nach Anspruch 16 und einem der Ansprüche 10-13, dadurch gekennzeichnet, dass die Eingangsstufe (10) ein Differenztransistorpaar (M1, M2) umfasst, wobei Steueranschlüsse der Transistoren (M1, M2) dieses Differenztransistorpaars den beiden Eingangsanschlüssen (inp, inn) entsprechen, und wobei das Differenztransistorpaar (M1, M2) sowohl mit dem Eingangssignalpfad als auch mit dem weiteren Eingangssignalpfad gekoppelt ist.
18. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Steuermittel (40) zum Ansteuern der Mittel zum wahlweise Deaktivieren und Aktivieren (1, 2) vorgesehen sind, um zwischen dem ersten Betriebsmodus (A) der Verstärkerschaltung und dem zweiten Betriebsmodus (B) der Verstärkerschaltung.
DE10143770A 2001-09-06 2001-09-06 Verstärkerschaltung Expired - Lifetime DE10143770B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10143770A DE10143770B4 (de) 2001-09-06 2001-09-06 Verstärkerschaltung
CNB028174100A CN1287512C (zh) 2001-09-06 2002-08-26 放大器电路
PCT/EP2002/009507 WO2003023954A1 (de) 2001-09-06 2002-08-26 Schaltbare operationsverstärkerschaltung
US10/488,814 US7183850B2 (en) 2001-09-06 2002-08-26 Switchable operational amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143770A DE10143770B4 (de) 2001-09-06 2001-09-06 Verstärkerschaltung

Publications (2)

Publication Number Publication Date
DE10143770A1 true DE10143770A1 (de) 2003-04-30
DE10143770B4 DE10143770B4 (de) 2006-03-16

Family

ID=7697965

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143770A Expired - Lifetime DE10143770B4 (de) 2001-09-06 2001-09-06 Verstärkerschaltung

Country Status (4)

Country Link
US (1) US7183850B2 (de)
CN (1) CN1287512C (de)
DE (1) DE10143770B4 (de)
WO (1) WO2003023954A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004012B3 (de) * 2006-01-27 2007-09-13 Xignal Technologies Ag Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler mit Operationsverstärkern

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838939B2 (en) * 2003-04-29 2005-01-04 Intel Corporation Amplifier apparatus, method, and system
JP4586334B2 (ja) 2003-05-07 2010-11-24 ソニー株式会社 電界効果型トランジスタ及びその製造方法
DE60323751D1 (de) * 2003-09-11 2008-11-06 St Microelectronics Srl CMOS-Verstärker mit stufenförmig veränderlicher Verstärkung
US7421254B2 (en) * 2003-10-23 2008-09-02 Broadcom Corporation High linearity, high efficiency power amplifier with DSP assisted linearity optimization
KR101159045B1 (ko) * 2006-05-04 2012-06-25 삼성전자주식회사 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기
US7573334B2 (en) * 2007-09-19 2009-08-11 Aptina Imaging Corporation Bias control circuitry for amplifiers and related systems and methods of operation
US7808418B2 (en) * 2008-03-03 2010-10-05 Qualcomm Incorporated High-speed time-to-digital converter
US7983362B2 (en) * 2008-04-10 2011-07-19 GlobalFoundries, Inc. Programmable data sampling receiver for digital data signals
US7826279B2 (en) * 2008-04-10 2010-11-02 Advanced Micro Devices, Inc. Programmable bias circuit architecture for a digital data/clock receiver
US9496835B2 (en) * 2014-12-15 2016-11-15 Semiconductor Components Industries, Llc Current sense amplifer with extended common mode input voltage range
CN104753482A (zh) * 2015-04-06 2015-07-01 王文平 串联反馈平衡高保真音频放大电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0899871A1 (de) * 1997-08-28 1999-03-03 General Electric Company Leistungsauswahl in einer integrierten Schaltung
DE69517706T2 (de) * 1995-01-27 2000-10-19 Seagate Technology Verstärker
EP1067679A2 (de) * 1999-06-30 2001-01-10 Infineon Technologies AG Differenzverstärker

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750244D1 (de) * 1986-09-26 1994-08-25 Siemens Ag Operationsverstärker.
US5541554A (en) * 1995-03-06 1996-07-30 Motorola, Inc. Multi-mode power amplifier
KR100213258B1 (ko) * 1996-10-23 1999-08-02 윤종용 연산증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69517706T2 (de) * 1995-01-27 2000-10-19 Seagate Technology Verstärker
EP0899871A1 (de) * 1997-08-28 1999-03-03 General Electric Company Leistungsauswahl in einer integrierten Schaltung
EP1067679A2 (de) * 1999-06-30 2001-01-10 Infineon Technologies AG Differenzverstärker

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004012B3 (de) * 2006-01-27 2007-09-13 Xignal Technologies Ag Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler mit Operationsverstärkern
US7365668B2 (en) 2006-01-27 2008-04-29 National Semiconductor Germany Ag Continuous-time delta-sigma analog digital converter having operational amplifiers

Also Published As

Publication number Publication date
US20050035820A1 (en) 2005-02-17
CN1552122A (zh) 2004-12-01
DE10143770B4 (de) 2006-03-16
US7183850B2 (en) 2007-02-27
CN1287512C (zh) 2006-11-29
WO2003023954A1 (de) 2003-03-20

Similar Documents

Publication Publication Date Title
DE3631099C2 (de) CMOS Ausgangsstufe
DE102005008372B4 (de) Steuerbarer Verstärker und dessen Verwendung
DE102005054216B4 (de) Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
DE60021170T2 (de) Verstärker
DE102008010952A1 (de) Verfahren zum Ladungsausgleich in einem Stromeingangs-Analog-Digital-Wandler
WO2007118540A1 (de) Schneller cmos-stromspiegel
DE10143770B4 (de) Verstärkerschaltung
DE102008010963A1 (de) Pufferschaltkreis
DE102008056562B4 (de) Schaltung
DE10343567B3 (de) Mehrstufiger Differenzverstärker
EP1903672A2 (de) Dreistufiger Verstärker
DE10164382C1 (de) Integrierte Schaltungsanordnung mit einem Transkonduktanzverstärker
EP1310043B1 (de) Differentieller, komplementärer verstärker
DE102005055426B4 (de) Schaltungsanordnung mit einem rückgekoppelten, voll-differentiellen Operationsverstärker
DE102008022950B4 (de) Verstärkeranordnung mit mehreren Betriebsarten und Verfahren zum Steuern einer Verstärkeranordnung
DE10344876B3 (de) Signalverarbeitungseinrichtung, insbesondere für den Mobilfunk
DE102004030039B3 (de) Mischerschaltung
DE102006034560B4 (de) Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung
DE19630393A1 (de) Elektrische Signalverarbeitungsschaltung
WO2002001710A1 (de) Integrierter schaltkreis mit einem analogverstärker
DE4320061C1 (de) Verstärkerausgangsstufe
EP0556644B1 (de) Integrierte Schaltungsanordnung
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
DE4210215C2 (de) Differenzverstärkeranordnung
DE60116470T2 (de) Verstärker mit variabler transkonduktanz und variabler verstärkung unter verwendung einer degenerierten differenzanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R071 Expiry of right