WO2003023954A1 - Schaltbare operationsverstärkerschaltung - Google Patents

Schaltbare operationsverstärkerschaltung Download PDF

Info

Publication number
WO2003023954A1
WO2003023954A1 PCT/EP2002/009507 EP0209507W WO03023954A1 WO 2003023954 A1 WO2003023954 A1 WO 2003023954A1 EP 0209507 W EP0209507 W EP 0209507W WO 03023954 A1 WO03023954 A1 WO 03023954A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal path
output signal
amplifier circuit
amplifier
connection
Prior art date
Application number
PCT/EP2002/009507
Other languages
English (en)
French (fr)
Inventor
Peter Pessl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/488,814 priority Critical patent/US7183850B2/en
Publication of WO2003023954A1 publication Critical patent/WO2003023954A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Definitions

  • the present invention relates to an amplifier circuit, in particular an OTA amplifier circuit ("Operational Transconductance Amplifier").
  • OTA amplifiers can be used, for example, in any SC circuit ("switched capacitor"), in particular in SC filters or in
  • Sigma-delta analog / digital converters are used.
  • FIG. 2 shows an example of a cascoded OTA amplifier according to the prior art, the example shown in FIG. 2 being in particular a fully differential "folded cascode OTA" amplifier.
  • the OTA amplifier shown in FIG. 2 comprises an input stage 10 with two transistors M1, M2, which form a differential pair.
  • the gate connections of the two differential pair transistors Ml, M2 correspond to input connections inp and inn, to which differential input signals are supplied.
  • the drain connections of the differential pair transistors Ml, M2 are connected to one another and connected to a series circuit comprising two further transistors Mll, M12, which form a cascade circuit.
  • the transistors Mll, M12 through which a current I ss flows thus form a current sink for the differential pair transistors Ml and M2.
  • An output stage 20 is coupled to the input stage 10, the output stage comprising two output signal paths, each with a transistor M5 or M6 serving as an amplifier element.
  • the differential output signals corresponding to the amplified differential input signals can be tapped off at the source connections of these two transistors M5 and M6 via output connections outp or outn, since the drain connections of the transistors M5 and M ⁇ are also included the source connection of one of the differential pair transistors M1, M2 are connected.
  • Each output signal path also has a further transistor M3 or M4, the source connection of which is connected to the drain connection of the transistor M5 or M6.
  • the drain connections of these two transistors M3, M4 are connected to a positive supply voltage V DD , so that these two transistors M3, M4 act as a current source for transistors M5 and M6.
  • the gate connections of the transistors M3 and M4, the transistors M5 and M6, the transistors M9 and MIO and the transistors M7 and M8 are each connected to one another and by a corresponding one Bias or bias voltage V b i as ⁇ ••• V b as4
  • the bia is also present at the gate connection of transistor Mll or at the gate connection of transistor M12 voltage V b i aS 3 or V
  • the differential pair transistors M1, M2 and the transistors M7 - M12 are NMOS transistors, while the transistors M3 - M6 are PMOS transistors.
  • the switching between the operating clock frequencies has hitherto been carried out via changes in the bias voltage.
  • the dynamic properties, such as in particular the transit frequency and the phase reserve, of the OTA amplifier would change too much.
  • Another disadvantage of programming the OTA amplifier via the bias voltages is that when switching to the operating mode with the higher clock frequency, the modulation range of the OTA amplifier is also affected. This results in increased nonlinear distortions, which are undesirable in most applications.
  • a change in the modulation range of the OTA amplifier is very disruptive.
  • the object of the present invention is therefore to provide an amplifier circuit which enables operation with different clock frequencies in the simplest possible manner without changing the essential dynamic properties.
  • the existing transverse branches in particular those designed as OTA amplifiers Amplifier circuit to connect at least one further branch or signal path in parallel.
  • At least one such parallel further input signal path is preferably also provided for the shunt arm or input signal path of the input stage.
  • the modulation range of the amplifier circuit remains the same.
  • this procedure has the advantage that not every shunt arm or signal path of the amplifier circuit has to be switched over to the same extent, ie the input stage can be designed independently of the output stage. It is thus possible to better coordinate the additional signal paths connected in parallel and thus to optimize the dynamic properties of the amplifier circuit.
  • power loss can be saved very easily in this way, which is not the case with a simple switchover of the bias voltages.
  • the further signal paths or cross branches connected in parallel are constructed symmetrically to or in accordance with those signal paths or cross branches to which they are connected in parallel, ie they contain components of the same type and are connected in an analog manner.
  • the additional signal paths are deactivated for normal operation of the amplifier circuit and activated for a second operating mode, for example with a clock frequency that is different from normal operation, in particular an increased clock frequency, which can preferably be done with the aid of corresponding controllable switches.
  • the signal paths connected in parallel are preferably activated via the gate connections of the respective transistors, optionally for activation to a corresponding blower.
  • controllable switches are not in the corresponding signal paths, very small transistors with a minimal channel length can be used as controllable switches.
  • the present invention therefore enables two different designs of an OTA amplifier (or in the case of several additional signal paths connected in parallel or
  • Cross branches more than two different designs of an OTA amplifier nested in a single OTA amplifier circuit. Although this does result in an increase in the parasitic components, this can, however, be compensated for by the greater flexibility which is provided by the switchover used, simply by appropriately optimally designing the additional signal paths connected in parallel.
  • the present invention is explained in more detail below with reference to the accompanying drawing using a preferred exemplary embodiment.
  • the present invention is explained in particular with reference to a fully differential OTA amplifier, although the invention is of course not restricted to fully differential amplifier circuits, but can also be applied to amplifier circuits with a so-called "single ended" design that are not designed differentially.
  • the present invention is explained below for the case that in the second operating mode, in which the additional signal paths are activated, operation is to take place with a higher clock frequency than normal operation.
  • the invention is of course not limited to this preferred application, but can generally be used for all cases in which the amplifier circuit should be able to operate under operating conditions which are different from normal operation. For example, when switching on or activating the additional signal paths, operation with loads higher than normal operation may also be possible, etc.
  • FIG. 1 shows an OTA amplifier circuit according to a preferred exemplary embodiment of the present invention
  • Figure 2 shows an OTA amplifier circuit according to the prior art
  • FIG. 3 shows the course of the amplification and the phase as a function of the operating clock frequency of the circuit shown in FIG. 1.
  • FIG. 1 shows a fully differential programmable "Folded Cascode Operational Transconductance Amplifier", which for the sake of simplicity is referred to below as an OTA amplifier.
  • the structure of the OTA amplifier shown in FIG. 1 is based on the structure of the OTA amplifier shown in FIG. 2 and includes an input stage 10 and an output stage 20.
  • the input stage 10 has transistors M1, M2 which form a differential pair and receive differential input signals inp or "inn at their gate connections.
  • Transistors Mll.1 and M12.1 are connected in series with the differential pair, which transistors Mll and M12.1 shown in FIG. M12 ent speak and represent a current sink with respect to the current Ig S of the differential pair transistors Ml, M2.
  • the output stage 20 comprises two output signal paths with transistors M3.1-M10.1, which correspond to the transistors M3-MIO shown in FIG. 2 and are connected analogously to these transistors.
  • the differential output signals outp and outn can be tapped at the transistors M5.1 and M6.1 functioning as amplifier elements. With regard to the function of these components, reference can be made to the preceding explanations regarding the OTA amplifier shown in FIG. 2.
  • a further signal branch or signal path is connected in parallel to each transverse branch of the OTA amplifier.
  • another output signal path with additional transistors M3.2, M5.2, M9.2 and M7.2 is connected in parallel to the output signal path with transistors M3.1, M5.1, M9.1 and M7.1, which is analog are connected to the first-mentioned transistors.
  • the output signal path with transistors M4.1, M6.1, M10.1 and M8.1 is another output signal path with additional transistors M4.2, M6.2, MIO.2 and M8.2, which are analogous to those previously mentioned transistors are connected, connected in parallel.
  • a further input signal path with additional transistors Mll.2 and M12.2 is also connected in parallel in the input stage 10 to the input signal path with the transistors Mll.l and M12.1, the differential pair transistors Ml, M2 - as shown in FIG. 1 - are provided together for these two input signal paths.
  • the line types of the transistors contained in the parallel-connected signal paths correspond in each case to the line types of those transistors to which they are connected in parallel.
  • the transistors M3.1-M6.1 and M3.2-M6.2 are accordingly designed as PMO.S transistors, while the transistors M7.1-M12.1 and M7.2 - M12.2 are designed as NMOS transistors.
  • the differential pair transistors M1 and M2 are also NMOS transistors.
  • controllable switches 1 and 2 are generated by a control circuit 40, a distinction being made between two different operating modes of the OTA amplifier depending on the position of controllable switches 1 and 2 in the exemplary embodiment shown in FIG.
  • controllable switches 2 are closed and the controllable switches 1 are opened, so that the gate connections of the NMOS transistors contained in the additional signal paths connected in parallel with the ground potential or the gate connections of the ones in the additional parallel switched signal paths containing PMOS transistors are connected to the positive supply voltage potential V DD , whereby the respective transistors are deactivated.
  • the controllable switches 2 are opened and the controllable switches 1 are closed, so that the gate connections of the transistors contained in the additional signal paths connected in parallel each connected to the corresponding bias voltage V b iasi • • • • V b ias and consequently activated or switched on.
  • a common mode control 30 (“Com on Mode” control) is provided, which is connected to the input stage 10 or output stage 20 according to FIG.
  • common mode control 30 which is dependent on a voltage applied to it V cm is operated, a standard SC common-mode control can be used, so that there is no need to go into further detail here.
  • the circuit layout shown in FIG. 1 can also be modified in such a way that all PMOS transistors are replaced by NMOS transistors and vice versa if the ground potential is also interchanged with the positive supply voltage potential V DD .
  • a PMOS input stage can also be used instead of the NMOS input stage 10 shown in FIG. 1 without the properties of the amplifier circuit changing as a result.
  • the transistors Mll. 1, Mll.2, M12.1, M12.2 are connected to the supply voltage potential V DD and the control the differential pair transistors M1, M2 change compared to FIG. 1, but the basic concept of the present invention explained above is retained unchanged.
  • slew rate SR which corresponds to the rate at which the output voltage of the OTA amplifier rises, is derived from the cross current I ss in the input stage 10 and from the external capacitive load C L present at the output connections, which is indicated by dashed lines in FIG. 1. dependent:
  • phase reserve ⁇ R of the open loop of the OTA amplifier is large enough.
  • the measurement results can also be taken from the diagram shown in FIG. 3, the curve of the gain A and the phase curve ⁇ of the OTA amplifier as a function of the clock frequency f being shown for normal operation in the form of solid characteristic curves, while with dashed lines the curves for the operating mode are shown at twice the clock frequency f compared to normal operation. It can also be seen from FIG. 3 that the values for A 0 (normal operation) and A 0 '(operation at twice the clock frequency) are almost identical. The same applies to the value of the phase reserve ⁇ R or ⁇ R 'in the two operating modes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Eine insbesondere als OTA-Verstärker ausgebildete Verstärkerschaltung weist zu den einzelnen Querzweigen bzw. Signalpfaden parallel geschaltete Signalpfade auf, welche mit Hilfe entsprechender Schaltmittel (1, 2) wahlweise aktiviert und deaktiviert werden können, so dass ohne wesentliche Veränderung der dynamischen Eigenschaften der Verstärkerschaltung durch Aktivierung dieser zusätzlichen parallel geschalteten Signalpfade bzw. der darin enthaltenen Transistoren (M3.2 - M12.2) von einem Normalbetrieb (A) in einen Betrieb (B) mit einer beispielsweise gegenüber dem Normalbetrieb erhöhten Taktfrequenz oder zum Betreiben von gegenüber dem Normalbetrieb höheren Lasten umgeschaltet werden kann.

Description

Beschreibung
SCHALTBARE OPERATIONS ERSTÄRKERSCHATUNG
Die vorliegende Erfindung betrifft eine Verstärkerschaltung, insbesondere eine OTA-Verstärkerschaltung ("Operational Transconductance Amplifier").
OTA-Verstärker können beispielsweise in jeder SC-Schaltung ("Switched Capacitor"), insbesondere in SC-Filtern oder in
Sigma-Delta-Analog/Digital-Wandlern, zur Anwendung kommen.
In Figur 2 ist beispielhaft ein kaskodierter OTA-Verstärker gemäß dem Stand der Technik dargestellt, wobei es sich bei dem in Figur 2 dargestellten Beispiel insbesondere um einen voll differentiellen "Folded Cascode OTA"-Verstärker handelt.
Der in Figur 2 gezeigte OTA-Vers ärker umfasst eine Eingangsstufe 10 mit zwei Transistoren Ml, M2, die ein Differenzpaar bilden. Die Gate-Anschlüsse der beiden Differenzpaartransistoren Ml, M2 entsprechen Eingangsanschlüssen inp bzw. inn, denen differentielle Eingangssignale zugeführt werden. Die Drain-Anschlüsse der Differenzpaartransistoren Ml, M2 sind miteinander verbunden und an eine Serienschaltung aus zwei weiteren Transistoren Mll, M12 angeschlossen, die eine Kasko- de-Schaltung bilden. Die von einem Strom Iss durchflossenen Transistoren Mll, M12 bilden somit eine Stromsenke für die Differenzpaartransistoren Ml und M2.
Mit der Eingangsstufe 10 ist eine Ausgangsstufe 20 gekoppelt, wobei die Ausgangsstufe zwei Ausgangssignalpfade mit jeweils einem als Verstärkerelement dienenden Transistor M5 bzw. M6 umfasst. An den Source-Anschlüssen dieser beiden Transistoren M5 und M6 können über Ausgangsanschlüsse outp bzw. outn die den verstärkten differentiellen Eingangssignalen entsprechenden differentiellen Ausgangssignale abgegriffen werden, da die Drain-Anschlüsse der Transistoren M5 und Mβ jeweils mit dem Source-Anschluss eines der Differenzpaartransistoren Ml, M2 verbunden sind. Jeder Ausgangssignalpfad weist darüber hinaus einen weiteren Transistor M3 bzw. M4 auf, dessen Source-Anschluss mit dem Drain-Anschluss des Transistors M5 bzw. M6 verbunden ist. Die Drain-Anschlüsse dieser beiden Transistoren M3, M4 sind mit" einer positiven Versorgungsspannung VDD verbunden, so dass diese beiden Transistoren M3, M4 als Stromquelle für die Transistoren M5 bzw. M6 fungieren. Die Source-Anschlüsse der Transistoren M5 bzw. M6 sind wiederum jeweils mit einer Reihenschaltung aus Transistoren M9, M7 bzw. Mll, M8 verbunden, über welche die Transistoren M5 bzw. M6 an Masse geschaltet sind. Die Transistoren M9, M7 bzw. MIO, M8 bilden jeweils eine Kaskode-Schaitung und fungieren als Stromsenke für die Transistoren M5 bzw. M6. Bei dem in Figur 2 gezeigten Beispiel sind die Gate-Anschlüsse der Transistoren M3 und M4, der Transistoren M5 und M6, der Transistoren M9 und MIO sowie der Transistoren M7 und M8 jeweils miteinander verbunden und durch eine entsprechende Bias- bzw. Vorspannung Vbiasι ••• Vb as4 vorgespannt. Darüber hinaus liegt auch an dem Gate-Anschluss des Transistors Mll bzw. an dem Gate-Anschluss des Transistors M12 die Biasspannung VbiaS3 bzw. Vbias an.
Bei dem in Figur 2 dargestellten Beispiel handelt es sich bei den Differenzpaartransistoren Ml, M2 sowie bei den Transistoren M7 - M12 um NMOS-Transistoren, während es sich bei den Transistoren M3 - M6 um PMOS-Transistoren handelt.
Wie bereits erwähnt worden ist, kommen derartige OTA- Verstärker häufig in Sigma-Delta-Analog/Digital-Wandlern, welche gemäß der so genannten SC-Technik ausgestaltet sind, zur Anwendung. Dabei besteht häufig das Bedürfnis, den Sigma- Delta-Analog/Digital-Wandler für einen speziellen Betriebsmodus auf eine gegenüber dem normalen Betriebsmodus erhöhte Taktfrequenz zu schalten, ohne das dynamische Verhalten des gesamten Sigma-Delta-Analog/Digital-Wandlers zu ändern. All- gemein kann sich eine derartige Problemstellung grundsätzlich bei jeder SC-Schaltung ergeben.
Bei der in Figur 2 gezeigten bekannten OTA- Verstärkerschaltung wurden bisher die Umschaltungen zwischen den Betriebstaktfrequenzen über Veränderungen der Biasspan- nung vorgenommen. Für die Anwendung in einem Sigma-Delta- Analog/Digital-Wandler ist es notwendig, die Taktfrequenz in einem großen Bereich umzuschalten. Bei einer Programmierung des jeweiligen OTA-Verstärkers über die Biasspannungen ist dies aber ohne Abstriche in der Performance nicht möglich. Es würden sich in diesem Fall die dynamischen Eigenschaften, wie insbesondere die Transitfrequenz und die Phasenreserve, des OTA-Verstärkers zu stark ändern. Ein weiterer Nachteil der Programmierung des OTA-Verstärkers über die Biasspannungen ist, dass beim Umschalten auf den Betriebsmodus mit der höheren Taktfrequenz auch der Aussteuerbereich des OTA- Verstärkers beeinflusst wird. Dies hat verstärkt nichtlineare Verzerrungen zur Folge, welche in den meisten Anwendungen nicht erwünscht sind. Gerade bei Niedrigspannungsanwendungen, wie insbesondere in einem Sig a-Delta-Analog/Digital-Wandler, ist eine Veränderung des Aussteuerbereichs des OTA- Verstärkers sehr störend.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Verstärkerschaltung bereitzustellen, welche auf möglichst einfache Art und Weise den Betrieb mit unterschiedli- chen Taktfrequenzen ohne Veränderung der wesentlichen dynamischen Eigenschaften ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch eine Verstärkerschaltung mit den Merkmalen des Anspruches 1 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
Erfindungsgemäß wird vorgeschlagen, zu den bestehenden Querzweigen der insbesondere als OTA-Verstärker ausgestalteten Verstärkerschaltung jeweils mindestens einen weiteren Zweig bzw. Signalpfad parallel zu schalten. Dies betrifft insbesondere die Querzweige bzw. Ausgangssignalpfade der Ausgangsstufe der Verstärkerschaltung. Vorzugsweise ist auch für den Querzweig bzw. Eingangssignalpfad der Eingangsstufe mindestens ein derartiger paralleler weiterer Eingangssignalpfad vorgesehen. Durch das Hinzuschalten des jeweils weiteren Signalpfades bleibt der Aussteuerbereich der Verstärkerschaltung gleich. Verglichen zu der eingangs beschriebenen Umprogram- mierung der Verstärkerschaltung über die Biasspannungen besitzt diese Vorgehensweise den Vorteil, dass nicht jeder Querzweig bzw. Signalpfad der Verstärkerschaltung im gleichen Maße umgeschaltet werden muss, d.h. die Eingangsstufe kann unabhängig von der Ausgangsstufe ausgelegt werden. Es ist so- mit möglich, die zusätzlichen parallel geschalteten Signalpfade besser abzustimmen und somit die dynamischen Eigenschaften der Verstärkerschaltung zu optimieren. Darüber hinaus kann auf diese Weise sehr einfach Verlustleistung eingespart werden, was bei einem reinen Umschalten der Biasspan- nungen nicht der Fali, ist.
Die parallel geschalteten weiteren Signalpfade bzw. Querzweige sind symmetrisch zu bzw. in Übereinstimmung mit denjenigen Signalpfaden bzw. Querzweigen, zu denen sie parallel geschal- tet sind, aufgebaut, d.h. sie beinhalten Bauelemente desselben Typs und sind analog verschaltet. Die zusätzlichen Signalpfade werden für den Normalbetrieb der Verstärkerschaltung deaktiviert und für einen zweiten Betriebsmodus, beispielsweise mit einer gegenüber dem Normalbetrieb veränderten Takt- frequenz, insbesondere einer erhöhten Taktfrequenz, aktiviert, was vorzugsweise mit Hilfe entsprechender steuerbarer Schalter erfolgen kann. Um bei dieser Art der Programmierung zu vermeiden, dass die steuerbaren Schalter für die zusätzlichen parallel geschalteten Signalpfade in den Signalpfaden vorhanden sind, werden die parallel geschalteten Signalpfade vorzugsweise über die Gate-Anschlüsse der jeweiligen Transistoren wahlweise zur Aktivierung an eine entsprechende Blas- Spannung oder zur Deaktivierung an eine entsprechende Sperrspannung (abhängig von dem Leitungstyp des jeweiligen Transistors insbesondere an die positive Versorgungsspannung oder an Masse) geschaltet. Da bei dieser Ausführungsform die steu- erbaren Schalter nicht in den entsprechenden Signalpfaden liegen, können als steuerbare Schalter sehr kleine Transistoren mit einer minimalen Kanallänge verwendet werden.
Der Aufbau der parallel geschalteten zusätzlichen Signalpfade bzw. Querzweige der Verstärkerschaltung erfolgt - wie bereits angedeutet worden ist - voll symmetrisch zu dem jeweiligen bestehenden Signalpfad bzw. Querzweig der Verstärkerschaltung, wobei dies sowdhl die Eingangsstufe als auch die Ausgangsstufe der Verstärkerschaltung betrifft, so dass sich durch die vorliegende Erfindung keinerlei Einschränkungen für die Symmetrie der Verstärkerschaltung im Layout ergeben.
Durch die vorliegende Erfindung werden somit im Prinzip zwei verschiedene Auslegungen eines OTA-Verstärkers (oder bei meh- reren zusätzlichen parallel geschalteten Signalpfaden bzw.
Querzweigen mehr als zwei verschiedene Auslegungen eines OTA- Verstärkers) in einer einzigen OTA-Verstarkerschaltung verschachtelt. Dies hat zwar eine Erhöhung der parasitären Anteile zur Folge, was jedoch durch die größere Flexibilität, welche durch die verwendete Umschaltung gegeben ist, einfach durch ein entsprechend optimales Auslegen der zusätzlichen parallel geschalteten Signalpfade kompensiert werden kann.
Die vorliegende Erfindung wird nachfolgend näher unter Bezug- nähme auf die beigefügte Zeichnung anhand eines bevorzugten Ausführungsbeispiels erläutert. Dabei wird die vorliegende Erfindung insbesondere anhand eines voll differentiellen OTA- Verstärkers erläutert, wobei jedoch selbstverständlich die Erfindung nicht auf voll differentielle Verstärkerschaltungen beschränkt ist, sondern auch auf nicht differentiell ausgestaltete Verstärkerschaltungen mit einem sogenannten "Single Ended"-Design angewendet werden kann. Ebenso wird die vorlie- gende Erfindung nachfolgend für den Fall erläutert, dass in dem zweiten Betriebsmodus, in dem die zusätzlichen Signalpfade aktiviert sind, ein Betrieb mit einer gegenüber dem Normalbetrieb erhöhten Taktfrequenz erfolgen soll. Selbstver- ständlich ist die Erfindung jedoch nicht auf diesen bevorzug- ten Anwendungsfall beschränkt, sondern kann allgemein für alle Fälle eingesetzt werden, bei denen ein Betrieb der Verstärkerschaltung unter gegenüber dem Normalbetrieb veränderten Betriebsbedingungen möglich sein soll. So kann bei Hinzu- schalten bzw. Aktivieren der zusätzlichen Signalpfade beispielsweise auch ein Betrieb mit gegenüber dem Normalbetrieb höheren Lasten möglich sein etc.
Figur 1 zeigt eine OTA-Verstärkerschaltung gemäß einem bevor- zugten Ausführungsbeispiel der vorliegenden Erfindung,
Figur 2 zeigt eine OTA-Verstärkerschaltung gemäß dem Stand der Technik, und
Figur 3 zeigt den Verlauf der Verstärkung und der Phase in Abhängigkeit von der Betriebstaktfrequenz der in Figur 1 gezeigten Schaltung.
In Figur 1 ist ein voll differentieller programmierbarer "Folded Cascode Operational Transconductance Amplifier" dargestellt, welcher nachfolgend der Einfachheit halber als OTA- Verstärker bezeichnet wird.
Der Aufbau des in Figur 1 gezeigten OTA-Verstärkers basiert auf dem Aufbau des in Figur 2 gezeigten OTA-Verstärkers und umfasst eine Eingangsstufe 10 sowie eine Ausgangsstufe 20. Die Eingangsstufe 10 weist analog zu dem in Figur 2 gezeigten OTA-Verstärker Transistoren Ml, M2 auf, welche ein Differenzpaar bilden und an ihren Gate-Anschlüssen differentielle Ein- gangssignale inp bzw." inn empfangen. In Serie zu dem Differenzpaar sind Transistoren Mll.l bzw. M12.1 geschaltet, welche den in Figur 2 gezeigten Transistoren Mll bzw. M12 ent- sprechen und eine Stromsenke bezüglich des Stroms IgS der Differenzpaartransistoren Ml, M2 darstellen. Die Ausgangsstufe 20 umfasst analog zu dem in Figur 2 gezeigten OTA- Verstärker zwei Ausgangssignalpfade mit Transistoren M3.1 - M10.1, welche den in Figur 2 gezeigten Transistoren M3 - MIO entsprechen und analog zu diesen Transistoren verschaltet sind. An den als Verstärkerelemente fungierenden Transistoren M5.1 bzw. M6.1 können die differentiellen Ausgangssignale outp bzw. outn abgegriffen werden. Hinsichtlich der Funktion dieser Bauelemente kann auf die vorhergehenden Erläuterungen zu dem in Figur 2 gezeigten OTA-Verstärker verwiesen werden.
Im Gegensatz zu dem in Figur 2 gezeigten OTA-Verstärker ist jedoch bei dem in Figur 1 dargestellten OTA-Verstärker zu je- dem Querzweig des OTA-Verstärkers ein weiterer Signalzweig bzw. Signalpfad parallel geschaltet. So ist beispielsweise zu dem Ausgangssignalpfad mit den Transistoren M3.1, M5.1, M9.1 und M7.1 ein weiterer Ausgangssignalpfad mit zusätzlichen Transistoren M3.2, M5.2, M9.2 und M7.2 parallel geschaltet, welche analog zu den erstgenannten Transistoren verschaltet sind. Ebenso ist zu dem Ausgangssignalpfad mit den Transistoren M4.1, M6.1, M10.1 und M8.1 ein weiterer Ausgangssignalpfad mit zusätzlichen Transistoren M4.2, M6.2, MIO.2 und M8.2, welche analog zu den zuvor genannten Transistoren ver- schaltet sind, parallel geschaltet. Schließlich ist auch in der Eingangsstufe 10 zu dem Eingangssignalpfad mit den Transistoren Mll.l und M12.1 ein weiterer Eingangssignalpfad mit zusätzlichen Transistoren Mll.2 und M12.2 parallel geschaltet, wobei die Differenzpaartransistoren Ml, M2 - wie in Fi- gur 1 gezeigt - gemeinsam für diesen beiden Eingangssignalpfade vorgesehen sind. Die Leitungstypen der in den parallel geschalteten Signalpfaden enthaltenen Transistoren entsprechen jeweils den Leitungstypen derjenigen Transistoren, zu denen sie parallel geschaltet sind. Bei dem in Figur 1 ge- zeigten Ausführungsbeispiel sind demzufolge die Transistoren M3.1 - M6.1 und M3.2 - M6.2 als PMO.S-Transistoren ausgestaltet, während die Transistoren M7.1 - M12.1 und M7.2 - M12.2 als NMOS-Transistoren ausgestaltet sind. Die Differenzpaartransistoren Ml und M2 sind ebenfalls NMOS-Transistoren.
Die Gate-Anschlüsse der in den einzelnen parallel geschalte- ten Signalpfaden enthaltenen zusätzlichen Transistoren sind zur Aktivierung jeweils über steuerbare Schalter 1 an die jeweilige Biasspannung Vbiasi - VbiaS bzw. über steuerbare Schalter 2 an eine Sperrspannung, durch welche der jeweilige zusätzliche Transistor deaktiviert bzw. gesperrt wird, an- schließbar. Die Steuersignale für die steuerbaren Schalter 1 und 2 werden von einer Steuerschaltung 40 erzeugt, wobei abhängig von der Stellung der steuerbaren Schalter 1 und 2 bei dem in Figur 1 gezeigten Ausführungsbeispiel zwischen zwei unterschiedlichen Betriebsmodi des OTA-Verstärkers unter- schieden wird. Im Normalbetrieb (Betriebsmodus A) sind die steuerbaren Schalter 2 geschlossen und die steuerbaren Schalter 1 geöffnet, so dass die Gate-Anschlüsse der in den zusätzlichen parallel geschalteten Signalpfaden enthaltenen NMOS-Transistoren mit dem Massepotential bzw. die Gate- Anschlüsse der in den zusätzlichen parallel geschalteten Signalpfaden enthaltenen PMOS-Transistoren mit dem positiven Versorgungsspannungpotential VDD verbunden sind, wodurch die jeweiligen Transistoren deaktiviert werden. Soll der OTA- Verstärker jedoch mit einer gegenüber dem Normalbetrieb er- höhten Taktfrequenz betrieben werden (Betriebsmodus B) , werden die steuerbaren Schalter 2 geöffnet und die steuerbaren Schalter 1 geschlossen, so dass die Gate-Anschlüsse der in den zusätzlichen parallel geschalteten Signalpfaden enthaltenen Transistoren jeweils mit der entsprechenden Vorspannung Vbiasi • • • Vbias verbunden und demzufolge aktiviert bzw. leitend geschaltet sind.
Zusätzlich ist bei dem in Figur 1 gezeigen Ausführungsbeispiel eine Gleichtaktregelung 30 ("Com on Mode"-Regelung) vorgesehen, welche gemäß Figur 1 mit der Eingangsstufe 10 bzw. Ausgangsstufe 20 verschaltet ist. Als Gleichtaktregelung 30, welche in Abhängigkeit von einer daran anliegenden Span- nung Vcm betrieben wird, kann eine standardmäßige SC- Gleichtaktregelung verwendet werden, so dass an dieser Stelle nicht weiter darauf eingegangen werden muss.
Für den Fachmann ist offensichtlich, dass das in Figur 1 dargestellte Schaltungslayout auch derart abgewandelt werden kann, dass sämtliche PMOS-Transistoren durch NMOS- Transistoren ersetzt werden und umgekehrt, wenn zusätzlich das Massepotential mit dem positiven Versorgungsspannungspo- tential VDD vertauscht wird. Insbesondere kann auch anstelle der in Figur 1 gezeigten NMOS-Eingangsstufe 10 eine PMOS- Eingangsstufe verwendet werden, ohne dass sich die Eigenschaften der Verstärkerschaltung hierdurch ändern. Bei Verwendung einer PMOS-Eingangsstufe 10, welche mit der in Figur 1 gezeigten Ausgangsstufe 20 kombiniert werden kann, werden die Transistoren Mll.l, Mll.2, M12.1, M12.2 mit dem Versor- gungsspannungspotential VDD verbunden und die Ansteuerung der Differenzpaartransistoren Ml, M2 verändert sich gegenüber Figur 1, wobei jedoch der zuvor erläuterte Grundgedanke der vorliegenden Erfindung unverändert beibehalten wird.
Nachfolgend werden zum Vergleich des in Figur 1 gezeigten OTA-Verstärkers mit dem in Figur 2 gezeigten herkömmlichen OTA-Verstärker kurz die wichtigsten Eigenschaften eines OTA- Verstärkers erläutert.
Die so genannte Slew Rate SR, welche der Anstiegsgeschwindig- keite der Ausgangsspannung des OTA-Verstärkers entspricht, ist von dem Querstrom Iss in der Eingangsstufe 10 sowie der an den Ausgangsanschlüssen anliegenden externen kapazitiven Last CL, welche in Figur 1 gestrichelt angedeutet ist, abhängig:
(1) SR =
CL Die Transitfrequenz GBW, d.h. die Frequenz, bei welcher die Verstärkung A des OTA-Verstärkers den Wert Null annimmt, ist linear abhängig von der Transkonduktanz gmi der Eingangsstufe:
gmx
(2) GBW
(2πCL)
Aus Gründen der Stabilität ist wichtig, dass die sogenannte Phasenreserve φR der offenen Schleife ("Open Loop") des OTA- Verstärkers groß genug ist. Für die Verwendung in SC-
Schaltungen ist es notwendig, dass für den Betrieb mit einer höheren Taktfrequenz die Slew Rate SR und die Transitfrequenz GBW im selben Maße verändert werden, während die Verstärkung Ao des OTA-Verstärkers bei einer Frequenz f = 0 sowie die Phasenreserve φR nahezu gleich bleiben sollten.
Die zuvor anhand Figur 1 erläuterte Art der Umschaltung zwischen unterschiedlichen Taktfrequenzen eines OTA-Verstärkers wurde bereits in einem Sigma-Delta-Analog/Digital-Wandler ge- testet, wobei die Taktfrequenz in dem Betriebsmodus B gegenüber dem Normalbetrieb A verdoppelt wurde. Die kapazitive Last CL an Ausgangsanschlüssen des OTA-Verstärkers bleibt in beiden Betriebsmodi gleich. Bei den Messungen ergaben sich die in der nachfolgenden Tabelle aufgelisteten Eigenschaften:
Betriebsmodus A Betriebsmodus B
Taktfrequenz 8,883 MHz 17,664 MHz
A0 66 dB 65 dB GBW 120 MHz 230 MHz φR 55° 55°
SR 120 MV/s 280 MV/s
Linearität bei 2VPP HD2 = -85 dBc HD2 = -84 dBc
HD3 = -78 dBc HD3 = -76 dBc Aus der obigen Tabelle ist ersichtlich, dass in beiden Betriebsmodi die Verstärkung A0 (bei einer Frequenz f = 0) und die Phasenreserve φR nahezu konstant bleiben. Die Slew Rate SR und die Transitfrequenz GBW verändern sich im Betriebsmo- dus B gegenüber dem Normalbetrieb A nahezu im selben Maße.
Die Messergebnisse können auch dem in Figur 3 dargestellten Diagramm entnommen werden, wobei in Form von durchgezogenen Kennlinien der Verlauf der Verstärkung A sowie der Phasenver- lauf φ des OTA-Verstärkers in Abhängigkeit von der Taktfrequenz f für den Normalbetrieb dargestellt ist, während mit gestrichelten Linien jeweils die Verläufe für den Betriebsmodus mit der gegenüber dem Normalbetrieb doppelten Taktfrequenz f dargestellt sind. Auch aus Figur 3 ist ersichtlich, dass die Werte für A0 (Normalbetrieb) und A0' (Betrieb mit der doppelten Taktfrequenz) nahezu identisch sind. Dasselbe gilt für den Wert der Phasenreserve φR bzw. φR' in den beiden Betriebsmodi.

Claims

Patentansprüche
1. Verstärkerschaltung, mit einer Eingangsstufe (10) mit mindestens einem Eingangsan- schluss (inp, inn) zum Empfangen eines Eingangssignals, und mit einer Ausgangsstufe (20) mit mindestens einem Ausgangssignalpfad mit einem mit der Eingangsstufe (10) gekoppelten Verstärkerelement (M5.1, M6.1) und einem damit verbundenen Ausgangsanschluss (outp, outn) zum Ausgeben eines dem ver- stärkten Eingangssignal entsprechenden Ausgangssignals, d a d u r c h g e k e n n z e i c h n e t , dass zum Ausgangssignalpfad mindestens ein weiterer Ausgangssignalpfad parallel geschaltet ist, wobei der weitere Ausgangssignalpfad in Übereinstimmung mit dem Ausgangssignal- pfad, zu dem er parallel geschaltet ist, aufgebaut ist und ein einerseits mit der Eingangsstufe (10) und andererseits mit dem Ausgangsanschluss (outp, outn) des Ausgangssignalpfads gekoppeltes Verstärkerelement (M5.2, M6.2) umfasst, und das Mittel (1, 2) zum wahlweise Deaktivieren des weiteren Ausgangssignalpfads in einem ersten Betriebsmodus (A) der
Verstärkerschaltung und zum wahlweise Aktivieren des weiteren Ausgangssignalpfads in einem zweiten Betriebsmodus (B) der Verstärkerschaltung vorgesehen sind.
2. Verstärkerschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass das Verstärkerelement (M5.1, M6.1) des Ausgangssignalpfads und das Verstärkerelement (M5.2, M6.2) des weiteren Ausgangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen, wobei das Verstärkerelement (M5.1, M6.1) des Ausgangssignalpfads und das Verstärkerelement (M5.2, M6.2) des weiteren Ausgangssignalpfads jeweils mit ihren Signalanschlüssen einerseits mit der Eingangsstufe (10) und andererseits mit dem Ausgangsanschluss (outp, outn) des Ausgangssignalpfads verbunden sind, und dass die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Ausgangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Verstärkerelements (M5.2, M6.2) des weiteren Ausgangssignalpfads in dem ersten Betriebsmodus (A) mit einer dieses Verstärkerelement deaktivierenden Sperrspannung (VDD) und in dem zweiten Betriebsmodus (B) mit einer dieses Verstärkerelement aktivierenden Vorspannung (VbiaS2) zu verbinden.
3. Verstärkerschaltung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , dass die Vorspannung (VbiaΞ2) des Verstärkerelements (M5.2,
M6.2) des weiteren Ausgangssignalpfads einer an den Steueranschluss des Verstärkarelements (M5.1, M6.1) des Ausgangssignalpfads anliegenden Vorspannung entspricht.
4. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass der Ausgangssignalpfad und der weitere Ausgangssignalpfad zwischen einem ersten Versorgungsspannungsanschluss (VDD) und einem zweiten Versorgungsspannungsanschluss eine Serienschaltung aus einem Lastelement (M3.1, M4.1; M3.2, M4.2) und dem jeweiligen Verstärkerelement (M5.1, M6.1; M5.2, M6.2) umfassen, wobei das Lastelement (M3.1, M4.1) des Ausgangssignalpfads und das Lastelement (M3.2, M4.2) des weite- ren Ausgangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen und mit ihren Signalanschlüssen zwischen den ersten Versorgungsspannungsanschluss (VDD) und das jeweilige Verstärkerelement (M5.1, M6.1; M5.2, M6.2) des Ausgangssignalpfads bzw. des weiteren Ausgangssignalpfads geschaltet sind, und wobei die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Ausgangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Lastelements (M3.2, M4.2) des weiteren Ausgangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung mit einer dieses Lastelement deaktivierenden Sperrspannung und in dem zweiten Betriebsmodus (B) der Verstärkerschaltung mit einer dieses Lastelement aktivierenden Vorspannung (Vbiasi) zu verbinden.
5. Verstärkerschaltung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , dass die Vorspannung (Vbiasi) des Lastelements (M3.2, M4.2) des weiteren Ausgangssignalpfads einer an dem Steueranschluss des Lastelements (M3.1, M4.1) des Ausgangssignalpfads anliegenden Vorspannung entspricht.
6. Verstärkerschaltung nach Anspruch 2 oder 3 und Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t , dass die Schaltmittel (1, 2) derart ausgestaltet sind, dass sie in dem ersten Betriebsmodus (A) der Verstärkerschaltung den Steueranschluss des Verstärkerelements (M5.2, M6.2) und den Steueranschluss des Lastelements (M3.2, M4.2) des weiteren Ausgangssignalpfads mit dem ersten Versorgungsspannungsanschluss (VDD) zur Deaktivierung des weiteren Ausgangssig- nalpfads verbinden.
7. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass der Ausgangssignalpfad und der weitere Ausgangssignalpfad jeweils zwischen einem ersten Versorgungsspannungsanschluss (VDD) und einem zweiten Versorgungsspannungsanschluss eine Serienschaltung aus dem jeweiligen Verstärkerelement (M5.1, M6.1; M5.2, M6.2) und einem Lastelement (M7.1 - M10.1; M7.2 - MIO.2) umfassen, wobei das Lastelement (M7.1 - M10.1) des Ausgangssignalpfads und Lastelement (M7.2 - MIO.2) des weiteren Ausgangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen und mit ihren Signalanschlüssen zwischen das Verstärkerelement (M5.1, M6.2; M5.2, Mβ.2) des Ausgangssignalpfads bzw. des weiteren Ausgangssignalpfads und den zweiten Versorgungsspannungsanschluss geschaltet sind, und wobei die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Ausgangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Lastelements (M7.2 - MIO.2) des weiteren Ausgangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung mit einer dieses Lastelement deaktivierenden Sperrspannung und in dem zweiten Betriebsmodus (B) der Verstärkerschaltung mit einer dieses Lastelement aktivierenden Vorspannung (Vbias3r Vbias4) zu verbinden.
8. Verstärkerschaltung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , dass die Vorspannung (Vbias3/ VbiaS4) des Lastelements (M7.2 - MIO.2) des weiteren Ausgangssignalpfads einer an dem Steueranschluss des Lastelements (M7.1 - M10.1) des Ausgangssignal- pfads anliegenden Vorspannung entspricht.
9. Verstärkerschaltung nach Anspruch 7 oder 8, d a d u r c h g e k e n n z e i c h n e t , dass die Schaltmittel (1, 2) zur Deaktivierung des weiteren Ausgangssignalpfads den Steueranschluss des Lastelements
(M7.2 - MIO.2) des weiteren Ausgangssignalpfads mit dem zweiten Versorgungsspannungsanschluss verbinden.
10. Verstärkerschaltung nach einem der vorhergehenden An- sprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Eingangsstufe (10) einen Eingangssignalpfad mit mindestens einem zwischen den Eingangsanschluss (inp, inn) und einem Versorgungsspannungsanschluss geschalteten Lastelement (Mll.l, M12.1) und mindestens einem zu dem Eingangssignalpfad parallel geschalteten weiteren Eingangssignalpfad, welcher in Übereinstimmung mit dem Eingangssignalpfad, zu dem er parallel geschaltet ist, aufgebaut ist und mindestens ein zwischen den Eingangsanschluss (inp, inn) und den Versorgungsspan- nungsanschluss geschaltetes Lastelement (Mll.2, M12.2) umfasst, aufweist, und dass Mittel zum wahlweise Deaktivieren des weiteren Eingangssignalpfads in dem ersten Betriebsmodus. (A) der Verstärkerschaltung und zum wahlweise Aktivieren des weiteren Eingangssignalpfads in dem zweiten Betriebsmodus (B) der Verstärker- Schaltung vorgesehen sind.
11. Verstärkerschaltung nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t , dass das Lastelement (Mll.l, M12.1) des Eingangssignalpfads und das Lastelement (Mll.2, M12.2) des weiteren Eingangssignalpfads jeweils einen Steueranschluss und zwei Signalanschlüsse umfassen und mit ihren Signalanschlüssen jeweils zwischen den Eingangsanschluss (inp, inn) und den Versorgungsspannungsanschluss geschaltet sind, und dass die Mittel zum wahlweise Deaktivieren und Aktivieren des weiteren Eingangssignalpfads Schaltmittel (1, 2) umfassen, um den Steueranschluss des Lastelements (Mll.2, M12.2) des weiteren Eingangssignalpfads in dem ersten Betriebsmodus (A) der Verstärkerschaltung mit einer dieses Lastelement deaktivie- renden Sperrspannung und in dem zweiten Betriebsmodus (B) der Verstärkerschaltung mit einer dieses Lastelement aktivierenden Vorspannung (Vbias3; VbiaS4) z verbinden.
12. Verstärkerschaltung nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , dass die Vorspannung (VbiaS3/- Vbias4) des Lastelements (Mll.2, M12.2) des weiteren Eingangssignalpfads einer an dem Steueranschluss des Lastelements (Mll.l, M12.1) des Eingangssignalpfads anliegenden Vorspannung entspricht.
13. Verstärkerschaltung nach Anspruch 11 oder 12, d a d u r c h g e k e n n z e i c h n e t , dass die Schaltmittel (1, 2) zur Deaktivierung des weiteren Eingangssignalpfads den Steueranschluss des Lastelements (Mll.2, M12.2) des weiteren Eingangssignalpfads mit dem Versorgungsspannungsanschluss verbinden.
14. Verstärkerschaltung nach einem der Ansprüche 4 - 13, d a d u r c h g e k e n n z e i c h n e t , dass die Lastelemente (M3.1, M4.1, M7.1 - M12.1; M3.2, M4.2, M7.2 - M12.2) jeweils durch Transistoren gebildet sind.
15. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Verstärkerelemente (M5.1, M6.1; M5.2, M6.2) jeweils durch Transistoren gebildet sind.
16. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Verstärkerschaltung voll differentiell ausgestaltet ist, wobei die Eingangsstufe (10) zwei Eingangsanschlüsse (inp, inn) zum Empfangen differentieller Eingangssignale und die Ausgangsstufe (20) zwei symmetrisch aufgebaute Ausgangssignalpfade mit jeweils einem Ausgangsanschluss (outp, outn) und mit jeweils mindestens einem dazu parallel geschalteten weiteren Ausgangssignalpfad aufweist.
17. Verstärkerschaltung nach Anspruch 16 und einem der Ansprüche 10 - 13, d a d u r c h g e k e n n z e i c h n e t , dass die Eingangsstufe (10) ein Differenztransistorpaar (Ml, M2) umfasst, wobei Steueranschlüsse der Transistoren (Ml, M2) dieses Differenztransistorpaars den beiden Eingangsanschlüssen (inp, inn) entsprechen, und wobei das Differenztransis- torpaar (Ml, M2) sowohl mit dem Eingangssignalpfad als auch mit dem weiteren Eingangssignalpfad gekoppelt ist.
18. Verstärkerschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass Steuermittel (40) zum Ansteuern der Mittel zum wahlweise Deaktivieren und Aktivieren (1, 2) vorgesehen sind, um zwi- sehen dem ersten Betriebsmodus (A) der Verstärkerschaltung und dem zweiten Betriebsmodus (B) der Verstärkerschaltung.
PCT/EP2002/009507 2001-09-06 2002-08-26 Schaltbare operationsverstärkerschaltung WO2003023954A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/488,814 US7183850B2 (en) 2001-09-06 2002-08-26 Switchable operational amplifier circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10143770A DE10143770B4 (de) 2001-09-06 2001-09-06 Verstärkerschaltung
DE10143770.6 2001-09-06

Publications (1)

Publication Number Publication Date
WO2003023954A1 true WO2003023954A1 (de) 2003-03-20

Family

ID=7697965

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/009507 WO2003023954A1 (de) 2001-09-06 2002-08-26 Schaltbare operationsverstärkerschaltung

Country Status (4)

Country Link
US (1) US7183850B2 (de)
CN (1) CN1287512C (de)
DE (1) DE10143770B4 (de)
WO (1) WO2003023954A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098048A2 (en) * 2003-04-29 2004-11-11 Intel Corporation Differential amplifier with selectable gain
EP1515431A1 (de) * 2003-09-11 2005-03-16 STMicroelectronics S.r.l. CMOS-Verstärker mit stufenförmig veränderlicher Verstärkung
US7141816B2 (en) 2003-05-07 2006-11-28 Sony Corporation Field effect transistor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421254B2 (en) * 2003-10-23 2008-09-02 Broadcom Corporation High linearity, high efficiency power amplifier with DSP assisted linearity optimization
DE102006004012B3 (de) * 2006-01-27 2007-09-13 Xignal Technologies Ag Zeitkontinuierlicher Delta-Sigma-Analog-Digital-Wandler mit Operationsverstärkern
KR101159045B1 (ko) * 2006-05-04 2012-06-25 삼성전자주식회사 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기
US7573334B2 (en) * 2007-09-19 2009-08-11 Aptina Imaging Corporation Bias control circuitry for amplifiers and related systems and methods of operation
US7808418B2 (en) * 2008-03-03 2010-10-05 Qualcomm Incorporated High-speed time-to-digital converter
US7983362B2 (en) * 2008-04-10 2011-07-19 GlobalFoundries, Inc. Programmable data sampling receiver for digital data signals
US7826279B2 (en) * 2008-04-10 2010-11-02 Advanced Micro Devices, Inc. Programmable bias circuit architecture for a digital data/clock receiver
US9496835B2 (en) * 2014-12-15 2016-11-15 Semiconductor Components Industries, Llc Current sense amplifer with extended common mode input voltage range
CN104753482A (zh) * 2015-04-06 2015-07-01 王文平 串联反馈平衡高保真音频放大电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541554A (en) * 1995-03-06 1996-07-30 Motorola, Inc. Multi-mode power amplifier
US5894245A (en) * 1996-10-23 1999-04-13 Samsung Electronics Co., Ltd. Operational amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750244D1 (de) * 1986-09-26 1994-08-25 Siemens Ag Operationsverstärker.
GB2297447A (en) 1995-01-27 1996-07-31 Seagate Microelectron Ltd Amplifier
US6426672B1 (en) * 1997-08-28 2002-07-30 General Electric Company Means of selecting low noise performance or low power dissipation in the analog front end of a custom integrated circuit
EP1067679B1 (de) * 1999-06-30 2006-12-06 Infineon Technologies AG Differenzverstärker

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541554A (en) * 1995-03-06 1996-07-30 Motorola, Inc. Multi-mode power amplifier
US5894245A (en) * 1996-10-23 1999-04-13 Samsung Electronics Co., Ltd. Operational amplifier

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098048A2 (en) * 2003-04-29 2004-11-11 Intel Corporation Differential amplifier with selectable gain
US6838939B2 (en) 2003-04-29 2005-01-04 Intel Corporation Amplifier apparatus, method, and system
WO2004098048A3 (en) * 2003-04-29 2005-03-10 Intel Corp Differential amplifier with selectable gain
KR100888071B1 (ko) * 2003-04-29 2009-03-11 인텔 코포레이션 증폭기 회로
CN1813403B (zh) * 2003-04-29 2011-06-08 英特尔公司 具有可选择增益的差分放大器
US7141816B2 (en) 2003-05-07 2006-11-28 Sony Corporation Field effect transistor
EP1515431A1 (de) * 2003-09-11 2005-03-16 STMicroelectronics S.r.l. CMOS-Verstärker mit stufenförmig veränderlicher Verstärkung
US7078968B2 (en) 2003-09-11 2006-07-18 Stmicroelectronics S.R.L. Step gain-variable CMOS amplifier

Also Published As

Publication number Publication date
DE10143770A1 (de) 2003-04-30
US20050035820A1 (en) 2005-02-17
CN1552122A (zh) 2004-12-01
DE10143770B4 (de) 2006-03-16
US7183850B2 (en) 2007-02-27
CN1287512C (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
DE3725323C2 (de) Volldifferential-, CMOS-Operations-Leistungsverstärker
DE3631099C2 (de) CMOS Ausgangsstufe
EP0529119B1 (de) Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung
DE60021170T2 (de) Verstärker
US5216380A (en) Performance operational amplifier and method of amplification
DE69636371T2 (de) Breitbandverstärker
DE102005054216B4 (de) Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
DE60217504T2 (de) Verstärker mit variabler verstärkung für einen offenen regelkreis unter verwendung einer replikatverstärkerzelle
DE10143770B4 (de) Verstärkerschaltung
DE102008010952A1 (de) Verfahren zum Ladungsausgleich in einem Stromeingangs-Analog-Digital-Wandler
WO2007118540A1 (de) Schneller cmos-stromspiegel
DE1904334A1 (de) Differentialverstaerker fuer vorzugsweise automatische Verstaerkungsregelung
EP0341531A2 (de) Regelbarer Breitbandverstärker
DE10196233T5 (de) Nachlauf- und Abschwächungs-Schaltung und Verfahren für DACs mit geschalteten Stromquellen
DE102005047172A1 (de) Schaltungsanordnung mit einem rückgekoppelten Operationsverstärker
DE10164382C1 (de) Integrierte Schaltungsanordnung mit einem Transkonduktanzverstärker
DE102006044732A1 (de) Dreistufiger Verstärker
EP1310043B1 (de) Differentieller, komplementärer verstärker
DE10344876B3 (de) Signalverarbeitungseinrichtung, insbesondere für den Mobilfunk
DE102008022950B4 (de) Verstärkeranordnung mit mehreren Betriebsarten und Verfahren zum Steuern einer Verstärkeranordnung
DE102004030039B3 (de) Mischerschaltung
DE19844970A1 (de) Schaltungsanordnung zum Mischen eines Eingangssignals und eines Oszillatorsignals miteinander
DE19630393A1 (de) Elektrische Signalverarbeitungsschaltung
DE4320061C1 (de) Verstärkerausgangsstufe
DE10054540B4 (de) Verstärkerschaltung, insbesondere Leitungstreiber und Verfahren zur Verstärkung eines Signals, insbesondere Verfahren zum Treiben eines Leitungssignals

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BY BZ CA CH CN CO CR CU CZ DE DM DZ EC EE ES FI GB GD GE GH HR HU ID IL IN IS JP KE KG KP KR LC LK LR LS LT LU LV MA MD MG MN MW MX MZ NO NZ OM PH PL PT RU SD SE SG SI SK SL TJ TM TN TR TZ UA UG US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ UG ZM ZW AM AZ BY KG KZ RU TJ TM AT BE BG CH CY CZ DK EE ES FI FR GB GR IE IT LU MC PT SE SK TR BF BJ CF CG CI GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 20028174100

Country of ref document: CN

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWE Wipo information: entry into national phase

Ref document number: 10488814

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP