DE10141841C1 - Verfahren zur Herstellung einer selbstjustierenden Maske - Google Patents

Verfahren zur Herstellung einer selbstjustierenden Maske

Info

Publication number
DE10141841C1
DE10141841C1 DE10141841A DE10141841A DE10141841C1 DE 10141841 C1 DE10141841 C1 DE 10141841C1 DE 10141841 A DE10141841 A DE 10141841A DE 10141841 A DE10141841 A DE 10141841A DE 10141841 C1 DE10141841 C1 DE 10141841C1
Authority
DE
Germany
Prior art keywords
cover layer
structures
layer
covering layer
flank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10141841A
Other languages
English (en)
Inventor
Dirk Efferenn
Hans-Peter Moll
Andreas Wich-Glasen
Von Schwerin Ulrike Gruning
Joerg Radecker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10141841A priority Critical patent/DE10141841C1/de
Priority to TW091117018A priority patent/TWI299194B/zh
Priority to KR10-2002-0050464A priority patent/KR100484087B1/ko
Priority to US10/228,886 priority patent/US7125778B2/en
Application granted granted Critical
Publication of DE10141841C1 publication Critical patent/DE10141841C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Es wird ein Verfahren zur selektiven Maskierung einer Struktur mit einer kleinen Strukturoberfläche gegenüber einer Struktur mit einer großen Strukturoberfläche beschrieben. Dazu werden die Strukturen mit einer Abdeckschicht aufgefüllt, wobei sich über der ersten Struktur, die die größere Strukturoberfläche aufweist, eine größere Dicke der Abdeckschicht ausbildet als über der zweiten Struktur 2. Anschließend wird die Abdeckschicht mit einem homogenen Abtragungsverfahren abgetragen, so dass als erstes die Strukturoberfläche der zweiten Struktur freigelegt wird. Damit ist ein einfaches selbstjustierendes Verfahren zum Herstellen einer Maske zur Freilegung der zweiten Struktur gegeben.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer selbstjustierenden Maske gemäß dem Oberbegriff des Patent­ anspruchs 1. Ein derartiges Verfahren ist aus der US 6159822 A bekannt.
Verfahren zur Herstellung einer selbstjustierenden Maske sind in der Halbleitertechnik in den verschiedensten Gebieten bekannt und werden beispielsweise zur präzisen Positionierung eines Halbleitertransistors verwendet. Ein entsprechendes Verfahren ist in DE 195 48 058 A1 beschrieben. In diesem Ver­ fahren werden gleichmäßig beabstandete Strukturen mit einer Abdeckschicht überfüllt und anschließend die Abdeckschicht bis auf die Oberflächen der Strukturen abgetragen. Die Struk­ turen werden anschließend entfernt und auf diese Weise wird eine definierte Maske für die Ausbildung einer Gate-Elektrode eines Transistors ausgebildet.
Aus der US 6,159,822 A ist ein Verfahren zur Herstellung von Isolationsgräben in Halbleitersubstraten bekannt, bei dem über verschieden groß ausgebildeten Strukturen eines Halbleitersubstrats 100 eine Siliciumoxidschicht 130 nahezu homogen über kleinen als auch über großen Strukturen abge­ tragen wird. Dies hat zur Folge, dass im Verlaufe des Ab­ tragens auch die großen Strukturen nicht mehr vollständig mit der Siliciumoxidschicht 130 bedeckt sind.
US 6,207,538 B1 offenbart ein Verfahren zur Herstellung von Wannen in einem Halbleitersubstrat, bei dem eine Oxid­ schicht 20 über großen Strukturen 14b und kleinen Struktu­ ren 14a derart abgetragen wird, dass die Oxidschicht die großen Strukturen nur mehr teilweise bedeckt.
US 6,048,775 offenbart ein Verfahren zum Abtragen einer Oxidschicht über ersten und zweiten Strukturen eines Halb­ leitersubstrates, wobei die ersten und zweiten Strukturen verschieden groß ausgestaltet sind. Das Verfahren weist so­ wohl ein vollständiges Abtragen der Oxidschicht über den kleinen und großen Strukturen, als auch ein nicht vollstän­ diges Abtragen der Oxidschicht auf, wobei Reste von Oxid­ schichten 24a und 24b sowohl über den kleinen als auch über den großen Strukturen bestehen bleiben.
US 6,270,353 B1 zeigt ein Verfahren zur Herstellung von Isolationsgräben in einem Halbleitersubstrat, bei dem über Strukturen mit verschieden großen Abmessungen eine Abdeck­ schicht in nahezu homogener Weise abgetragen wird. Dabei wird im Verlaufe des Abtragens eine Abdeckschicht 50a auch über den großen Strukturen abgetragen.
US 6,057,210 A zeigt ein Verfahren, bei dem über Strukturen mit verschieden großen Abmessungen eine Oxid-Abdeckschicht 10 nahezu homogen abgetragen wird, so dass im Verlaufe des Abtragens die Oxid-Abdeckschicht sowohl die kleinen als auch die großen Strukturen nicht mehr vollständig bedeckt (siehe Fig. 3).
US 6,261,957 B1 zeigt ein Verfahren, bei dem eine Abdeck­ schicht über verschieden groß ausgebildeten Strukturen ei­ nes Halbleitersubstrates derart abgetragen wird, dass die Abdeckschicht sowohl über den Strukturen mit den großen Oberflächen als auch über den Strukturen mit den kleinen Oberflächen vollständig entfernt ist.
Bei einer Vielzahl von Bauelementen, insbesondere Halbleiter­ bauelementen werden Strukturen mit verschieden großen Flä­ chenbereichen verwendet. Die Strukturen weisen im wesent­ lichen die gleiche Höhe auf. Je nach Anwendungsfall ist es vorteilhaft, nur die Strukturen mit kleinen Flächen zu bear­ beiten und die Strukturen mit großen Flächen über eine Maske abzudecken. Zur Herstellung der Maske werden beispielsweise photolithographische Verfahren eingesetzt, die jedoch relativ aufwendig und nicht selbstjustierend sind.
Die Aufgabe der Erfindung besteht darin, ein Verfahren be­ reitzustellen, mit dem eine selbstjustierende Maske für eine selektive Auswahl einer Struktur mit einer kleinen Fläche hergestellt wird.
Die Aufgabe der Erfindung wird durch die Merkmale des An­ spruchs 1 gelöst. Ein wesentlicher Vorteil des Verfahrens nach Anspruch 1 besteht darin, dass eine Struktur mit einer kleinen Fläche selektiv zu einer Struktur mit einer großen Fläche freigelegt werden kann. Dies wird in einfacher Weise dadurch erreicht, dass die Struktur mit der kleinen Fläche und die Struktur mit der großen Fläche mit einer Abdeck­ schicht bedeckt werden, wobei über der Struktur mit der gro­ ßen Fläche die Abdeckschicht eine größere Dicke als über der Struktur mit der kleinen Fläche aufweist.
Zwischen den unterschiedlichen Höhen der Abdeckschicht fällt die Abdeckschicht in einer Flanke ab, wobei die Flanke vor der Struktur mit der kleinen Fläche endet. Zum selektiven Freilegen der Struktur mit der kleinen Fläche reicht es aus, die Abdeckschicht nahezu homogen abzutragen, bis die Struktur mit der kleinen Fläche freigelegt ist. Die verbleibende Ab­ deckschicht stellt somit eine selbstjustierende Maske für die Struktur mit der kleinen Fläche dar. Aufgrund des erfindungs­ gemäßen Verfahrens ist es nicht erforderlich, photolitho­ graphische Verfahren zur selektiven Freilegung der kleinen Struktur einzusetzen. Somit ist ein einfaches und kosten­ günstiges Verfahren zum Freilegen der Struktur mit der klei­ nen Fläche gegeben.
Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Die Abdeckschicht ist vorzugsweise in der Weise ausgebildet, dass die Abdeckschicht nahezu plan über der Struktur mit der kleinen Fläche ausgebildet ist.
In einer vorteilhaften Ausführungsform wird die Abdeckschicht in Form einer Siliciumoxidschicht ausgebildet. In einer wei­ teren Ausbildungsform der Erfindung wird die Abdeckschicht aus Siliciumnitrid hergestellt.
Ein einfaches Verfahren zur Herstellung der Abdeckschicht wird mit einem Plasmaabscheideprozess und einem Rücksput­ terprozess erreicht. Vorzugsweise werden der Plasmaabschei­ deprozess und der Rücksputterprozess gleichzeitig durchge­ führt. Durch den Rücksputterprozess wird gewährleistet, dass zum einen auf der ersten Struktur eine geringere Schichtdicke abgeschieden wird und zum anderen die Abdeckschicht mit einer definierten Flanke von dem Bereich über der zweiten Struktur zu dem Bereich über der ersten Struktur abfällt. Auf diese Weise kann der Abstand, den die erste und die zweite Struktur voneinander aufweisen müssen, um die zweite Struktur selektiv freilegen zu können, reduziert werden.
Besonders gute Ergebnisse werden bei dem Plasmaabscheide­ prozess mit einem Druck von 0,266 bis 2,66 Pa (2 bis 20 mTorr) erreicht.
Ein einfaches Verfahren zum Abtragen der Abdeckschicht besteht in einem anisotropen Ätzvorgang.
Versuche zeigen, dass eine besonders geeignete Abdeckschicht bei einem Rücksputterprozess erreicht wird, der mit einer Leistung von 500 Watt durchgeführt wird.
Weiterhin hat sich als vorteilhaft herausgestellt, die Flanke in einem Winkel von ungefähr 45° auszubilden. Ein Winkel von 45° stellt einen Kompromiss zwischen einer stabilen Abdeck­ schicht und einer schnell fallenden Flanke dar, da die Steil­ heit der Flanke den notwendigen Abstand zwischen einer groß­ flächigen und einer kleinflächigen Struktur beeinflusst.
Die Erfindung wird im Folgenden anhand der Figuren beschrie­ ben: Es zeigen:
Fig. 1 einen Querschnitt durch ein Halbleitersubstrat; und
Fig. 2 einen Gasreaktor.
Fig. 1 zeigt eine Anordnung einer ersten und einer zweiten Struktur 1, 2, die in diesem Ausführungsbeispiel auf einem Halbleitersubstrat 7 herausgebildet wurden. Zwischen der ersten und zweiten Struktur ist ein Graben ausgebildet. Die erste und zweite Struktur 1, 2 stellen in einer einfachen Ausführungsform Stege dar, die einen unterschiedlich großen Querschnitt aufweisen. Die erste Struktur 1 und die zweite Struktur 2 weisen eine erste bzw. zweite Strukturoberfläche 8, 9 auf, die auf einer annähernd gleichen Höhe angeordnet sind. Vorzugsweise sind die erste und die zweite Struktur­ oberfläche auf der gleichen Höhe angeordnet. Die zweite Struktur 2 ist von einem Graben mit einer festgelegten Tiefe umgeben.
Zwischen der ersten und der zweiten Struktur ist in einer weiteren Ausführungsform eine dritte Struktur 3 ausgebildet, die ebenfalls die Form eines Steges aufweist. Die dritte Struktur weist eine dritte Strukturoberfläche 10 auf, die auf annähernd gleicher Höhe mit der ersten und zweiten Struktur­ oberfläche 8, 9 ausgebildet ist.
Die in Fig. 1 dargestellte erste, zweite und dritte Struktur können aus einem beliebigen Material herstellt werden, wobei jedoch die Ausbildung in Form eines Halbleitermaterials einen wichtigen Anwendungsbereich der Erfindung darstellt. Vorzugs­ weise sind die erste, zweite und dritte Struktur 1, 2, 3 aus kristallinem Silicium, Polysilicium, Siliciumoxid oder Siliciumnitrid hergestellt. Die erste und die zweite Struk­ turoberfläche 8, 9 weisen eine unterschiedliche Flächengröße auf.
Entscheidend für die Selektion der kleinen Fläche ist das Verhältnis zur Grabentiefe. Die zweite Strukturoberfläche 9 weist vorzugsweise eine Fläche auf, die in einer Dimension kleiner/gleich mal dem 1,5-fachen der Grabentiefe T ist. Die erste Strukturoberfläche 8, die die große Fläche darstellt, sollte eine Fläche von vorzugsweise in einer Dimension größer als die dreifache Tiefe T des Grabens haben, der zwischen der ersten und zweiten Strukturoberfläche 8, 9 ausgebildet ist.
Bei der Herstellung von Halbleiterstrukturen kann es von Vor­ teil sein, die zweite Struktur 2 selektiv bearbeiten zu kön­ nen. Dazu ist es bisher bekannt, über photolithographische Verfahren entsprechende Masken zu erstellen. Die Erstellung der Maske mit einem photolithographischen Verfahren erfordert eine präzise Justierung der Maske auf die zweite Struktur 2, um diese selektiv bearbeiten zu können. Dies ist insbesondere bei relativ kleinen Strukturen und kleinen Abständen zwischen den Strukturen, wie sie in der Halbleitertechnologie ins­ besondere auf dem Gebiet der integrierten Schaltungen wie z. B. der Speichertechnologie eingesetzt werden, sehr aufwen­ dig.
Die Erfindung zeigt einen Lösungsweg auf, mit dem selektiv eine zweite Struktur mit einer kleineren Strukturoberfläche 9 gegenüber einer ersten Struktur mit einer größeren Struktur­ oberfläche 8 maskiert werden kann. Dazu wird auf das Substrat 7 und die erste, zweite und dritte Struktur 1, 2, 3 eine Ab­ deckschicht 4 aufgebracht, und zwar in der Weise, dass sich über dem ersten Substrat 1 eine größere Dicke der Abdeck­ schicht 4 ausbildet, die über eine Flanke auf eine kleinere Dicke der Abdeckschicht 4 über der zweiten Struktur 2 ab­ fällt. Dabei ist es erforderlich, dass das Ende 11 der Flanke 12 seitlich versetzt zur zweiten Substratoberfläche 9 ange­ ordnet ist. Die nach dem Abscheideprozess aufgebrachte Ab­ deckschicht 4 weist eine erste Oberflächenstruktur 5 auf.
Die Abdeckschicht 4 wird vorzugsweise mit einem HDP-TEOS-Pro­ zess vorzugsweise in Form einer Siliciumdioxidschicht oder einer Siliciumnitridschicht als Abdeckschicht 4 abgeschieden. Vorzugsweise wird als Abdeckschicht ein Material verwendet, das gegenüber dem Material der zweiten Struktur 2 eine Selek­ tivität in bezug auf einen Abtragprozess aufweist, da die Ab­ deckschicht 4 im weiteren Verfahrensverlauf vorzugsweise als resistente Maske zum Bearbeiten der zweiten Struktur 2 ver­ wendet wird.
Bei dem HDP-Prozess wird mit einem plasmaunterstützten Gasab­ scheideverfahren die Abdeckschicht 4 auf das Substrat 7 und die erste, zweite und dritte Struktur 1, 2, 3 abgeschieden. Zusätzlich werden Stufen der Abdeckschicht 4 über einen Sput­ terprozess in geneigte Flanken umgewandelt. Als Abscheidegas wird beispielsweise Silan (SiH4), Sauerstoff und als Sputter­ gas Argon oder Helium eingesetzt. Zur Herstellung einer Nitridschicht wird zusätzlich zu Silan Nitrid (N2) als Arbeitsgas verwendet. Soll beispielsweise eine phosphor­ dotierte Oxidschicht hergestellt werden, wird zusätzlich Silan, Sauerstoff und Phosphin (PH3) verwendet.
Der Sputterprozess wird in der Weise eingestellt, dass sich eine Flanke im Übergangsbereich zwischen zwei unterschiedlich hoch angeordneten Oberflächen der Abdeckschicht 4 vorzugs­ weise mit einem Winkel von ungefähr 45° einstellt. Versuche haben gezeigt, dass eine bevorzugte Ausbildung einer Flanke mit einer Sputterleistung von 500 Watt erreicht wird. Weiter­ hin haben Versuche gezeigt, dass eine besondere Güte der Ab­ deckschicht 4 bei einem Druck des Abscheideverfahrens von 2 bis 20 mTorr erreicht wird. Das Gasplasma, das den Abschei­ deprozess unterstützt, wird vorzugsweise mit einer Hoch­ frequenzleistung von 1000 bis 10000 Watt betrieben.
Je nach Ausführungsform können auch Flanken mit anderer Nei­ gung als 45° hergestellt werden. Wesentlich ist dabei nur, dass das Ende 11 der Flanke 12 seitlich versetzt zwischen der ersten und zweiten Struktur 1, 2 angeordnet ist.
Weiterhin hat sich gezeigt, dass eine besondere Qualität der selbstjustierten Maske erhalten wird, wenn im Bereich über der zweiten Struktur 2 die Abdeckschicht 4 nahezu plan ausge­ bildet wird.
Im dargestellten Ausführungsbeispiel ist die dritte Struktur 3 zwischen der ersten und zweiten Struktur 1, 2 ausgebildet und unter der Flanke 12 angeordnet. Weiterhin weist die auf­ gefüllte Abdeckschicht 4 eine erste Oberflächenstruktur 5 auf, die im Bereich der zweiten Struktur 2 eine leichte Erhöhung aufweist. Die Erhöhung sollte jedoch für einen opti­ malen Prozess nicht zu groß sein, vorzugsweise gegen Null gehen.
In einem weiteren Verfahrensschritt wird die Abdeckschicht 4 vorzugsweise homogen abgetragen, bis die zweite Substratober­ fläche 9 freigelegt ist. In diesem Verfahrensstand weist die Abdeckschicht 4 eine zweite Oberflächenstruktur 6 auf, die in Fig. 1 als gestrichelte Linie eingezeichnet ist. Die zweite Substratoberfläche 9 wird als erste Substratoberfläche frei­ gelegt, da die Abdeckschicht 4 über der zweiten Struktur 2 eine geringere Dicke als über der ersten und der dritten Struktur 1, 3 aufweist. Durch ein relativ homogenes Abtra­ gungsverfahren, bei dem sowohl über der ersten, der zweiten als auch der dritten Struktur 1, 2, 3 die Abdeckschicht 4 mit gleicher Abtragungsrate abgetragen wird, wird sichergestellt, dass zuerst die zweite Substratoberfläche 9 freigelegt wird.
Die Abtragung der Abdeckschicht 4 wird beispielsweise mit einem an das Material der Abdeckschicht 4 angepassten Ätzver­ fahren durchgeführt. Je nach Ausführungsform der Abdeck­ schicht 4 kann ein Trockenätzvorgang oder ein Nassätzvorgang vorgenommen werden. Für die weitere Bearbeitung der zweiten Struktur 2 ist es vorteilhaft, wenn die Abdeckschicht 4 in bezug auf einen Ätzvorgang selektiv gegenüber dem Material der zweiten Struktur 2 reagiert, insbesondere nicht abgeätzt wird.
Die Abdeckschicht 4 weist nach dem Abtragungsvorgang die zweite Oberflächenstruktur 6 auf, die im wesentlichen die gleiche Kontur wie die erste Oberflächenstruktur 5 zeigt.
Das beschriebene Verfahren weist den Vorteil auf, dass auf einfache Art und Weise eine zweite Struktur 2 mit einer gegenüber einer ersten Struktur 1 kleineren Oberfläche selek­ tiv mit einer selbstjustierenden Maske geöffnet werden kann. Die Maske wird durch die Abdeckschicht 4 dargestellt.
Fig. 2 zeigt eine schematische Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. In Fig. 2 ist ein Hochfrequenz­ generator 13 dargestellt, der mit zwei Elektroden 14, 15 über elektrische Leitungen verbunden ist. Die Elektroden 14, 15 sind in einem Gasreaktor 16 angeordnet, der Gaseinlässe 17 und einen Gasauslass 18 aufweist. Die Gaseinlässe 17 sind mit Gasquellen verbunden, die die Gase bereitstellen, die zur Ab­ scheidung der Abdeckschicht 4 verwendet werden. Auf der zwei­ ten Elektrode 15 sind Substrate 7 mit ersten, zweiten und dritten Strukturen 1, 2, 3 aufgelegt. Unter der zweiten Elektrode 15 ist eine Heizung 19 ausgebildet, mit der eine gewünschte Temperatur im Gasreaktor 16 einstellbar ist. Auf­ grund der vom HF-Generator 13 erzeugten Hochfrequenz wird zwischen der ersten und der zweiten Elektrode 14, 15 ein Gas­ plasma gezündet und je nach Gaszusammensetzung wird eine ent­ sprechende Abdeckschicht 4 auf den Substraten 7 abgeschieden. Zusätzlich zur normalen Hochfrequenz ist die zweite Elektrode 2 negativ gegenüber der ersten Elektrode 14 aufgeladen, so dass Ionen eines verwendeten Sputtergases wie Argon oder Helium in Richtung auf das Substrat 7 beschleunigt werden. Durch die Beschleunigung der Sputterionen wird im Bereich einer Stufe der Abdeckschicht 4 Material abgesputtert und somit eine Flanke 12 im Übergang von unterschiedlich hohen Oberflächenbereichen der Abdeckschicht 4 erzeugt. Zudem wird durch die gewählten Dimensionen für die Höhen der ersten und zweiten Struktur 1, 2 und die Größen der Strukturoberflächen der ersten und zweiten Struktur und das gewählte Abscheide­ verfahren erreicht, dass die Dicke der Abdeckschicht 4 im Bereich der zweiten Struktur 2 reduziert ist gegenüber dem Bereich der ersten Struktur 1. Dazu ist die Fläche der zwei­ ten Substratoberfläche 9 so klein bemessen, dass die sich in den Randbereichen der zweiten Struktur 2 ausbildenden Flanken in der Mitte über der zweiten Struktur treffen und somit das Wachstum der Abdeckschicht 4 auf der zweiten Struktur deut­ lich gegenüber dem Wachstum der Abdeckschicht 4 über der ersten Struktur 1 begrenzt ist. Auf diese Weise wird über der ersten Struktur 1 und der zweiten Struktur 2 eine unter­ schiedlich dick ausgebildete Abdeckschicht 4 hergestellt.
Nach experimentellen Erfahrungen werden die zweiten Struk­ turen mit der kleineren Oberfläche vorzugsweise soweit mit der Abdeckschicht 4 überfüllt, bis nahezu keine Hütchen mehr über den zweiten Strukturen 2 ausgebildet sind. Unter dieser Annahme ist die Reichweite der strukturabhängigen Überfüllung vergleichbar mit der Größe der zweiten Strukturen 2. Folglich sollte der Abstand zwischen einer ersten Struktur 1 und einer zweiten Struktur 2 mindestens zweimal die Länge einer zweiten Struktur 2 aufweisen, um eine Selektivität zwischen der ersten und der zweiten Struktur bei der Ausbildung der selbstjustierenden Maske sicherzustellen.
Bezugszeichenliste
1
erste Struktur
2
zweite Struktur
3
dritte Struktur
4
Abdeckschicht
5
erste Oberflächenstruktur
6
zweite Oberflächenstruktur
7
Substrat
8
erste Strukturoberfläche
9
zweite Strukturoberfläche
10
dritte Strukturoberfläche
11
Ende
12
Flanke
13
HF-Generator
14
erste Elektrode
15
zweite Elektrode
16
Gasreaktor
17
Gaseinlass
18
Gasauslass
19
Heizung

Claims (10)

1. Verfahren zur Herstellung einer selbstjustierenden Maske für eine zweite Struktur (2) mit einer kleinen Oberfläche, die in einem Abstand zu einer ersten Struktur (1) mit einer großen Oberfläche angeordnet ist,
wobei die Strukturen mit einer Abdeckschicht (4) bedeckt wer­ den,
wobei die Abdeckschicht (4) die zweite Struktur (2) mit einer geringeren Dicke als die erste Struktur (1) bedeckt,
dadurch gekennzeichnet, dass
die Abdeckschicht mit einer fallenden Flanke (12) in der Wei­ se ausgebildet wird, dass die Flanke (12) zwischen der zwei­ ten Struktur (2) und der ersten Struktur (1) ausgebildet wird,
dass die Abdeckschicht (4) nahezu mit konstanter Dicke über der zweiten Struktur (2) ausgebildet wird,
dass die Abdeckschicht (4) nahezu homogen abgetragen wird, bis die zweite Struktur (2) freigelegt ist, wohingegen die erste Struktur (1) mit der Abdeckschicht (4) vollständig be­ deckt bleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Abdeckschicht (4) eine Siliciumoxidschicht abgeschieden wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch ge­ kennzeichnet, dass die Abdeckschicht (4) mit einem Plas­ maabscheideprozess mit gleichzeitigem Rücksputterprozess ab­ geschieden wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass ein Druck von 0,266 bis 2,66 Pa beim Abscheiden der Abdeck­ schicht (4) vorherrscht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abdeckschicht (4) durch einen Ätzvorgang abgetragen wird.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass beim Rücksputterprozess eine Leistung von 500 W verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, dass die Flanke einen Winkel von ungefähr 45° aufweist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, dass die zweite Struktur (2) eine Oberfläche aufweist, die in einer Dimension kleiner als 1,5 mal der Tie­ fe eines Grabens ist, der zwischen der ersten und zweiten Struktur (1, 2) ausgebildet ist.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge­ kennzeichnet, dass die erste Struktur eine Oberfläche auf­ weist, die in einer Dimension größer als das Dreifache der Tiefe des Grabens ist, der zwischen der ersten und zweiten Struktur ausgebildet ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, dass die Abdeckschicht (4) als Maske für eine Bearbeitung der zweiten Struktur (2) verwendet wird.
DE10141841A 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske Expired - Fee Related DE10141841C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10141841A DE10141841C1 (de) 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske
TW091117018A TWI299194B (en) 2001-08-27 2002-07-30 Method for fabricating a self-aligning mask
KR10-2002-0050464A KR100484087B1 (ko) 2001-08-27 2002-08-26 자기정렬 마스크 제조방법
US10/228,886 US7125778B2 (en) 2001-08-27 2002-08-27 Method for fabricating a self-aligning mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10141841A DE10141841C1 (de) 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske

Publications (1)

Publication Number Publication Date
DE10141841C1 true DE10141841C1 (de) 2003-03-06

Family

ID=7696700

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10141841A Expired - Fee Related DE10141841C1 (de) 2001-08-27 2001-08-27 Verfahren zur Herstellung einer selbstjustierenden Maske

Country Status (4)

Country Link
US (1) US7125778B2 (de)
KR (1) KR100484087B1 (de)
DE (1) DE10141841C1 (de)
TW (1) TWI299194B (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058A1 (de) * 1995-12-21 1997-06-26 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US6048775A (en) * 1999-05-24 2000-04-11 Vanguard International Semiconductor Corporation Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
US6057210A (en) * 1998-04-21 2000-05-02 Vanguard International Semiconductor Corporation Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
US6159822A (en) * 1999-06-02 2000-12-12 Vanguard International Semiconductor Corporation Self-planarized shallow trench isolation
US6207538B1 (en) * 1999-12-28 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for forming n and p wells in a semiconductor substrate using a single masking step
US6261957B1 (en) * 1999-08-20 2001-07-17 Taiwan Semiconductor Manufacturing Company Self-planarized gap-filling by HDPCVD for shallow trench isolation
US6270353B1 (en) * 1999-06-07 2001-08-07 International Business Machines Corporation Low cost shallow trench isolation using non-conformal dielectric material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731239A (en) * 1997-01-22 1998-03-24 Chartered Semiconductor Manufacturing Pte Ltd. Method of making self-aligned silicide narrow gate electrodes for field effect transistors having low sheet resistance
US6326309B2 (en) * 1998-06-30 2001-12-04 Fujitsu Limited Semiconductor device manufacturing method
TW380298B (en) 1998-07-22 2000-01-21 Taiwan Semiconductor Mfg Shallow trench isolation process without damage to alignment marks
US6372605B1 (en) * 2000-06-26 2002-04-16 Agere Systems Guardian Corp. Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058A1 (de) * 1995-12-21 1997-06-26 Siemens Ag MOS-Transistor und Verfahren zu dessen Herstellung
US6057210A (en) * 1998-04-21 2000-05-02 Vanguard International Semiconductor Corporation Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
US6048775A (en) * 1999-05-24 2000-04-11 Vanguard International Semiconductor Corporation Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
US6159822A (en) * 1999-06-02 2000-12-12 Vanguard International Semiconductor Corporation Self-planarized shallow trench isolation
US6270353B1 (en) * 1999-06-07 2001-08-07 International Business Machines Corporation Low cost shallow trench isolation using non-conformal dielectric material
US6261957B1 (en) * 1999-08-20 2001-07-17 Taiwan Semiconductor Manufacturing Company Self-planarized gap-filling by HDPCVD for shallow trench isolation
US6207538B1 (en) * 1999-12-28 2001-03-27 Taiwan Semiconductor Manufacturing Company Method for forming n and p wells in a semiconductor substrate using a single masking step

Also Published As

Publication number Publication date
KR100484087B1 (ko) 2005-04-20
US7125778B2 (en) 2006-10-24
TWI299194B (en) 2008-07-21
US20030040184A1 (en) 2003-02-27
KR20030019104A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2661099C2 (de)
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE3933965A1 (de) Mesfet und verfahren zu dessen herstellung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE69724980T2 (de) Leitende schicht mit antireflexionsoberfläche
DE4446850A1 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
EP0257328B1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE19531773A1 (de) Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee