DE10141040A1 - Serielle Schnittstelleneinheit - Google Patents

Serielle Schnittstelleneinheit

Info

Publication number
DE10141040A1
DE10141040A1 DE10141040A DE10141040A DE10141040A1 DE 10141040 A1 DE10141040 A1 DE 10141040A1 DE 10141040 A DE10141040 A DE 10141040A DE 10141040 A DE10141040 A DE 10141040A DE 10141040 A1 DE10141040 A1 DE 10141040A1
Authority
DE
Germany
Prior art keywords
data
output
interface unit
signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10141040A
Other languages
English (en)
Other versions
DE10141040B4 (de
Inventor
Peter Aberl
Ralf Eckhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE10141040A priority Critical patent/DE10141040B4/de
Priority to US10/224,193 priority patent/US7085325B2/en
Publication of DE10141040A1 publication Critical patent/DE10141040A1/de
Application granted granted Critical
Publication of DE10141040B4 publication Critical patent/DE10141040B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end

Abstract

In einer seriellen Schnittstelleneinheit (10) zum Abgeben und Empfangen von Daten unter der Steuerung durch Taktsignale erfolgt die Abgabe der Daten von einer Datenquelle über einen Ausgangstreiber (22) an einen Datenausgang (24). Es ist ein Übertragungsmonitor (52) vorgesehen, der die von der Datenquelle abgegebenen Daten mit den vom Ausgangstreiber (22) an den Datenausgang (24) angelegten Daten vergleicht und ein Fehlersignal abgibt, wenn die verglichenen Daten nicht übereinstimmen.

Description

  • Die Erfindung bezieht sich auf eine serielle Schnittstelleneinheit zum Abgeben und Empfangen von Daten unter der Steuerung durch Taktsignale, wobei die Abgabe der Daten von einer Datenquelle über einen Ausgangstreiber an einen Datenausgang erfolgt.
  • Zum Übertragen von Daten zwischen den einzelnen Geräten eines datenverarbeitenden Systems, beispielsweise zwischen einem Prozessorgerät und einem Peripheriegerät, sind die einzelnen Geräte jeweils mit einer seriellen Schnittstelleneinheit ausgestattet, über die die Daten abgegeben und von denen die Daten empfangen werden können. Die Datenübertragung erfolgt dabei synchron, was bedeutet, daß eines der beteiligten Geräte, das sogenannte Master-Gerät ein Taktsignal erzeugt, das zur Steuerung des jeweiligen Datenübertragungsvorgangs an die an das System angeschlossenen Geräte übertragen wird. Eine serielle Schnittstelleneinheit dieser Art ist in der Fachliteratur unter der Bezeichnung SPI (für Serial Peripheral Interface) bekannt. In dieser Schnittstelleneinheit ist ein Sende-Schieberegister vorgesehen, aus dem die Daten seriell über einen Ausgangstreiber an einen Datenausgang geschickt werden. Der Datenausgang ist dann mit dem Dateneingang des Peripheriegeräts verbunden, für das die Daten bestimmt sind. Für den Empfang der Daten enthält die serielle Schnittstelleneinheit ein Empfangs-Schieberegister, in das die an einem Dateneingang empfangenen Daten seriell eingegeben werden. Die seriellen Daten kommen dabei vom Datenausgang der seriellen Schnittstelleneinheit des Peripheriegeräts, an den sie aus dessen Sende-Schieberegister über einen Ausgangstreiber angelegt worden sind.
  • Zur Sicherstellung einer korrekten Datenübertragung werden derzeit umfangreiche Quittungsaustauschverfahren und Prüfsummenübertragungen ausgeführt, bei denen der jeweilige Datenempfänger den korrekten Empfang durch Zurücksenden einer Bestätigungsnachricht quittieren muß. Diese Verfahren erfordern einen erhöhten Hardware- und Software-Aufwand in den bei der Datenübertragung beteiligten Geräten, und außerdem wird das Volumen der übertragenen Daten vergrößert. Alle diese Faktoren führen zu einer Reduzierung der erreichbaren Datenübertragungsgeschwindigkeit.
  • Der Erfindung liegt die Aufgabe zugrunde, eine serielle Schnittstelleneinheit der eingangs angegebenen Art zu schaffen, bei der die Korrektheit der übertragenen Daten ohne großen Aufwand und ohne Beeinträchtigung der erzielbaren Datenübertragungsgeschwindigkeit überwacht werden kann.
  • Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß ein Übertragungsmonitor vorgesehen ist, der die von der Datenquelle abgegebenen Daten mit den vom Ausgangstreiber an den Datenausgang angelegten Daten vergleicht und ein Fehlersignal abgibt, wenn die verglichenen Daten nicht übereinstimmen.
  • Der in der erfindungsgemäßen seriellen Schnittstelleneinheit vorgesehene Übertragungsmonitor kann ständig überprüfen, ob die zu übertragenden Daten mit den Daten übereinstimmen, die tatsächlich am Datenausgang und damit an der zum Datenempfänger führenden Leitung erscheinen. Falls auf der Übertragungsleitung Störungen auftreten, kann dies vom Übertragungsmonitor erkannt und in zweckmäßiger Weise angezeigt werden.
  • Eine vorteilhafte Ausgestaltung der Erfindung ist in Patentanspruch 2 gekennzeichnet.
  • Die Erfindung wird nun anhand der Zeichnungen beispielshalber erläutert. Es zeigen:
  • Fig. 1 eine schematische Darstellung der in einem Prozessorgerät und der in einem Peripheriegerät enthaltenen seriellen Schnittstelleneinheiten gemäß der Erfindung,
  • Fig. 2 ein Signaldiagramm zur Erläuterung eines Datenübertragungsvorgangs zwischen dem Prozessorgerät und dem Peripheriegerät ohne Störung,
  • Fig. 3 ein Signaldiagramm zur Erläuterung einer Datenübertragung zwischen dem Prozessorgerät und dem Peripheriegerät bei Vorliegen einer Störung und
  • Fig. 4 ein Beispiel für den Aufbau des Übertragungsmonitors.
  • In Fig. 1 ist eine Schnittstelleneinheit 10 dargestellt, die Teil eines nur schematisch angedeuteten Prozessorgeräts 12 ist. Eine in Fig. 1 ebenfalls dargestellte weitere Schnittstelleneinheit 14 ist Teil eines Peripheriegeräts 16, das ebenfalls nur schematisch angedeutet ist. Das Prozessorgerät erzeugt die für die Datenübertragung notwendigen Taktsignale und führt sie einer Taktleitung 18 zu. Das Prozessorgerät 12 wirkt somit als Master-Gerät, im Gegensatz zum Peripheriegerät 16, das als Slave-Gerät kein eigenes Taktsignal erzeugt, sondern hinsichtlich der Datenübertragung ebenfalls vom Taktsignal aus dem Prozessorgerät 12 gesteuert wird.
  • Die Schnittstelleneinheit 10 enthält ein Sende-Schieberegister 20, in das das Prozessorgerät 12 zu übertragende Daten eingibt. Unter der Steuerung durch das Taktsignal werden die Daten aus dem Sende-Schieberegister über einen Ausgangstreiber 22 einem Datenausgang 24 zugeführt. Über eine Leitung 26 gelangen die Daten zu einem Dateneingang 28 der Schnittstelleneinheit 14, und sie werden unter der Steuerung durch das Taktsignal in ein Empfangs- Schieberegister 30 eingegeben. Sie stehen dann zur weiteren Verarbeitung im Peripheriegerät 16 zur Verfügung.
  • Wie zu erkennen ist, werden auch die Taktsignale über einen Ausgangstreiber 32 an den Taktausgang 34 angelegt und gelangen über eine Leitung 36 zu einem Takteingang 38 der Schnittstelleneinheit 14.
  • Die Schnittstelleneinheit 14 enthält ebenfalls ein Sende-Schieberegister 40, dessen Dateninhalt über einen Ausgangstreiber 42 taktgesteuert an einen Datenausgang 44 angelegt werden können. Über die mit dem Datenausgang 44 verbundene Leitung 46 gelangen die Daten zum Dateneingang 48 der Schnittstelleneinheit 10 und dann taktgesteuert in ein Empfangs-Schieberegister 50.
  • Ein Datenübertragungsvorgang vom Prozessorgerät 12 zum Peripheriegerät 16 wird nun unter Bezugnahme auf Fig. 2 erläutert. In Fig. 2 sind bei 1, 2 und 3 die Signale an den entsprechenden Punkten 1, 2 bzw. 3 von Fig. 1 dargestellt. Diese Art von Übertragung erfolgt unter der Steuerung durch das am Punkt 3 auftretende Taktsignal, wobei das Senden und auch das Empfangen jeweils flankengesteuert erfolgen, nämlich das Senden bei der ansteigenden Sendeflanke SF und das Empfangen bei der fallenden Empfangsflanke EF. Beispielsweise wird mit der ersten Sendeflanke SF ein Bit mit hohem Signalwert aus dem Sende- Schieberegister 20 geschoben und über den Ausgangstreiber 22 an den Datenausgang 24 angelegt. Das über die Leitung 26 zum Dateneingang 28 des peripheren Geräts 16 übertragene Bit wird mit der Empfangsflanke EF in das Empfangs-Schieberegister 30 geschoben, was einem Lesevorgang entspricht. Das am Punkt 1 der Schnittstelleneinheit 10 auftretende Signal vor dem Ausgangstreiber 22 wird ebenso wie das am Punkt 2 nach dem Ausgangstreiber 22 auftretende Signal an einen in der Schnittstelleneinheit 10 enthaltenen Übertragungsmonitor 52 angelegt, der die beiden Signale vergleicht und an seinem Ausgang 54 ein Fehlersignal abgibt, falls die beiden verglichenen Signale während der Empfangsflanke EF des Taktsignals, also während der Zeitperiode, in der das Lesen des übertragenen Signals durch Eingeben in das Empfangs- Schieberegister 30 des peripheren Geräts 16 erfolgt, nicht miteinander übereinstimmen. Falls auf der vom Punkt 2 in der Schnittstelleneinheit 10 bis zum Empfangs-Schieberegister 30 der Schnittstelleneinheit 14 führenden Verbindung eine Störung auftreten sollte, die den Wert des gerade übertragenen Datensignals verändert, kann dies vom Übertragungsmonitor 52 festgestellt werden, so daß dann anhand des erzeugten Fehlersignals geeignete Maßnahmen ergriffen werden können, die eine einwandfreie Übertragung des Datensignals, beispielsweise durch Wiederholung, sicherstellen.
  • In Fig. 3 ist in einem ähnlichen Signaldiagramm der Fall dargestellt, daß im Bereich der Empfangsflanke EF des Taktsignals eine Störung auftritt. Dies bedeutet, daß das Datensignal am Punkt 2 aufgrund der Störung einen anderen Signalwert hat als das Datensignal, das unter der Steuerung durch die Sendeflanke SF des Taktsignals vom Sende-Schieberegister 20 an den Ausgangstreiber 22 abgegeben worden ist. In diesem Fall stimmen die vom Übertragungsmonitor 52 verglichenen Signale nicht überein, so daß dementsprechend am Ausgang 54 (Punkt 4) ein Fehlersignal erzeugt wird.
  • Auch die Schnittstelleneinheit 14 im Peripheriegerät 16 enthält einen Übertragungsmonitor 54, der das Übertragen von Daten vom Schnittstellengerät 16 über die Schnittstelleneinheit 14 zur Schnittstelleneinheit 10 des Prozessorgeräts 12 überwacht. Die Datenübertragungsvorgänge vom Peripheriegerät 16 zum Prozessorgerät 12 laufen ebenso ab wie die Übertragungsvorgänge vom Prozessorgerät 12 zum Peripheriegerät 16. Der Unterschied besteht lediglich darin, daß das Prozessorgerät 12 als Master-Gerät die für die Übertragungsvorgänge zum Peripheriegerät (Slave-Gerät) notwendigen Taktsignale liefert.
  • Anhand von Fig. 4 werden nun der Aufbau und die Arbeitsweise des Übertragungsmonitors 52 beschrieben.
  • Der Übertragungsmonitor 52 empfängt an den Eingängen 54 und 56 das vom Sende-Schieberegister 20 dem Ausgangstreiber 22 zugeführte Datensignal bzw. das vom Ausgangstreiber 22 an den Datenausgang 24 angelegte Datensignal. Die beiden zu vergleichenden Signale werden den zwei Eingängen einer Antivalenzschaltung 58 zugeführt, die immer ein Signal mit hohem Wert abgibt, weil die an ihre Eingänge angelegten Signale aufgrund des angenommenen Fehlerfalls unterschiedliche Werte haben. Über eine ODER-Schaltung 60 wird das von der Antivalenzschaltung 58 abgegebene Signal dem Eingang D eines D- Flipflops 62 zugeführt, das das Signal unter der Steuerung durch das Taktsignal übernimmt. Dies bedeutet, daß am Ausgang Q des D-Flipflops 62 ein dem Wert des Ausgangssignals der Antivalenzschaltung 58 entsprechendes Signal mit hohem Wert abgegeben wird, das den Fehlerfall anzeigt. Das Ausgangssignal des D-Flipflops 62 wird über eine UND-Schaltung 64 und die ODER-Schaltung 60 zum Eingang D des D-Flipflops 62 zurückgeführt, was zur Folge hat, daß ein einen Fehlerfall anzeigendes Signal mit hohem Wert am Ausgang Q des D- Flipflops 62 so lange festgehalten wird, bis an einen zweiten Eingang der UND- Schaltung 64 ein Signal angelegt wird, das anzeigt, daß das Fehlersignal gelesen worden ist.
  • Somit kann durch die Verwendung des Übertragungsmonitors in den Schnittstelleneinheiten mit großer Sicherheit jeder bei der Datenübertragung auftretende Fehler erkannt werden, ohne daß zusätzlich zu den eigentlich zu übertragenden Daten ausschließlich der Fehlerprüfung dienende Daten übertragen werden müssen.

Claims (2)

1. Serielle Schnittstelleneinheit zum Abgeben und Empfangen von Daten unter der Steuerung durch Taktsignale, wobei die Abgabe der Daten von einer Datenquelle über einen Ausgangstreiber an einen Datenausgang erfolgt, dadurch gekennzeichnet, daß ein Übertragungsmonitor (52, 54) vorgesehen ist, der die von der Datenquelle abgegebenen Daten mit den vom Ausgangstreiber (22, 42) an den Datenausgang (24, 44) angelegten Daten vergleicht und ein Fehlersignal abgibt, wenn die verglichenen Daten nicht übereinstimmen.
2. Serielle Schnittstelleneinheit nach Anspruch 1, dadurch gekennzeichnet, daß der Übertragungsmonitor (52, 54) eine Antivalenzschaltung (58) mit zwei Eingängen enthält, von denen der eine mit dem Eingang des Ausgangstreibers (22, 42) und der andere mit dessen Ausgang verbunden ist, und daß er ferner ein Speicherelement (62) enthält, das das Ausgangssignal der Antivalenzschaltung (58) bis zum Empfang eines das Lesen des Ausgangssignals durch einen Datenempfänger bestätigenden Signals zwischenspeichert.
DE10141040A 2001-08-22 2001-08-22 Serielle Schnittstelleneinheit Expired - Fee Related DE10141040B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10141040A DE10141040B4 (de) 2001-08-22 2001-08-22 Serielle Schnittstelleneinheit
US10/224,193 US7085325B2 (en) 2001-08-22 2002-08-20 Serial interface unit with transmit monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10141040A DE10141040B4 (de) 2001-08-22 2001-08-22 Serielle Schnittstelleneinheit

Publications (2)

Publication Number Publication Date
DE10141040A1 true DE10141040A1 (de) 2003-03-27
DE10141040B4 DE10141040B4 (de) 2006-10-26

Family

ID=7696184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10141040A Expired - Fee Related DE10141040B4 (de) 2001-08-22 2001-08-22 Serielle Schnittstelleneinheit

Country Status (2)

Country Link
US (1) US7085325B2 (de)
DE (1) DE10141040B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120030A (ja) * 2002-09-24 2004-04-15 Hitachi Ltd 電子装置の同期制御方法
US7313646B2 (en) * 2004-06-03 2007-12-25 Stmicroelectronics S.A. Interfacing of functional modules in an on-chip system
DE112011105522A5 (de) 2011-08-11 2014-04-30 BALLUF GmbH Messwert-Übertragungsvorrichtung
CN105071915B (zh) * 2015-08-03 2018-07-06 艾德克斯电子(南京)有限公司 一种相位校准方法、设备及通信系统
DE102016014417B4 (de) * 2016-12-03 2020-03-26 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Schaltung zur überwachung eines datenverarbeitungssystems
KR102150068B1 (ko) * 2017-12-21 2020-08-31 주식회사 엘지화학 통신 진단 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2656911C2 (de) * 1975-12-24 1987-07-30 Aktieselskabet E. Rasmussen, Fredericia, Dk
DE4421083C2 (de) * 1994-06-16 1996-04-11 Volkswagen Ag Verfahren zur Überwachung einer seriellen Übertragung von digitalen Daten auf einer Ein-Draht-Multiplexverbindung zwischen untereinander kommunizierenden Signalverarbeitungsgeräten
DE19638424C1 (de) * 1996-09-19 1998-01-22 Siemens Ag Verfahren zur getakteten seriellen Datenübertragung von Datenblöcken gleicher Blocklänge

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816703A (en) * 1985-08-12 1989-03-28 The Babcock & Wilcox Company On-line serial communication interface from a current loop to a computer and/or terminal
US5914965A (en) * 1997-05-08 1999-06-22 Northern Telecom Limited Serial output self-test circuit
JP3537290B2 (ja) * 1997-05-27 2004-06-14 沖電気工業株式会社 シリアルインタフェース回路
US6487250B1 (en) * 1999-04-08 2002-11-26 Mitsubishi Denki Kabushiki Kaisha Signal output system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2656911C2 (de) * 1975-12-24 1987-07-30 Aktieselskabet E. Rasmussen, Fredericia, Dk
DE4421083C2 (de) * 1994-06-16 1996-04-11 Volkswagen Ag Verfahren zur Überwachung einer seriellen Übertragung von digitalen Daten auf einer Ein-Draht-Multiplexverbindung zwischen untereinander kommunizierenden Signalverarbeitungsgeräten
DE19638424C1 (de) * 1996-09-19 1998-01-22 Siemens Ag Verfahren zur getakteten seriellen Datenübertragung von Datenblöcken gleicher Blocklänge

Also Published As

Publication number Publication date
US7085325B2 (en) 2006-08-01
US20030053547A1 (en) 2003-03-20
DE10141040B4 (de) 2006-10-26

Similar Documents

Publication Publication Date Title
DE3422363C2 (de)
DE102005046350B4 (de) Anordnung bei einer CAN-Verbindung in einem CAN-System
DE19733748C2 (de) Datenübertragungsvorrichtung
DE102015102760B4 (de) Taktlose serielle Slave-Vorrichtung
DE2813418A1 (de) Einrichtung in einer elektronischen datenverarbeitungsanlage zur meldung von fehler- und betriebszustaenden
DE19815715A1 (de) Elektronisches, datenbusfähiges Fahrzeugsteuergerät
DE19922171B4 (de) Kommunikationssystem mit einem Kommunikationsbus
EP0114268A2 (de) Schaltkreis-Baustein
DE10141040A1 (de) Serielle Schnittstelleneinheit
DE102017007815A1 (de) Prozesssteuerung
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
EP1469627B1 (de) Verfahren zur signaltechnisch sicheren Datenübertragung
EP1596517B1 (de) Verfahren zur einkanaligen Übertragung von redundant vorliegenden Daten
EP3869347A1 (de) Computersystem sowie verfahren zum betreiben eines computersystems
DE3327489C2 (de)
DE102008049662B4 (de) Verfahren und Vorrichtung zum Prüfen einer asynchronen Übertragung von Steuersignalen
DE3634019C2 (de)
EP0346783B1 (de) Verfahren und Vorrichtung zum Ubertragen von digitalen Telemetriezeichen über eine digitale Datenleitung
DE10103092A1 (de) Transceiver mit Mitteln zum Fehlermanagement
DE19822535B4 (de) Vorrichtung und Verfahren zur Steuerung einer Bremsanlage
EP1680895B1 (de) Anlage zum übertragen von daten in einem seriellen, bidirektionalen bus
EP3744033A1 (de) System zum erzeugen eines datenstroms auf basis redundanter informationen
EP1044538B1 (de) Verfahren und vorrichtung zur überprüfung der sperrfunktion einer netzwerkkomponenten-übertragungssperrvorrichtung
EP0852863A2 (de) Verfahren zur aufrechterhaltung des mikrosynchronen betriebs von gedoppelten informationsverarbeitenden einheiten
DE10032597B4 (de) Buswächtereinheit für einen Netzknoten eines zeitgetriggerten Datenkommunikationsnetzes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee