CN105071915B - 一种相位校准方法、设备及通信系统 - Google Patents
一种相位校准方法、设备及通信系统 Download PDFInfo
- Publication number
- CN105071915B CN105071915B CN201510479411.8A CN201510479411A CN105071915B CN 105071915 B CN105071915 B CN 105071915B CN 201510479411 A CN201510479411 A CN 201510479411A CN 105071915 B CN105071915 B CN 105071915B
- Authority
- CN
- China
- Prior art keywords
- data
- phase
- line
- phase alignment
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种相位校准方法,其特征在于:当主机设备上电或操作性复位时,在数据发送线上发送相位校准数据帧,各从机设备识别出校验地址位有效时,从相位校准数据帧中获取含相位偏移信息的数据并进行处理,生成数据发送线上的移相数据,对数据发送线进行相位校准;并产生校准应答信号,主机设备从校准应答信号中获取数据接收线的含相位偏移信息的数据,处理后产生数据接收线上的移相数据,对数据接收线进行相位校准。本发明的相位校准方法实现了多机同步通信系统各根数据线的相位同步校准,提高了隔离设备间长距离同步通讯的速率和可靠性。
Description
技术领域
本发明涉及通信技术领域,具体涉及一种应用于多机同步通信系统的相位校准方法,以及一种具有相位校准功能的通信设备及其组成的通信系统。
背景技术
现有的同步通信系统多基于SPI通讯总线系统,该总线系统主要包括MOSI(主机输出/从机输入)、MISO(主机输入/从机输出)、SCLK时钟线及SS片选线。工作方式为,主机通过SCLK发送时钟信号,SS片选线发送片选信号,MOSI向从机发送控制命令、参数地址和数据等信息,从机通过MISO响应主机命令。
这种协议下,每台从机单独占用一条SS片选线,仅仅用来选通,这种方式造成了信道的浪费,且线路的增加不光增加了设备IO口的负担,而且在从设备较多、线路较长、走线紧张的应用中,带来布线复杂、抗干扰性降低,维护麻烦,成本增加等负面问题。
标准SPI协议上,从设备以总线方式回传数据,多个设备挂载在一条MISO上,例如当主机发送广播命令时,从机只能轮流进行信息的反馈,大大降低了响应实时性,尤其在时延敏感的控制系统中,成了技术瓶颈。
在隔离设备间,长距离传输的常规SPI通讯模块下,由于隔离芯片、特征阻抗不匹配等原因会引起线路时延,边沿失真,且这些问题具有离散性,如通讯速率过高,各根线硬件传输带来的这些差异性难以忽视,存在读错位的风险,因此通讯速率受限。
发明内容
本发明的目的是提供一种相位校准方法及设备,实现多机同步通信系统各根数据线的相位同步校准,降低读错位的风险,提高通信的速率和可靠性。
为实现上述发明目的,本发明采用如下技术方案:
一种相位校准方法,应用于设置有主机设备和从机设备的多机同步通信系统,主机设备通过数据发送线传输数据给各从机设备,各从机设备通过数据接收线传输数据给主机设备,其特征在于:当主机设备上电或操作性复位时,在数据发送线上发送相位校准数据帧,各从机设备识别出校验地址位有效时,从相位校准数据帧中获取含相位偏移信息的数据并进行处理,生成数据发送线上的移相数据,对数据发送线进行相位校准;并产生校准应答信号,主机设备从校准应答信号中获取数据接收线的含相位偏移信息的数据,处理后产生数据接收线上的移相数据,对数据接收线进行相位校准。
优选地,所述相位校准数据帧和校准应答信号中包含相位识别特征数,所述含相位偏移信息的数据通过对相位识别特征数以时钟信号的倍频信号进行同步读取而获得。
本发明的具有相位校准功能的通信设备,其特征在于包含:
相位校准模块,接收与相位校准相关的数据,生成含线路相位偏移信息的数据;
接收模块,将含线路相位偏移信息的数据和校准地址进行组合产生接收中断;
CPU模块,响应接收中断,读取含线路相位偏移信息的数据和校准地址,生成线路移相数据;
译码控制模块,对线路移相数据进行译码后分类送到相位校准模块和接收模块进行相位校准;
发送模块,发送与相位校准相关的数据。
本发明还提供一种包含上述通信设备的多机同步通信系统。
优选地,该系统中,一个设备的发送模块连接与其建立通信的设备的相位校准模块。
本发明的相位校准方法实现了多机同步通信系统各根数据线的相位同步校准,提高了隔离设备间长距离同步通讯的速率和可靠性。
附图说明
图1为本发明通信系统总线连接示意图;
图2为本发明通讯时序图;
图3为相位校准时序图;
图4为设备通信连接图。
具体实施方式
下面结合附图和具体实施例对本发明技术方案进行详细说明。
如图1所示,一种多机同步通信系统,由一台主机设备和n台从机设备构成,n为大于等于1的整数。本实施例取消了现有总线结构中功能单一的SS片选信号线,采用两条数据发送线MOSI线(数据流向从主机设备到从机设备,MOSI1、MOSI2)、多条数据接收线MISO线(数据流向从从机设备到主机设备,与从机设备一一对应,每个从机设备各一条)、1条SCLK时钟信号线实现一种新的多机同步通信总线。
如图2,其中MOSI1传输的数据含帧头(帧头为连续多个1或0信号,除帧头以外的其他数据段用与帧头相反逻辑的0或1进行间隔,每个有效数据段长度小于帧头长度,以区分帧头)、从机片选信号(由与各从机设备一一对应的片选位数据组成,可以多选,片选位有效时,对应的从机设备被同时选通与主机建立通信,响应MOSI2线上读写指令或数据)和控制类信号(含同步信号和触发信号,同步信号用于同步多台从机的控制操作信号,例如启停机控制同步信号。触发信号用于触发各从机相应功能模块,如采样模块)。MOSI2为主机读写指令、读写地址和读写数据信号线。MISO上传从机状态类信号、从机采集数据及响应主机读写指令数据。SCLK为时钟信号线,由主机产生,各从机不但利用该时钟同步提取通讯信号,并将该信号送入FPGA内部锁相环(PLL),作为从机工作时钟。
主从机通讯模块均采用FPGA实现,利用FPGA的并行处理能力,边读取位数据边分析处理。时序上,帧格式设计片选信号在帧中靠前位置,从机提取出本机片选位数据,识别该位为选通状态时,将接收处理MOSI2线上读写指令及数据。同样,MOSI1线控制类信号相对于MISO线上状态类信号在时序上靠后,在一帧信号传输过程中,主机先读取分析各从机状态,根据状态发送相应控制信号,利用这种安排,主机可以在一帧内完成对从机的实时监控。
帧协议原理:
本协议分成常规协议和校验协议,常规协议为默认工作协议,用来传输正常数据;当主机上电或操作性复位时将以检验协议产生MOSI1与MOSI2的相位校准数据帧,从机识别出该帧后,将对相位校准参数进行更新,并产生校准应答信号,用来供主机对MISO线路相位校准。
常规协议(常规工作模式):
主机通过MOSI1传送帧头、片选、触发控制类信号,通过 MOSI2传送读写命令、参数地址和数据类信号。从机通过MISO传送状态标志、采集数据或读写响应数据。
从机利用FPGA对接收的数据进行实时分析处理,当在MOSI1上检测到帧头(对应图2、图3中的起始数据段,本实施例为11111)时,将对MOSI1线的同步计数信号清零,之后每接收到一个SCLK,同步计数信号将加一,其他数据线也以此进行同步,作为帧中提取数据的位索引。为了区分MOSI1中帧头与其他数据段,其他数据段之间用0进行间隔,每个有效数据段需小于帧头长度,如图2中,片选信号有两个数据段CH_SEL0和CH_SEL1,每个数据段设置4bits,对应8个从机,1表示选中,数据段之间用0间隔。TRIG0~TRIG7对应8个从机设备的触发信号,每个数据段设置4bits,不同数据位对应从机设备中不同模块的触发控制。
当提取出本机片选位数据,并且该位为选通状态时,将接收处理传输中的MOSI2线上读写指令及数据,并通过MISO线CMD(命令)和DAT(数据)段将读写指令的反馈信号和数据发送给主机。MOSI1与数据线MOSI2、MISO帧尾不对齐,MOSI2和MISO帧间衔接无间隔,这种方式减少了信道的浪费,提高了单帧传输信息量。
从机还通过MISO主动上传本机状态标志TRIG-I(触发类状态)和STAT(其他状态)至主机,这类信号与片选无关,不管选不选通都将作为必传信息上传主机,主机实时处理从机状态标志,通过MOSI1发送触发控制信号(TRIG1~TRIG8)至从机,利用这种安排,实现在一帧时间内完成对从机的实时监控。
从机在采集数据主动上传模式激活后,即使没被片选信号选中,也将主动在MISO线CMD和DAT数据段传输采集到的数据。这种方式减少了MOSI2线上信息传输量,降低了误码风险和EMI干扰。
SCLK时钟被送至锁相环,产生新的通讯SCLK(25M)和从机工作时钟(100M),利用锁相环使得SCLK与系统工作时钟同源,同相位,保证系统工作同步性,提高稳定性。
相位校准协议(相位校验模式):
从机校验
如图3所示,在相位校验模式下(当主机设备上电或操作性复位时),主机设备在数据发送线上发送相位校准数据帧,各从机设备识别出校验地址位有效时,对MOSI1、MOSI2线相位校准数据帧中包含的相位识别特征数(本实施例规定为1010,共4bits)以SCLK的N倍频率信号(倍数越高,校准精度越高,本实施例N=4)进行同步读取,获得32bits(两根线)含相位偏移信息的数据(该高频信号和SCLK利用锁相环同相处理),并将该相位偏移数据上传CPU系统,CPU分析处理后,产生可在SCLK边沿触发(上升沿或下降沿,本实施例为下降沿)时各根数据线读取准确数据的移相数据,该移相数据包含相位后移值(对MOSI1线和MOSI2线均有效)和滞后标志数(对MOSI2线有效,当MOSI2相位滞后MOSI1时有效),分别下传至相位校验模块和RXD接收模块,实现移相功能。
主机设备和从机设备的结构及其连接关系如图4所示,相位校验模块通过4倍SCLK的高频信号同步,根据相位后移值对MOSI1和MOSI2进行锁存延时,在4倍SCLK高频信号同步下,每延迟一个bit,对应SCLK频率下,相位延迟90度,使其在SCLK边沿触发时信号均处于当前位中间位置,在该位置RXD模块提取信号可靠性最高。单周期内最优相位点确定之后,还需以MOSI1帧头为参考,对MOSI2信号进行位对齐。
当由于隔离芯片等外界原因引起实际MOSI2超前MOSI1信号时,同样利用相位校准模块对MOSI2进一步进行锁存延迟,SCLK下每延时一个bit(360度相位),4倍SCLK高频信号下需锁存延时4bits,使得两根线信号重新同步在一个读取周期内;当MOSI2位滞后MOSI1数据时,在SCLK同步下,RXD接收模块利用MOSI2的滞后标志数对MOSI2帧内计数值(序号)进行延时计数,例如,当MOSI2位滞后MOSI1数据1bit(滞后标志数为1),同一个时间点,如MOSI1数据保存帧中2序号位置, MOSI2的数据将被保存在帧中1序号位置,实现与MOSI1在SCLK频率下的位同步。
主机校验
从机在相位校验模式下,将通过MISO发送从机校验帧响应主机校验帧,从机校验帧也包含相位识别特征数,主机利用相同方式,对相位识别特征数以SCLK的4倍频率信号进行同步读取,获得16bits含相位偏移信息的数据(该高频信号和SCLK利用锁相环同相处理),并将该相位偏移数据上传CPU系统,CPU分析处理后,产生可在SCLK边沿触发时读取准确数据的移相数据,该移相数据包含相位后移值和滞后标志数(当MISO相位滞后MOSI1时有效),分别下传至相位校验模块和RXD接收模块,实现移相功能,对MISO线路失真相位进行校准。
主从机设备电路结构如图4,通过该电路结构实现上述总线协议,主机和从机通讯模块电路原理框图类似,主要由译码控制模块、TXD模块(发送模块)、RXD模块(接收模块)和相位校准模块构成。
主机工作流程:
主机CPU产生读写指令信号,经译码控制模块送至TXD发送模块进行打包发送;RXD接收模块对各从机送来的多条MISO数据并行处理,当检测到含响应主机读写命令的CMD和DAT段时,产生IRQ接收中断信号至CPU,CPU响应中断后,通过译码控制模块将CMD和DAT数据取走;RXD模块如接收到主动上传的采集数据,将根据CMD标识位,送至测量示波模块用于显示。
RXD模块将TRIG和STAT状态类信号送到TRIG和STAT处理模块,该模块根据状态信号产生触发控制信号,送至TXD模块相应位发送。
相位校准模块在校准模式下,将产生各条MISO线上的相位信息,在RXD模块中,与校准地址组合产生CPU待读相位数据,同时RXD模块产生接收中断,CPU响应中断后,将相位数据和地址读取处理后,产生对应每条MISO的移相数据,再通过译码控制模块译码后,相位后移值发送到相位校验模块,滞后标志数发送到RXD模块,实现移相功能。
校准数据和其他功能数据一样都有约定好的对应地址,CPU获取数据和地址,通过识别地址确定数据是什么数据。
从机工作流程:
从机RXD模块解析出片选信号选通本机后,产生IRQ接收中断信号至CPU,同时将获取的读写命令CMD及DAT数据送至译码控制模块,当CPU响应中断时,读取CMD和DAT并处理;CPU产生的响应指令与数据也通过译码控制模块送至TXD发送模块的FIFO中缓存。
当检测到本机未被选通时,根据配置,如为自动上传采集数据模式,则将采集的数据与状态标志,定时送至TXD模块FIFO中缓存,以待发送。
从机上传的TRIG和STAT状态来源于内部其它相关模块,需要发送状态位时,将各相关模块状态信号切入;主机下传的控制信号也同样与相关模块控制端相连,当解析出控制信号后,将实时传递到相关模块进行控制。
在校准模式下,相位校准模块将产生MOSI1和MOSI2线上的相位信息,在RXD模块中和校准地址进行组合,RXD模块产生接收中断,CPU响应中断后,将相位数据和地址数据读取处理后,通过译码控制模块产生MOSI1和MOSI2的移相数据,相位后移值发送到相位校验模块,MOSI2线的滞后标志数发送到RXD模块,实现移相功能。
滞后标志数均以MOSI1(基准线)做参考。当被校准线路相位滞后MOSI1线时,滞后标志数有效。
基准线仅作单周期内校准,且仅参考SCLK,和其他数据线无关。
其他数据线除了参考SCLK进行单周期内校准(90度)外,还需利用基准线进行位校。
单周期内校准:(每移一下是360/N度)
实现在SCLK边沿触发时(上升沿或下降沿),读取的信号点为单周期内最优相位点,即信号中点附近。
位校:(每移一下就是360度)。
基准线以外的信号线除单周期校准到最优读取点外,还需以基准线为参考,进行位校
位对齐包含:
超前基准线情况,利用相位校准模块对该信号线信号进一步延迟锁存后,再和基准线进行同步读取。
滞后基准线情况,RXD接收模块利用滞后标志数对待校线帧内计数值(序号)进行延时计数实现,比如基准线来了序号为1的值,那么该信号线的该位序号为1-1=0,为0,被减的1就为滞后标志数。
Claims (10)
1.一种相位校准方法,应用于设置有主机设备和从机设备的多机同步通信系统,主机设备通过数据发送线传输数据给各从机设备,各从机设备通过数据接收线传输数据给主机设备,其特征在于:当主机设备上电或操作性复位时,在数据发送线上发送相位校准数据帧,各从机设备识别出校验地址位有效时,从相位校准数据帧中获取含相位偏移信息的数据并进行处理,生成数据发送线上的移相数据,对数据发送线进行相位校准;并产生校准应答信号,主机设备从校准应答信号中获取数据接收线的含相位偏移信息的数据,处理后产生数据接收线上的移相数据,对数据接收线进行相位校准。
2.如权利要求1所述的相位校准方法,其特征在于所述相位校准数据帧和校准应答信号中包含相位识别特征数,所述含相位偏移信息的数据通过对相位识别特征数以时钟信号的倍频信号进行同步读取而获得。
3.如权利要求1所述的相位校准方法,其特征在于所述移相数据包含相位后移值,利用相位后移值实现数据线单周期内的相位校准。
4.如权利要求1所述的相位校准方法,其特征在于通信系统中包含至少两条数据发送线,其中一条作为其余数据线位校的基准线。
5.如权利要求4所述的相位校准方法,其特征在于当其余数据线的数据相位滞后基准线时,利用移相数据中的滞后标志数实现超前数据线与基准线的位同步。
6.一种具有相位校准功能的通信设备,其特征在于包含:
相位校准模块,接收与相位校准相关的数据,生成含线路相位偏移信息的数据;
接收模块,将含线路相位偏移信息的数据和校准地址进行组合产生接收中断;
CPU模块,响应接收中断,读取含线路相位偏移信息的数据和校准地址,生成线路移相数据;
译码控制模块,对线路移相数据进行译码后分类送到相位校准模块和接收模块进行相位校准;
发送模块,发送与相位校准相关的数据。
7.如权利要求6所述的通信设备,其特征在于所述移相数据包含相位后移值和滞后标志数,相位后移值经译码后发送到相位校准模块,滞后标志数经译码后发送到接收模块。
8.如权利要求6所述的通信设备,其特征在于与相位校准相关的数据包含相位识别特征数,所述含相位偏移信息的数据通过对相位识别特征数以时钟信号的倍频信号进行同步读取而获得。
9.一种多机同步通信系统,其特征在于包含权利要求6所述的通信设备。
10.如权利要求9所述的多机同步通信系统,其特征在于一个设备的发送模块连接与其建立通信的设备的相位校准模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510479411.8A CN105071915B (zh) | 2015-08-03 | 2015-08-03 | 一种相位校准方法、设备及通信系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510479411.8A CN105071915B (zh) | 2015-08-03 | 2015-08-03 | 一种相位校准方法、设备及通信系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105071915A CN105071915A (zh) | 2015-11-18 |
CN105071915B true CN105071915B (zh) | 2018-07-06 |
Family
ID=54501203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510479411.8A Active CN105071915B (zh) | 2015-08-03 | 2015-08-03 | 一种相位校准方法、设备及通信系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105071915B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1212399A (zh) * | 1997-08-04 | 1999-03-31 | 松下电器产业株式会社 | 多传输线路间的延迟时间的调整装置及调整方法 |
US20030053547A1 (en) * | 2001-08-22 | 2003-03-20 | Peter Aberl | Serial interface unit with transmit monitor |
CN101399654A (zh) * | 2007-09-25 | 2009-04-01 | 华为技术有限公司 | 一种串行通信方法和装置 |
CN101669318A (zh) * | 2007-03-08 | 2010-03-10 | 桑迪士克以色列公司 | 偏置和随机延迟的消除 |
CN103778090A (zh) * | 2012-10-23 | 2014-05-07 | 精工爱普生株式会社 | 串行通信电路以及方法、集成电路装置、物理量测定装置 |
-
2015
- 2015-08-03 CN CN201510479411.8A patent/CN105071915B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1212399A (zh) * | 1997-08-04 | 1999-03-31 | 松下电器产业株式会社 | 多传输线路间的延迟时间的调整装置及调整方法 |
US20030053547A1 (en) * | 2001-08-22 | 2003-03-20 | Peter Aberl | Serial interface unit with transmit monitor |
CN101669318A (zh) * | 2007-03-08 | 2010-03-10 | 桑迪士克以色列公司 | 偏置和随机延迟的消除 |
CN101399654A (zh) * | 2007-09-25 | 2009-04-01 | 华为技术有限公司 | 一种串行通信方法和装置 |
CN103778090A (zh) * | 2012-10-23 | 2014-05-07 | 精工爱普生株式会社 | 串行通信电路以及方法、集成电路装置、物理量测定装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105071915A (zh) | 2015-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105024900B (zh) | 一种多机同步通信系统及方法 | |
KR100823385B1 (ko) | 고기능 프로브로부터 논리 분석기로의 정보 전송 방식 | |
CN107087132B (zh) | 接收器及信号传输方法 | |
US9830298B2 (en) | Media time based USB frame counter synchronization for Wi-Fi serial bus | |
WO2016054245A1 (en) | Confirming data accuracy in a distributed control system | |
US8457247B2 (en) | In-band generation of low-frequency periodic signaling | |
CN109104260B (zh) | 板卡式多通道数据采集系统的同步方法 | |
CN107390090A (zh) | 一种线路故障检测方法及系统 | |
CN103369662A (zh) | 适配器、基带处理单元和基站系统 | |
CN101296070B (zh) | 一种多端口同步以太网设备的时钟同步方法及系统 | |
CN104836989A (zh) | 一种高速多通道快视图像电路 | |
CN103795520B (zh) | 一种基于fpga报文实时同步方法 | |
CN102546033A (zh) | 采用脉冲调制结合串口方式实现的多机通信装置 | |
CN102916758A (zh) | 以太网时间同步装置和网络设备 | |
CN105515610B (zh) | 一种数字接收机模块及其信号处理方法与射频卡布线方法 | |
US7801184B2 (en) | Adaptive method for training a source synchronous parallel receiver | |
CN108694144A (zh) | 接口电路、信号传输系统及其信号传输方法 | |
CN103107862B (zh) | 逻辑器件及其mdio数据发送方法 | |
CN105071915B (zh) | 一种相位校准方法、设备及通信系统 | |
CN104536924A (zh) | 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置 | |
CN202676907U (zh) | 一种多通道天气雷达数据采集装置 | |
CN104767633B (zh) | 一种工业以太网系统 | |
US9026861B2 (en) | Debug trace stream timestamping using downstream correlation | |
CN104038216B (zh) | 一种高速信号中提取比特同步时钟的电路 | |
CN105704417B (zh) | V-by-One图像信号转换成LVDS图像信号的装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: Zhimengyuan, No.4 gupinggang, Gulou District, Nanjing, Jiangsu Province, 210009 Patentee after: ADEX Electronics (Nanjing) Co.,Ltd. Address before: Building 1, No. 108, xishanqiao South Road, Yuhuatai District, Nanjing City, Jiangsu Province, 210012 Patentee before: ADEX Electronics (Nanjing) Co.,Ltd. |
|
CP02 | Change in the address of a patent holder |