DE10134495B4 - Speicherbauelement und Verarbeitungsverfahren für Objekt-Tiefendaten - Google Patents

Speicherbauelement und Verarbeitungsverfahren für Objekt-Tiefendaten Download PDF

Info

Publication number
DE10134495B4
DE10134495B4 DE10134495A DE10134495A DE10134495B4 DE 10134495 B4 DE10134495 B4 DE 10134495B4 DE 10134495 A DE10134495 A DE 10134495A DE 10134495 A DE10134495 A DE 10134495A DE 10134495 B4 DE10134495 B4 DE 10134495B4
Authority
DE
Germany
Prior art keywords
depth data
memory controller
internal
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10134495A
Other languages
English (en)
Other versions
DE10134495A1 (de
Inventor
Dong-Woo Lee
Ja-Il Koo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10134495A1 publication Critical patent/DE10134495A1/de
Application granted granted Critical
Publication of DE10134495B4 publication Critical patent/DE10134495B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects
    • G06T15/40Hidden part removal
    • G06T15/405Hidden part removal using Z-buffer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Image Generation (AREA)
  • Memory System (AREA)

Abstract

Speicherbauelement, das in Verbindung mit einer Speichersteuerung (21) verwendbar ist, mit
– einem Speicherzellenfeld (34), das zum Speichern interner Tiefendaten eines Objektes eingerichtet ist, und
– einer Datenmodifizierschaltung, die dazu eingerichtet ist, neue externe Tiefendaten des Objektes von der Speichersteuerung zu empfangen, die neuen externen Tiefendaten mit den internen Tiefendaten zu vergleichen und in Abhängigkeit vom Vergleichsergebnis die internen Tiefendaten im Speicherzellenfeld (34) durch die externen Tiefendaten zu überschreiben,
gekennzeichnet durch
– eine Steuerschaltung (31) zum Übertragen der externen Tiefendaten an das Speicherzellenfeld unter Umgehung der Datenmodifizierschaltung in Abhängigkeit vom Zustand eines ersten Steuersignals (CS1), das von der Speichersteuerung dem Speicherbauelement an einem ersten Steueranschluss (DC0) zugeführt wird.

Description

  • Die Erfindung bezieht sich auf ein Speicherbauelement mit einem Speicherzellenfeld, das zum Speichern interner Tiefendaten eines Objektes eingerichtet ist, wobei das Speicherbauelement in Verbindung mit einer Speichersteuerung verwendbar ist, und auf ein zugehöriges Verfahren zur Verarbeitung der Tiefendaten eines Objekts in einem von einer Speichersteuerung gesteuerten Speicherbauelement.
  • In Anwendungen von zweidimensionalen (2D-)Graphiken wird ein Objekt auf einem Anzeigeschirm durch x- und y-Koordinaten sowie Farbe repräsentiert. Wenn auf dem Anzeigeschirm ein vorhandenes Objekt durch ein neues Objekt ersetzt wird, wird ein Farbwert an einer Position eines Speichers aufgezeichnet, die den x- und y-Koordinaten jedes der Bildpunkte entspricht, die das neue Objekt bilden, und dann wird der Farbwert im Rasterverfahren auf den Anzeigeschirm gegeben. Mit dem Begriff „Objekt" ist vorliegend ein Graphikobjekt gemeint. Das Objekt wird bezüglich der Graphikverarbeitung als „neu" bezeichnet, auch wenn es sich um dasselbe, vom Systemnutzer wahrgenommene Anzeigeobjekt handelt.
  • In dreidimensionalen (3D-)Graphikanwendungen repräsentieren z-Werte einen Bildpunktabstand vom Betrachter. Typischerweise zeigen kleine z- Werte an, dass sich ein Objekt nahe beim Betrachter befindet, während hohe z-Werte anzeigen, dass das Objekt weit entfernt ist. Mit anderen Worten legt die z-Koordinateninformation Tiefendaten eines Objektes auf einem Anzeigeschirm fest, um es auf diese Weise dem Nutzer zu erlauben, die Tiefe des Objektes zu erkennen.
  • Geräte, die 3D-Graphiken verwenden, setzen 3D-Funktionen ein, wie z-Pufferung, α-Mischung und Texturbildvergleich. Derartige Funktionalitäten sind rechenintensiv und erfordern daher eine hohe Bandbreite. Speziell sollte im Fall der z-Pufferung bei der Durchführung von 3D-Graphikanwendungen, wie eines 3D-Spiels, z-Koordinateninformation zu den x- und y-Koordinateninformationen einer 2D-Graphik hinzugefügt werden. Dieser serielle Vorgang wird als z-Pufferung bezeichnet.
  • Bei solchen Funktionen kann es sein, dass ein vorhandenes Objekt durch ein neues Objekt auf dem Anzeigeschirm ersetzt wird. Dabei kann es sich um dasselbe Objekt handeln, jedoch mit neuem Erscheinungsbild, entsprechend den aktualisierten z-Koordinaten. Wenn daher ein vorhandenes Objekt durch ein neues Objekt auf dem Anzeigeschirm ersetzt wird, werden zuerst die räumlichen Koordinatenwerte, auch als z-Werte oder Tiefendaten bezeichnet, für die Bildpunkte entsprechend dem vorhandenen Objekt mit den räumlichen Bildpunkt-Koordinatenwerten verglichen, die das neue Objekt abbilden. Wenn letztere niedriger als erstere sind, werden die ersteren durch die letzteren aktualisiert.
  • Die z-Pufferung wird dadurch ausgeführt, dass die z-Werte eingehender Farbdaten mit den z-Werten zuvor existierender Farbdaten verglichen werden. Wenn die eingehenden Farbdaten näher liegen, d. h. einen kleineren z-Wert besitzen, werden die zuvor existierenden Farbdaten durch die eingehenden Farbdaten ersetzt, andernfalls werden die eingehenden Farbdaten verworfen.
  • Es ist bekannt, diese Funktion durch Speichersteuerungen auszuführen. Eine Speichersteuerung liest die räumlichen Koordinatenwerte der Bildpunkte des vorhandenen Objektes aus einem Speicherbauelement und vergleicht sie mit den räumlichen Koordinatenwerten der Bildpunkte des neuen Objektes. Wenn irgendeine Modifikation in den räumlichen Koordi natenwerten des vorhandenen Objektes vorliegt, schreibt die Speichersteuerung die räumlichen Koordinatenwerte des neuen Objektes in das Speicherbauelement. Dieser Vorgang wird mit Lesen-Modifizieren-Schreiben bezeichnet, nachfolgend als „RMW" abgekürzt.
  • 1 zeigt ein Zeitablaufdiagramm zur Erläuterung des RMW-Vorgangs bei einem herkömmlichen Speicherbauelement. Wie daraus ersichtlich, werden interne Tiefendaten Dout, die in einer durch einen Lesebefehl RD ausgewählten Speicherzelle gespeichert sind, von der Speichersteuerung über Anschlüsse DQ für Dateneingabe und -ausgabe (I/O) gelesen, wenn der Speicherlesebefehl RD an der ansteigenden Flanke eines Taktzyklus 3 nach einem Aktivierungsbefehl ACT von der Speichersteuerung eingegeben wird.
  • Die Speichersteuerung vergleicht die räumlichen Koordinatenwerte Dout eines vorhandenen Objektes mit eingegebenen räumlichen Koordinatenwerten Din eines neuen Objektes in Intervallen „a". Wie aus 1 ersichtlich, besitzt das Intervall „a" eine Länge von zwei Zyklen. Wenn die eingegebenen räumlichen Koordinatenwerte Din des neuen Objektes, nachfolgend als „externe Tiefendaten" bezeichnet, kleiner als die räumlichen Koordinatenwerte Dout des vorhandenen Objektes sind, nachfolgend als „interne Tiefendaten" bezeichnet, bedeutet dies, dass das Objekt nun näher liegt. Die Speichersteuerung bereitet dann das Schreiben der externen Tiefendaten Din in ein Speicherzellenfeld des Speicherbauelementes vor, bei dem die internen Daten ersetzt werden. Wenn ein Schreibbefehl WR vorliegt, werden die externen Tiefendaten Din, die an den I/O-Datenanschlüssen DQ anliegen, in das ausgewählte Speicherzellenfeld des Speicherbauelementes in Abhängigkeit vom Schreibbefehl WR geschrieben.
  • Wie aus 1 zu erkennen, sind zur Durchführung eines RMW-Vorgangs für die räumlichen Koordinatenwerte ab dem Punkt, an dem der Aktivierungsbefehl ACT eingegeben wird, bis zum Punkt, an welchem ein Vorladebefehl PRE eingegeben werden kann, mindestens zehn Taktzyklen erforderlich. Dies liegt daran, dass in der Speichersteuerung eine Logik zum Vergleichen der Koordinatenwerte der Tiefendaten enthalten ist und von der bekannten Speichersteuerung eine Tiefenvergleichsfunktion ausgeführt wird.
  • Dementsprechend besitzt das herkömmliche Speicherbauelement die Schwierigkeit, dass sich die Speicherbusleistungsfähigkeit verschlechtert. Die zum Durchführen eines RMW-Vorgangs für die räumlichen Koordinatenwerte erforderliche Zeit wird verzögert, was die Leistungsfähigkeit der Graphikfunktionen beeinträchtigt.
  • In der Patentschrift US 5.673.422 ist ein Einzelbild-Pufferspeicher für eine Bildverarbeitungsschaltung offenbart, bei dem Bilddaten einschließlich Tiefendaten eines Objektes parallel einer Pixelverarbeitungseinheit und einer Vergleichseinheit zugeführt werden. Außerdem werden diesen beiden Einheiten entsprechende bisherige Bilddaten von einem Cachespeicher zugeführt. Die Pixelverarbeitungseinheit verarbeitet die zugeführten Daten in vorgegebener Weise, z. B. zwecks α-Mischung etc., und gibt die generierten Daten an den Cachespeicher ab. Die Vergleichseinheit steuert mit ihrem Ausgangssignal das wahlweise Schreiben der Bilddaten im Cachespeicher in einen Hauptspeicher, um abhängig vom Vergleichsergebnis die dort bisher gespeicherten Daten zu überschreiben.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Speicherbauelementes der eingangs genannten Art und eines Tiefendaten-Verarbeitungsverfahrens hierfür zugrunde, bei denen sich die zum Modifizieren und Schreiben von räumlichen Koordinatenwerten erforderliche Zeitdauer verkürzen und dadurch das Leistungsvermögen eines Speicherbusses für Graphikanwendungen und somit die jeweilige Graphikanwendung insgesamt verbessern lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Speicherbauelementes mit den Merkmalen des Anspruchs 1 und eines Tiefendaten-Verarbeitungsverfahrens mit den Merkmalen des Anspruchs 10.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend näher beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmli che Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 ein Zeitablaufdiagramm zur Erläuterung eines RMW-Vorgangs bei einem herkömmlichen Speicherbauelement,
  • 2 ein Speichersystem mit einem erfindungsgemäßen Speicherbauelement mit Tiefenvergleichsfunktion,
  • 3 ein detaillierteres Schaltbild des Speicherbauelements von 2,
  • 4 ein Zeitablaufdiagramm zur Erläuterung einer Vergleichs-Lese-Funktion gemäß der Erfindung und
  • 5 ein Flussdiagramm eines erfindungsgemäßen Verfahrens zum Vergleichen und Lesen von Tiefendaten eines Objektes in einem von einer Speichersteuerung gesteuerten Speicherbauelement.
  • 2 zeigt ein Speichersystem mit einem Speicherbauelement 22 gemäß der Erfindung, das von einer Speichersteuerung 21 gesteuert wird. Ein zugehöriger Monitor ist nicht explizit gezeigt. Weiter ist aus 2 zu erkennen, dass die Speichersteuerung 21 ein Befehlssignal CMD erzeugt, das dem Speicherbauelement 22 zugeführt wird. Weitere Signale werden über Steueranschlüsse DC0 und DC1 sowie einen I/O-Datenanschluss DQ übermittelt. Die Speichersteuerung 21 erzeugt außerdem eine Adresse, die eine spezifische Speicherzelle des Speicherbauelementes 22 auswählt.
  • Des weiteren erzeugt die Speichersteuerung 21 ein erstes Steuersignal CS1 und ein zweites Steuersignal CS2 und überträgt diese an das Speicherbauelement 22 über die Steueranschlüsse DC0 bzw. DC1. Die Steuersignale CS1 und CS2 können aktiv oder nicht aktiv sein, was durch Wahl eines hohen bzw. niedrigen Pegels implementiert wird. Die Speichersteuerung 21 bereitet zudem das Schreiben externer Tiefendaten über den I/O-Datenanschluss DQ vor.
  • Das Speicherbauelement 22 wird, wie gesagt, durch die Speichersteuerung 21 gesteuert. Der Monitor zeigt ein jeweiliges Objekt mit Tiefendaten an, die durch das Speicherbauelement 22 modifiziert werden. Die Speichersteuerung 21 stellt eine Schnittstelle zur Verfügung, um verschiedene Steuerungsaufgaben des Monitors und des Speicherbauelementes 22 durchzuführen.
  • Das Speicherbauelement 22 erzeugt ein erstes Statussignal SS1 und ein zweites Statussignal SS2 und sendet diese zur Speichersteuerung 21. Wenn sich das erste und das zweite Statussignal SS1, SS2 in einem aktiven Zustand befinden, auch als „HIT" bezeichnet, stellt die Speichersteuerung 21 fest, dass interne Tiefendaten durch externe Tiefendaten ersetzt worden sind. Andererseits stellt die Speichersteuerung 21, wenn sich das erste und das zweite Statussignal SS1, SS2 in einem inaktiven Zustand befinden, auch als „MISS" bezeichnet, fest, dass die internen Tiefendaten beibehalten werden.
  • In einer bevorzugten erfindungsgemäßen Realisierung laufen die Steuersignale CS1, CS2 über dieselben Leitungen wie die Statussignale SS1, SS2, allerdings in entgegengesetzter Richtung. Beispielsweise kann das Statussignal SS1 über den ersten Steueranschluss DC0 übertragen werden, während das Statussignal SS2 über den zweiten Steueranschluss DC1 übertragen werden kann. Dies führt zu einer vorteilhaften ökonomischen Realisierung der Erfindung, was durch die Tatsache möglich wird, dass die Steuersignale CS1, CS2 zu anderen Zeitpunkten erzeugt und übertragen werden als die Statussignal SS1, SS2, wie weiter unten in Verbindung mit 4 deutlicher wird.
  • 3 zeigt eine erfindungsgemäße Realisierung des Speicherbauelements 22 von 2 in einem detaillierteren Schaltbild. Wie daraus ersichtlich, beinhaltet das Speicherbauelement 22 in diesem Fall eine Datenmodifizierschaltung 30, eine Steuerschaltung 31, ein Speicherzellenfeld 34, einen ersten und zweiten Steueranschluss DC0, DC1 sowie einen I/O-Datenanschluss DQ. Die Datenmodifizierschaltung 30 beinhaltet des weiteren insbesondere ein Register 32 und eine Vergleichsschaltung 33.
  • Die Steuerschaltung 31 empfängt externe Tiefendaten eines neuen Objektes über ein Signal EDD, das am I/O-Datenanschluss DQ empfangen wird. Die Steuerschaltung 31 gibt dann die externen Tiefendaten EDD entweder als WTDC oder NWT ab, abhängig von einem ersten Steuersignal CS1. Wenn sich das erste Steuersignal CS1 in einem nicht aktiven Zustand befindet, werden die externen Tiefendaten NWT an das Speicherzellenfeld 34 zum normalen Schreiben abgegeben. Dies umgeht die restliche Struktur. Wenn sich andererseits das erste Steuersignal CS1 in einem aktiven Zustand befindet, werden die externen Tiefendaten WTDC an das Register 32 zwecks Tiefenvergleichsschreibens abgegeben.
  • Das Register 32 speichert das Ausgangssignal WTDC der Steuerschaltung 31, d. h. die externen Tiefendaten. Die Vergleichsschaltung 33 vergleicht die Daten der Koordinaten eines neuen Objektes, die vom Register 32 als RS abgegeben werden, mit internen Tiefendaten Fcomp der korrespondierenden Koordinaten eines vorhandenen Objektes, wobei die internen Tiefendaten im Speicherzellenfeld 34 in Abhängigkeit vom zweiten Steuersignal CS2 gespeichert werden. Wenn das Ausgangssignal RS des Registers 32, d. h. die externen Tiefendaten RS, kleiner als die internen Tiefendaten Fcomp ist, gibt die Vergleichsschaltung 33 die externen Tiefendaten RS an das Speicherzellenfeld 34 ab, um die internen Tiefendaten Fcomp zu modifizieren. Bei einer anderen Realisierung der Erfindung gibt die Vergleichsschaltung 33 die externen Tiefendaten comp an das Speicherzellenfeld 34 ab, wenn das Ausgangssignal RS des Registers 32, d. h. die internen Tiefendaten RS, größer als die internen Tiefendaten Fcomp ist.
  • Die Vergleichsschaltung 33 gibt wenigstens ein Statussignal an die Speichersteuerung 21 ab. Wenn die internen Tiefendaten Fcomp als Ergebnis dieses Vergleichs modifiziert werden, ist das Statussignal ein hohes Logikpegelsignal HIT1 bzw. HIT2. Wenn hingegen die internen Tiefendaten Fcomp nicht modifiziert werden, ist das Statussignal ein niedriges Logikpegelsignal MISS1 bzw. MISS2.
  • 4 zeigt ein Zeitablaufdiagramm für das Ausführen einer Vergleichs-Aufzeichnungs-Funktion des Speicherbauelements 22 der 3 gemäß der Erfindung. Nachfolgend wird ein Tiefenvergleichs-/Schreibvorgang des Speicherbauelements 22 detaillierter unter Bezugnahme auf die 3 und 4 erläutert. Wie aus den 3 und 4 ersichtlich, werden ein Tiefenvergleichs-/Schreibbefehlsignal WR, ein erstes und zweites Steuersignal CS1, CS2 und ein externes Tiefensignal Dw, die sämtlich von der Speichersteuerung 21 erzeugt werden, an entsprechenden Anschlüssen eingegeben, d. h. einem nicht gezeigten Befehlsanschluss, dem ersten und zweiten Anschluss DC0 und DC1 sowie dem I/O-Datenanschluss DQ. Dies erfolgt am Anstieg des dritten Zyklus.
  • Die Betriebsweise der Steuerschaltung 31 ist wie folgt. Wenn sich das erste Steuersignal CS1 in einem aktiven Zustand befindet, während sich das Schreibbefehlsignal WR ebenfalls in einem aktiven Zustand befindet, gibt die Steuerschaltung 31 die ankommenden externen Tiefendaten WTDC an das Register 32 ab, um eine Tiefenvergleichs-Schreib-Funktion auszufüh ren. Daher sind die ankommenden externen Tiefendaten EDD und das Ausgangssignal WTDC der Steuerschaltung 31 gleich. Wenn sich jedoch das erste Steuersignal CS1 in einem nicht aktiven Zustand befindet, gibt die Steuerschaltung 31 die ankommenden externen Tiefendaten NWT zum Schreiben an das Speicherzellenfeld 34 ab.
  • Des weiteren wird das zweite Steuersignal CS2 von Bedeutung, wenn sich das erste Steuersignal CS1 in einem aktiven Zustand befindet. In diesem Fall vergleicht die Vergleichsschaltung 33 die internen Tiefendaten Fcomp innerhalb des Speicherzellenfeldes 34 mit dem Ausgangssignal des Registers 32, d. h. den externen Tiefendaten RS. Die Bedeutung des Steuersignals CS2 ergibt sich wie folgt. Wenn sich CS2 in einem nicht aktiven Zustand befindet, vergleicht die Vergleichsschaltung 33 die internen Tiefendaten Fcomp mit dem Ausgangssignal des Registers 32 in Einheiten von X Bits, z. B. 16 Bits, wobei X eine natürliche Zahl ist. Wenn sich hingegen das zweite Steuersignal CS2 in einem aktiven Zustand befindet, erfolgt der Vergleich in Einheiten von NX Bits, z. B. 32 Bits, wenn N = 2 und X = 16 sind, wobei N und X natürliche Zahlen sind.
  • Als Ergebnis des Vergleichs schreibt die Vergleichsschaltung 33 einen von zwei Sätzen in das Speicherzellenfeld 34. In der einen Realisierung ist dies der Satz mit den kleinsten Tiefenwerten, in der anderen Realisierung hingegen der Satz mit den größten Tiefenwerten. Dieses Überschreiben der bisherigen Werte hat die Wirkung, dass die relevanten gespeicherten Werte modifiziert werden, wenn die unterschiedlichen Daten überschrieben worden sind.
  • Die Vergleichsschaltung 33 gibt zudem die Statussignale SS1, SS2 ab, um der Steuerung 21 zur Kenntnis zu bringen, ob die Daten geändert worden sind oder nicht. Die Statussignale SS1, SS2 können nach Ablauf von im besten Fall nur drei und im ungünstigsten Fall vier Taktzyklen nach Abgabe eines Tiefenvergleich-Schreib-Befehls, was im Zyklus 3 erfolgt ist, gesendet werden. Dementsprechend kann der gesamte Prozess mit dem sechsten oder siebten Zyklus abgeschlossen sein, verglichen mit den vom oben erläuterten Stand der Technik benötigten zehn Zyklen.
  • Wenn die Vergleichsschaltung 33 in Einheiten von X Bit vergleicht, und die Daten modifiziert worden sind, ist das erste Statussignal SS1 ein hohes Logikpegelsignal HIT1, das anzeigt, dass die niedrigeren X Bit der internen Tiefendaten Fcomp über den ersten Steueranschluss DC0 modifiziert worden sind. Des weiteren ist das zweite Statussignal SS2 ein hohes Logikpegelsignal HIT2, das anzeigt, dass die oberen X Bit der internen Tiefendaten Fcomp über den zweiten Steueranschluss DC1 modifiziert worden sind.
  • Wenn die Steuerschaltung 33 in Einheiten von NX Bit vergleicht und die Daten modifiziert worden sind, ist das erste Statussignal SS1 ein hohes Logikpegelsignal HIT1, das anzeigt, dass die niedrigeren NX Bit der internen Tiefendaten Fcomp modifiziert worden sind. Wenn hingegen die Tiefendaten nicht modifiziert wurden, sind das erste und zweite Statussignal SS1, SS2 niedrige Logikpegelsignale MISS1 und MISS2, die anzeigen, dass die internen Tiefendaten Fcomp beibehalten wurden.
  • 5 zeigt in einem Flussdiagramm ein Verfahren zur Verarbeitung von Tiefendaten eines Objektes im durch die Speichersteuerung 21 gesteuerten Speicherbauelement 22, beginnend mit einem Startschritt 501. In einem nächsten Schritt 503 empfängt das Speicherbauelement 22 die externen Tiefendaten EDD, wie zu den 2 und 3 erläutert.
  • In einem Schritt 505 empfängt das Speicherbauelement 22 das erste Steuersignal CS1 und stellt dessen Status fest. Wenn sich das erste Steuersignal CS1 in einem nicht aktiven Zustand befindet, gibt die Steuerschaltung 33 gemäß einem Schritt 521 die eingegebenen externen Tiefendaten EDD als die Daten NWT an das Speicherzellenfeld 34 innerhalb des Speicherbauelementes 22 zum Schreiben ab. Wenn sich hingegen das erste Steuersignal CS1 in einem aktiven Zustand befindet, gibt die Steuerschaltung 31 die externen Tiefendaten EDD als die Daten WTDC an das Register 32 ab.
  • In einem Schritt 507 empfängt das Speicherbauelement 22 das zweite Steuersignal CS2 und stellt dessen Status fest. Wenn sich das zweite Steuersignal CS2 in einem aktiven Zustand befindet, vergleicht die Vergleichsschaltung 33 die internen Tiefendaten Fcomp mit den externen Tiefendaten RS, die im Register 32 gespeichert sind, in Einheiten von NX Bit (Schritt 509). Wenn sich hingegen das zweite Steuersignal CS2 in einem nicht aktiven Zustand befindet, vergleicht die Vergleichsschaltung 33 die internen Tiefendaten Fcomp mit den externen Tiefendaten RS in Einheiten von X Bit (Schritt 511).
  • In beiden Fällen wird anschließend abgefragt, ob die externen Tiefendaten RS kleiner als die internen Tiefendaten Fcomp sind (Schritt 513). Ist dies der Fall, werden die internen Tiefendaten Fcomp in die externen Tiefendaten RS modifiziert (Schritt 515). Ist dies nicht der Fall, werden die internen Tiefendaten Fcomp beibehalten (Schritt 517), und die externen Tiefendaten RS werden verworfen. In der oben angesprochenen äquivalenten, alternativen Realisierung ist der Schritt 513 gegensätzlich, d. h. es wird stattdessen abgefragt, ob die externen Tiefendaten RS größer als die internen Tiefendaten Fcomp sind.
  • In einem nächsten Schritt 519 wird das Vergleichsresultat an die Steuerung abgegeben, wonach der Prozessablauf abgeschlossen ist (Schritt 523). Das Vergleichsergebnis wird über die Statussignale SS1, SS2 ausgedrückt. Diese können die oben angegebenen Werte annehmen. Dabei können Logikwerte mit hohem und niedrigem Pegel äquivalent gewählt werden.
  • Wie oben erläutert, sind beim angegebenen Stand der Technik mindestens zehn Taktzyklen für einen Lese-Modifizier-Schreib(RMW)-Vorgang erforderlich. Hingegen reichen bei der Erfindung schon sechs oder sieben Taktzyklen zur Durchführung eines RMW-Vorgangs statt dieser zehn Zyklen beim genannten Stand der Technik aus. Die Erfindung vermag daher die Leistungsfähigkeit verglichen mit diesem Stand der Technik um mehr als 30% zu steigern.

Claims (18)

  1. Speicherbauelement, das in Verbindung mit einer Speichersteuerung (21) verwendbar ist, mit – einem Speicherzellenfeld (34), das zum Speichern interner Tiefendaten eines Objektes eingerichtet ist, und – einer Datenmodifizierschaltung, die dazu eingerichtet ist, neue externe Tiefendaten des Objektes von der Speichersteuerung zu empfangen, die neuen externen Tiefendaten mit den internen Tiefendaten zu vergleichen und in Abhängigkeit vom Vergleichsergebnis die internen Tiefendaten im Speicherzellenfeld (34) durch die externen Tiefendaten zu überschreiben, gekennzeichnet durch – eine Steuerschaltung (31) zum Übertragen der externen Tiefendaten an das Speicherzellenfeld unter Umgehung der Datenmodifizierschaltung in Abhängigkeit vom Zustand eines ersten Steuersignals (CS1), das von der Speichersteuerung dem Speicherbauelement an einem ersten Steueranschluss (DC0) zugeführt wird.
  2. Speicherbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Datenmodifizierschaltung des weiteren dazu eingerichtet ist, ein Statussignal an die Speichersteuerung abzugeben.
  3. Speicherbauelement nach Anspruch 2, weiter dadurch gekennzeichnet, dass das Statussignal (SS1) über den ersten Steueranschluss abgegeben wird.
  4. Speicherbauelement nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die Datenmodifizierschaltung folgende Elemente enthält: – ein Register (32) zum Speichern empfangener neuer externer Tiefendaten und – eine Vergleichsschaltung (33) zum Vergleichen der gespeicherten externen Tiefendaten mit den internen Tiefendaten und zum Schreiben der gespeicherten externen Tiefendaten in das Speicherzellenfeld in Abhängigkeit vom Vergleichsergebnis.
  5. Speicherbauelement nach Anspruch 4, weiter dadurch gekennzeichnet, dass die Vergleichsschaltung des weiteren dafür eingerichtet ist, die gespeicherten externen Tiefendaten in das Speicherzellenfeld zu schreiben, wenn die gespeicherten externen Tiefendaten kleiner als die internen Tiefendaten sind.
  6. Speicherbauelement nach Anspruch 4 oder 5, weiter dadurch gekennzeichnet, dass die Vergleichsschaltung des weiteren dazu eingerichtet ist, das Statussignal an die Speichersteuerung abzugeben.
  7. Speicherbauelement nach einem der Ansprüche 4 bis 6, weiter gekennzeichnet durch einen zweiten Steueranschluss (DC1) zum Empfangen eines zweiten Steuersignals von der Speichersteuerung, wobei die Vergleichsschaltung die internen Tiefendaten mit den gespeicherten externen Tiefendaten in Einheiten von X Bit vergleicht, wenn sich das zweite Steuersignal in einem nicht aktiven Zustand befindet, und sie in Einheiten von NX Bit vergleicht, wenn sich das zweite Steuersignal in einem aktiven Zustand befindet, wobei X und N ganze Zahlen sind.
  8. Speicherbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass die Vergleichsschaltung, wenn sich der zweite Steueranschluss in einem inaktiven Zustand befindet, an die Speichersteuerung ein erstes Statussignal, das anzeigt, dass die niedrigeren X Bit der internen Tiefendaten modifiziert wurden, und ein zweites Statussignal abgibt, das anzeigt, dass die oberen X Bit der internen Tiefendaten modifiziert worden sind.
  9. Speicherbauelement nach Anspruch 7 oder 8, weiter dadurch gekennzeichnet, dass die Vergleichsschaltung, wenn sich der zweite Steueranschluss in einem aktiven Zustand befindet, an die Speichersteuerung ein Statussignal abgibt, das anzeigt, dass NX Bit der internen Tiefendaten modifiziert worden sind.
  10. Verfahren zur Verarbeitung von Tiefendaten eines Objektes in einem von einer Speichersteuerung (21) gesteuerten Speicherbauelement, gekennzeichnet durch folgende Schritte: a) Empfangen externer Tiefendaten des Objektes von der Speichersteuerung, b) Empfangen eines ersten Steuersignals (CS1) von der Speichersteuerung über einen ersten Steueranschluss (DC0), der außerhalb der Speichersteuerung liegt, c) Feststellen, ob der Zustand des ersten Steuersignals aktiv oder inaktiv ist, d) Zwischenspeichern der empfangenen externen Tiefendaten und Vergleichen der zwischengespeicherten externen Tiefendaten mit entsprechenden, in einem Speicherzellenfeld (34) innerhalb des Speicherbauelements gespeicherten internen Tiefendaten und Überschreiben der internen Tiefendaten im Speicherzellenfeld mit den entsprechenden zwischengespeicherten externen Tiefendaten in Abhängigkeit vom Vergleichsresultat, wenn festgestellt wird, dass der Zustand des ersten Steuersignals aktiv ist, und e) direktes Schreiben der zwischengespeicherten externen Tiefendaten in das Speicherzellenfeld unter Umgehung des Zwischenspeicher- und Vergleichsschritts d, wenn festgestellt wird, dass der Zustand des ersten Steuersignals inaktiv ist.
  11. Verfahren nach Anspruch 10, weiter dadurch gekennzeichnet, dass der Schritt d das Abgeben eines Statussignals an die Speichersteuerung beinhaltet, welches anzeigt, dass die internen Tiefendaten modifiziert worden sind.
  12. Verfahren nach Anspruch 10 oder 11, weiter dadurch gekennzeichnet, dass das Schreiben im Schritt d durchgeführt wird, wenn der Vergleich ergibt, dass die externen Tiefendaten kleiner als die internen Tiefendaten sind.
  13. Verfahren nach Anspruch 10 oder 11, weiter dadurch gekennzeichnet, dass das Schreiben im Schritt d durchgeführt wird, wenn der Vergleich ergibt, dass die externen Tiefendaten größer als die internen Tiefendaten sind.
  14. Verfahren nach einem der Ansprüche 10 bis 13, weiter gekennzeichnet durch folgende Schritte: f) Empfangen eines zweiten Steuersignals von der Speichersteuerung über einen zweiten Steueranschluss, der außerhalb der Speichersteuerung liegt, g) Feststellen des Zustands des zweiten Steuersignals, h) Vergleichen der internen Tiefendaten mit den gespeicherten externen Tiefendaten in Einheiten von X Bit, wenn festgestellt wurde, dass der Zustand des zweiten Steuersignals inaktiv ist, und i) Vergleichen der internen Tiefendaten mit den gespeicherten externen Tiefendaten in Einheiten von NX Bit, wenn festgestellt wurde, dass der Zustand des zweiten Steuersignals aktiv ist.
  15. Verfahren nach Anspruch 14, weiter dadurch gekennzeichnet, dass der Schritt h folgende Teilschritte umfasst: – Abgeben eines ersten Statussignals an die Speichersteuerung, das anzeigt, dass die niedrigeren X Bit der internen Tiefendaten modifiziert worden sind, und – Abgeben eines zweiten Statussignals an die Speichersteuerung, das anzeigt, dass die oberen X Bit der internen Tiefendaten modifiziert worden sind.
  16. Verfahren nach Anspruch 15, weiter dadurch gekennzeichnet, dass das erste Statussignal über den ersten Steueranschluss und das zweite Statussignal über den zweiten Steueranschluss abgegeben werden.
  17. Verfahren nach Anspruch 14, weiter dadurch gekennzeichnet, dass der Schritt h den Schritt des Abgebens eines Statussignals an die Speichersteuerung umfasst, das anzeigt, dass die NX Bit der internen Tiefendaten modifiziert worden sind.
  18. Verfahren nach Anspruch 17, weiter dadurch gekennzeichnet, dass das Statussignal über einen von dem ersten und zweiten Steueranschluss abgegeben wird.
DE10134495A 2000-07-03 2001-07-02 Speicherbauelement und Verarbeitungsverfahren für Objekt-Tiefendaten Expired - Fee Related DE10134495B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-37769 2000-07-03
KR1020000037769A KR100355233B1 (ko) 2000-07-03 2000-07-03 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법

Publications (2)

Publication Number Publication Date
DE10134495A1 DE10134495A1 (de) 2002-01-17
DE10134495B4 true DE10134495B4 (de) 2009-01-22

Family

ID=19675943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10134495A Expired - Fee Related DE10134495B4 (de) 2000-07-03 2001-07-02 Speicherbauelement und Verarbeitungsverfahren für Objekt-Tiefendaten

Country Status (4)

Country Link
US (1) US20020089509A1 (de)
JP (1) JP4974127B2 (de)
KR (1) KR100355233B1 (de)
DE (1) DE10134495B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673422A (en) * 1994-01-21 1997-09-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit for processing image data

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970499A (en) * 1988-07-21 1990-11-13 Raster Technologies, Inc. Apparatus and method for performing depth buffering in a three dimensional display
US5301263A (en) * 1990-09-18 1994-04-05 Hewlett-Packard Company High memory bandwidth system for updating z-buffer values
US5268995A (en) * 1990-11-21 1993-12-07 Motorola, Inc. Method for executing graphics Z-compare and pixel merge instructions in a data processor
JP2899838B2 (ja) * 1990-12-27 1999-06-02 富士通株式会社 記憶装置
JPH0528771A (ja) * 1991-07-23 1993-02-05 Nec Corp メモリ素子
JPH0757453A (ja) * 1993-08-10 1995-03-03 Mitsubishi Electric Corp メモリカードおよびこれを含むメモリカードシステム並びにメモリカードのデータ書き換え方法
JP3759176B2 (ja) * 1993-08-13 2006-03-22 新日本製鐵株式会社 不揮発性半導体記憶装置
JPH07319436A (ja) * 1994-03-31 1995-12-08 Mitsubishi Electric Corp 半導体集積回路装置およびそれを用いた画像データ処理システム
US5544306A (en) * 1994-05-03 1996-08-06 Sun Microsystems, Inc. Flexible dram access in a frame buffer memory and system
KR100243179B1 (ko) * 1994-06-30 2000-02-01 윤종용 그래픽 시스템의 신호처리방법 및 장치
US5727192A (en) * 1995-03-24 1998-03-10 3Dlabs Inc. Ltd. Serial rendering system with auto-synchronization on frame blanking
JPH08329276A (ja) * 1995-06-01 1996-12-13 Ricoh Co Ltd 3次元グラフィックス処理装置
JP2591514B2 (ja) * 1995-06-16 1997-03-19 株式会社日立製作所 1チップメモリデバイス
US5812138A (en) * 1995-12-19 1998-09-22 Cirrus Logic, Inc. Method and apparatus for dynamic object indentification after Z-collision
KR970051114A (ko) * 1995-12-26 1997-07-29 김광호 그래픽 콘트롤러의 라이트 hit를 이용한 라이트 fifo

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673422A (en) * 1994-01-21 1997-09-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit for processing image data

Also Published As

Publication number Publication date
DE10134495A1 (de) 2002-01-17
KR100355233B1 (ko) 2002-10-11
KR20020004172A (ko) 2002-01-16
JP2002108692A (ja) 2002-04-12
JP4974127B2 (ja) 2012-07-11
US20020089509A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
DE3619420C2 (de)
DE69918022T2 (de) Keine blockierung erforderndes textur-cache-system
DE60204687T2 (de) Speicherkopierbefehl mit Angabe von Quelle und Ziel, der in der Speichersteuerung ausgeführt wird
DE10101073B4 (de) Bildaufbereitungsvorrichtung mit niedrigeren Speicherkapazitätsanforderungen und Verfahren dafür
DE69729916T2 (de) Dynamische bildgrössenänderung
DE3419219C2 (de) Steuervorrichtung für ein Bildschirmgerät
EP1175663A1 (de) Verfahren zur rasterisierung eines graphikgrundelements
DE102006046417A1 (de) Datenverarbeitungssystem und Verfahren zum Extrahieren von Daten aus einem OneNAND-Flash-Speicher in ein RAM-Speicherbauelement
DE102013014846A1 (de) Systeme und Verfahren zur teilweisen Rahmenpufferaktualisierung
DE60106301T2 (de) Verfahren und system für die ausfuhr von datenverbänden zu zweidimensionalen oder dreidimensionalen geometrischen entitäten
DE19713654B4 (de) Progressiv darstellbare Umrissschrift und Verfahren zum Erzeugen, Übertragen und Darstellen derselben
DE102019107849A1 (de) 424-Kodierungsschemata zur Reduzierung von Kopplung und Leistungsrauschen auf PAM-4-Datenbussen
DE4341304A1 (de) Verfahren und Vorrichtung zur Verwendung eines Videopuffers
DE2813080A1 (de) Einrichtung zur speicheradressierung
DE102012219059A1 (de) Effizientes Befehlsabbildungsschema für Kurze-Datenburstlängen- Speichervorrichtungen
EP1230590B1 (de) Prozessorsystem
DE102004012516A1 (de) Computersystem zur elektronischen Datenverarbeitung
DE102015203202A1 (de) Speicher-Subsystem mit auf ein Wrapped-Lesen folgendem kontinuierlichen Lesen
DE112013004757T5 (de) Grafik-Rendering-Gerät
DE1953364A1 (de) Wahlausfuehrungsschaltung fuer programmgesteuerte Datenverarbeiter
DE10052132A1 (de) Graphikprozessor mit mehrfachen geometrischen Arbeitseinheiten und Verfahren zum Datenverarbeiten
DE4114053A1 (de) Computersystem mit cachespeicher
DE10134495B4 (de) Speicherbauelement und Verarbeitungsverfahren für Objekt-Tiefendaten
DE19503401A1 (de) Signalverarbeitungsverfahren und -vorrichtung für ein Graphiksystem
DE3121046A1 (de) Arithmetik-logikeinheit mit bit-manipulation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150203