DE10106729A1 - Verfahren zur Herstellung einer Leiterbahn in einer Leiterbahnebene und ein Halbleiterbauelement mit einer Leiterbahn - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Leiterbahn in einer Leiterbahnebene auf einer Substratscheibe. Das Verfahren umfasst zunächst das Aufbringen einer ersten Schicht auf die Substratscheibe, die anschließend strukturiert wird. Auf die strukturierte erste Schicht wird eine Isolationsschicht aufgebracht, die anschließend so bearbeitet wird, dass mindestens eine Kontaktfläche auf der ersten Schicht gebildet wird. Darauf wird eine zweite Schicht aufgebracht und so strukturiert, dass die zweite Schicht im Wesentlichen die gleiche Strukturierung aufweist wie die erste Schicht. Dabei ist die zweite Schicht zumindest an den Kontaktflächen in elektrisch leitender Verbindung zu der ersten Schicht, um einen Stromfluss durch die Leiterbahn zwischen der ersten Schicht und der zweiten Schicht aufzuteilen.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterbahn in einer Leiterbahnebene eines Halbleiterbau­ elements und ein Halbleiterbauelement mit einer Leiterbahn in einer Leiterbahnebene.

Elektronische Schaltungen auf Halbleiterchips werden in der Regel durch spezielle Versorgungsspannungsleitungen mit Span­ nung versorgt. Die speziellen Versorgungsspannungsleitungen erstrecken sich über die gesamte Chipfläche, um so in allen Teilen der Schaltung die notwendigen Versorgungsspannungen zur Verfügung zu stellen. Die Versorgungsspannungsleitungen bilden ein weit verzweigtes Versorgungsspannungsnetz mit ei­ ner mehr oder weniger weit verzweigten Struktur, um alle Be­ reiche der Chipfläche gleichmäßig mit den elektrischen Ver­ sorgungsspannungen zu versorgen. Dort wo die verzweigten Ver­ sorgungsleitungen zusammenlaufen, entsteht ein hoher Strom­ fluss. Um die Stromdichte in den Versorgungsspannungsleitun­ gen nicht über ihre Stromtragfähigkeit hinaus zu belasten, müssen diese Versorgungsspannungsleitungen einen ausreichen­ den Querschnitt aufweisen. Dies gilt insbesondere für Versor­ gungsspannungsleitungen im so genannten Spine-Bereich von Speicherchips. Der Spine-Bereich befindet sich in etwa auf einer Mittelachse von Speicherchips und versorgt die auf bei­ den Seiten liegenden Speicherschaltungen (Quads) mit Span­ nung.

Um eine ausreichende Stromtragfähigkeit der Leitungen zu er­ reichen, erhöht man im Allgemeinen den Querschnitt, indem die Breite der Leitungen bei vorgegebener Höhe vergrößert wird. Eine Erhöhung des Querschnittes durch Vergrößerung der Höhe der Leitungen ist aus prozesstechnischen Gründen nicht mög­ lich. Eine Leiterbahnstruktur mit einer zu großen Höhe kann sich während des Herstellungsprozesses von der Substratober­ fläche lösen und evtl. sich zwischen zwei voneinander iso­ liert vorgesehenen Leiterbahnen ablagern, so dass Leitungs­ unterbrechungen und/oder Kurzschlüsse entstehen, die zur Funktionsunfähigkeit des Halbleiterchips führen können.

Es ist Aufgabe der Erfindung, ein Verfahren zum Herstellen einer Leiterbahn in einem Halbleiterbauelement und ein Halb­ leiterbauelement mit einer Leiterbahn vorzusehen, wobei der Platzbedarf für das Vorsehen der Leiterbahnen minimiert wird.

Diese Aufgabe wird durch das Verfahren zur Herstellung einer Leiterbahn nach Anspruch 1 und die Substratscheibe mit einer Leiterbahn nach Anspruch 6 gelöst. Weitere vorteilhafte Aus­ gestaltungen sind in den abhängigen Ansprüchen angegeben.

Erfindungsgemäß ist ein Verfahren zum Herstellen einer Lei­ terbahn in einer Leiterbahnebene auf einer Substratscheibe vorgesehen. Dabei wird zunächst eine erste Schicht auf die Substratscheibe aufgebracht und anschließend gemäß dem Ver­ lauf der Leiterbahnen strukturiert. Anschließend wird eine Isolationsschicht aufgebracht, die so bearbeitet wird, dass mindestens eine Kontaktfläche auf der ersten Schicht gebildet wird. Anschließend wird eine zweite Schicht aufgebracht und strukturiert, so dass die zweite Schicht im Wesentlichen die gleiche Strukturierung aufweist wie die erste Schicht. Dabei steht die zweite Schicht zumindest an den Kontaktflächen in elektrisch leitender Verbindung zu der ersten Schicht, um ei­ nen Stromfluss durch die so hergestellte Leiterbahn zwischen der ersten Schicht und der zweiten Schicht aufzuteilen.

Der Vorteil der Erfindung ist, dass man eine Leiterbahn in zwei Schichten übereinander aufbaut, so dass der gemeinsame Querschnitt beider Schichten ausreichend groß ist, um den Strom aufzunehmen. Damit beide Leiterbahnen gleichermaßen be­ lastet werden, sind Kontaktflächen vorgesehen, an denen die erste Schicht und die zweite Schicht elektrisch leitend miteinander verbunden werden. Durch das erfindungsgemäße Ver­ fahren wird de facto eine Leiterbahn mit vergrößerter Höhe geschaffen. Dies führt dazu, dass man bei Beibehaltung des Querschnittes die Grundfläche der Leiterbahn, d. h. die Fläche, mit der die Leiterbahn auf der Substratoberfläche aufliegt, reduzieren kann. Auf diese Weise kann Chipfläche eingespart werden, wodurch einerseits Platz für zusätzliche Leiterbahnen geschaffen werden kann und andererseits die be­ nötigte Gesamtchipfläche reduziert werden kann, wodurch sich die Kosten für den hergestellten Baustein verringern.

Des Weiteren bewirkt die im Ergebnis erhöhte Leiterbahnstruk­ tur bei nebeneinander geführten Versorgungsleitungen für ver­ schiedene Versorgungsspannungspotentiale, dass sich die Kapa­ zität zwischen den einzelnen Versorgungsspannungsleitungen erhöht. Eine solche Kapazität zwischen Versorgungsspannungs­ leitungen ist vorteilhaft, um die durch schnell fließende La­ dungszuflüsse bzw. -abflüsse entstehenden Spannungsschwankun­ gen auf den Versorgungsspannungsleitungen zu kompensieren. In herkömmlichen Halbleiterbauelementen sind dazu zwischen den Versorgungsspannungsleitungen zusätzliche Kapazitätsbau­ elemente vorgesehen. Solche Kapazitätsbauelemente benötigen einigen Flächenbedarf, der durch die erfindungsgemäße Anord­ nung der Leiterbahn reduziert werden kann.

Gemäß einer bevorzugten Ausführungsform ist vorgesehen, dass die erste Schicht und die zweite Schicht mit einer Leiter­ bahnstrukturmaske strukturiert werden. Dadurch erreicht man, dass die erste Schicht und die zweite Schicht identische Strukturen aufweisen. Die prozesstechnische Fehlerzunahme mit negativen Auswirkungen auf die Gesamtausbeute ist dabei nicht wesentlich, da es sich bei den mehrfach prozessierten Struk­ turen um große Strukturen handelt und die gleiche Maske ver­ wendet wird.

Gemäß einem weiteren Aspekt der Erfindung wird das Bearbeiten der Isolationsschicht so durchgeführt, dass die Isolationsschicht von der Oberfläche der strukturierten ersten Schicht entfernt wird, so dass die nun freiliegende Oberfläche der strukturierten ersten Schicht die Kontaktfläche bildet. Dabei ist vorteilhaft, dass die Isolationsschicht seitlich der Lei­ terbahn bestehen bleibt und so die Leiterbahn auf dem Sub­ strat festhält. Nach dem Aufbringen der zweiten Schicht ent­ steht dann eine Leiterbahn von großer Höhe, die sich eventu­ ell bei einer üblichen, einschrittigen Herstellungsweise vom Substrat ablösen könnte. Durch die Reste der Isolations­ schicht, die sich neben der Leiterbahn, bzw. bei mehreren Leiterbahnen zwischen den Leiterbahnen befinden, wird jedoch die Leiterbahn auf dem Substrat gehalten und gegen ein Ver­ schieben geschützt. Die zweite Schicht liegt ganzflächig auf der ersten Schicht auf, so dass zusätzliche Maßnahmen zur Kontaktierung zwischen der ersten Schicht und der zweiten Schicht entfallen.

Das Bearbeiten der Isolationsschicht kann jedoch auch in ei­ ner Weise durchgeführt werden, dass in die Isolationsschicht Durchkontaktierungen eingebracht werden, um die strukturierte erste Schicht an mindestens zwei Kontaktflächen in elektrisch leitende Verbindung zu der zweiten Schicht zu bringen. Die Durchkontaktierungen werden vorzugsweise mit Hilfe einer Kon­ taktierungsmaske gebildet, wobei die Kontaktierungsmaske dazu dient, eine leitende Durchkontaktierung zwischen der ersten Schicht und der zweiten Schicht zu schaffen.

Da die erste Schicht und die zweite Schicht prozessbedingt über die gesamte Substratoberfläche in etwa die gleiche Höhe aufweisen, ist es nicht notwendig, zwischen der ersten Schicht und der zweiten Schicht an weiteren Stellen elektrisch leitende Verbindungen vorzusehen als bereits an den Durchkontaktierungen vorgesehen sind. Dies ermöglicht die Verwendung der einzigen Kontaktierungsmaske, um die Durch­ kontaktierungen zwischen der ersten Schicht und der zweiten Schicht sowie zwischen der ersten und einer zweiten über oder unter der ersten Leiterbahnebene angeordneten Leiterbahn ei­ ner zweiten Leiterbahnebene vorzunehmen.

Es wird dadurch weiterhin gewährleistet, dass die zweite Lei­ terbahn an der selben Stelle sowohl mit der ersten Schicht als auch mit der darüberliegenden zweiten Schicht kontaktiert wird. Auf diese Weise wird die Versorgung mit einem Ver­ sorgungsspannungspotential in die weitere Leiterbahn mit der ersten Schicht und der zweiten Schicht durchgeführt. Ein Teil des Stromes in der weiteren Leiterbahn wird also von der ersten Schicht und ein weiterer Teil des Stromes wird von der zweiten Schicht getragen.

Die Erfindung wird im Folgenden anhand der beigefügten Zeich­ nungen näher erläutert. Es zeigen:

Fig. 1A eine Draufsicht auf eine Versorgungsleitungsstruktur nach dem Stand der Technik;

Fig. 1B ein Querschnitt durch die Versorgungsleitungsstruktur nach Fig. 1A;

Fig. 2a-f die einzelnen Prozessschritte zur Herstellung einer Leiterbahn gemäß einer Ausführungsform der Erfindung; und

Fig. 3a-f die einzelnen Prozessschritte zur Herstellung einer Leiterbahn gemäß einer weiteren Ausführungsform der Erfin­ dung.

Die in den Fig. 1A bis 2B dargestellten Leiterbahnstruk­ turen sind nicht maßstäblich und dienen lediglich zur Ver­ anschaulichung der Erfindung.

In Fig. 1A ist eine Draufsicht auf eine Leiterbahnstruktur mit Versorgungsleitungen nach dem Stand der Technik darge­ stellt. Die Leiterbahnstruktur umfasst eine erste Ver­ sorgungsspannungsleitung 1, an der eine Chip-intern erzeugte Versorgungsspannung anliegt. Sie umfasst weiterhin zweite Versorgungsspannungsleitungen 2, an denen eine extern zur Verfügung gestellte Versorgungsspannung angelegt wird. Neben einer der zweiten Versorgungsspannungsleitungen 2 verläuft im Wesentlichen parallel eine Masseleitung 4. Die zweiten Ver­ sorgungsspannungsleitungen 2 liegen auf beiden Seiten eines Abschnittes, in dem Signalleitungen 3 geführt werden. Durch das Eingrenzen der Signalleitungen 3 durch die zweiten Ver­ sorgungsspannungsleitungen 2 kann der Einfluss von Spannungs­ schwankungen auf der ersten Versorgungsspannungsleitung bzw. auf der Masseleitung 4 minimiert werden. Die Breite der Ver­ sorgungsspannungsleitungen 1, 2, 4 richtet sich nach dem maximalen Strom, den die Leitungen beim Betrieb der Halb­ leiterschaltung tragen müssen. Bei der Auslegung der Ver­ sorgungsspannungsleitungen 1, 2, 4 ist darauf zu achten, dass sie an jeder Stelle mindestens einen Querschnitt aufweisen, der so gewählt ist, dass die darin herrschende Stromdichte einen bestimmten Betrag nicht übersteigt, um eine zu starke Erwärmung der Versorgungsspannungsleitung zu vermeiden bzw. um Elektroemigrationseffekte gering zu halten.

In Fig. 1B ist eine Querschnittsansicht der Leiterbahnstruk­ tur der Fig. 1A gezeigt. Man erkennt, dass die Versorgungs­ spannungsleitungen 1, 2, 4 sowie die Signalleitungen 3 die gleiche Höhe aufweisen, weil die Leitungen vorzugsweise in einem gemeinsamen Prozessschritt gefertigt werden. Bei der Wahl der Höhe der Leitungen ist darauf zu achten, dass die Höhe gegenüber der Breite der Leitung nicht zu groß wird, da ansonsten beim Prozessieren sich Leitungen von der Substrat­ oberfläche lösen, sich verschieben und/oder sich an anderen Stellen auf der Halbleiterscheibe absetzen können. Bei dem gezeigten Beispiel wird die Höhe der Leiterbahnstrukturen im Wesentlichen durch das Höhe-zu-Breite-Verhältnis der Signal­ leitungen bestimmt, da diese die geringste Breite aufweisen aber aufgrund der gemeinsamen Prozessierung mit den Ver­ sorgungsspannungsleitungen 1, 2, 4 in ihrer Höhe festgelegt sind. Die maximale Höhe ergibt sich dann aus der Breite, bei der ein fehlerfreies Prozessieren noch möglich ist. Wollte man die Versorgungsspannungsleitungen 1, 2, 4 und die Signal­ leitungen 3 in unterschiedlicher Höhe herstellen, müssten zu­ sätzliche Prozessschritte mit einer zusätzlichen Maske durchgeführt werden, die die Gesamtherstellungszeit des Halb­ leiterchips, die Prozessausbeute sowie die Herstellungskosten erhöhen. Bei der durch die Signalleitungen 3 definierten maximalen Höhe der Leiterbahnstrukturen ist es somit not­ wendig, die Versorgungsspannungsleitungen 1, 2, 4 mit einer ausreichenden Breite zu versehen, damit diese den zum Tragen des Stromes notwendigen Querschnitt erhalten.

In Fig. 2a-f sind die einzelnen Verfahrensschritte zur Her­ stellung einer Leiterbahn auf einer Substratscheibe gezeigt.

Fig. 2a zeigt einen Abschnitt einer Substratscheibe 11, auf die eine erste leitende Schicht 12 aufgebracht worden ist. Die erste Schicht 12 ist vorzugsweise ein metallisches Ma­ terial, besonders bevorzugt ein metallisches Material mit hoher Leitfähigkeit. Als Abscheideverfahren für die leitende Schicht 12 eignet sich beispielsweise ein Sputterverfahren.

Wie in Fig. 2b gezeigt, wird diese erste Schicht 12 struk­ turiert, so dass die erste Schicht 12 an den Stellen auf der Substratscheibe bleibt, an denen sich später eine Leiterbahn befinden soll. Das Strukturieren der ersten Schicht 12 wird mit Hilfe einer Lithographie-Technik durchgeführt, wie sie in der Halbleitertechnik üblich ist.

Auf die so strukturierte erste Schicht 12 wird in einem nächsten Schritt, der in Fig. 2c gezeigt ist, eine Isola­ tionsschicht 13 aufgebracht. Die Isolationsschicht 13 deckt nach dem Aufbringen die strukturierte erste Schicht 12 voll­ ständig ab. Das isolierende Material, aus dem die Isolations­ schicht besteht, kann beispielsweise SiO₂, SiN o. ä. sein. Die Isolationsschicht 13 dient im Wesentlichen dazu, die struk­ turierte erste Schicht 12 auf der Substratscheibe 11 zu hal­ ten. Vorteilhaft ist auch, dass die Isolationsschicht 13 die Substratoberfläche weitgehend für den nachfolgenden Prozess­ schritt planarisiert.

Durch die Isolationsschicht 13 werden nun an den dafür vor­ gesehenen Stellen Durchkontaktierungen 14 vorgesehen, wie sie in Fig. 2d gezeigt sind. Die Durchkontaktierungen 14 werden hergestellt, indem mit Hilfe geeigneter Verfahren, z. B. einem Maskierungs- und einem Ätzverfahren, eine Öffnung in der Iso­ lationsschicht 15 über einem Abschnitt der verbliebenen strukturierten ersten Schicht 12 erzeugt wird. Diese Öffnung wird mit einem leitenden Material gefüllt, so dass die Ober­ fläche des leitenden Materials mit der Oberfläche der Isola­ tionsschicht 13 in etwa abschließt und das leitende Material mit der Oberfläche der ersten Schicht 12 in elektrisch lei­ tender Verbindung steht.

Auf die Oberfläche des Isolationsmaterials 13 wird nun in ei­ nem weiteren Schritt, der in Fig. 2e gezeigt ist, eine zweite leitende Schicht 15 aufgebracht. Die aufgebrachte zweite lei­ tende Schicht 15 steht anschließend mit dem leitenden Ma­ terial der Durchkontaktierung 14 in leitender Verbindung.

Wie in Fig. 2f gezeigt, wird die zweite leitende Schicht 15 so strukturiert, dass die Strukturen der zweiten leitenden Schicht 15 den Strukturen der ersten leitenden Schicht 12 entsprechen.

Man erhält somit Leiterbahnen, die in zwei Schichten angeord­ net sind. Die Schichten stehen über Durchkontaktierungen 14 an vorbestimmten Abschnitten miteinander in leitender Verbin­ dung, so dass jeweils zwischen den Abschnitten ein Strom in der ersten Schicht 12 und der zweiten Schicht 15 der Leiter­ bahnen getragen wird. Vorzugsweise ist vorgesehen, dass an den Abschnitten, an denen Durchkontaktierungen 14 durch die Isolationsschicht 13 eingebracht wurden, ebenfalls Durchkon­ taktierungen von der strukturierten ersten oder zweiten Schicht zu einer darunter bzw. darüberliegenden (nicht ge­ zeigten) Leiterbahn in einer weiteren Leiterbahnebene vorge­ sehen sind. Auf gleiche Weise, wie zuvor beschrieben, kann an den betreffenden Abschnitten eine Durchkontaktierung zu einer darunterliegenden Leiterbahn einer weiteren Leiterbahnebene vorgesehen sein. Dafür kann dieselbe Kontaktierungsmaske ver­ wendet werden, mit der zuvor die Durchkontaktierung 14 herge­ stellt wurde.

Das Strukturieren der ersten Schicht 12 und der zweiten Schicht 15 wird vorzugsweise mit einer Lithographie-Technik durchgeführt, wobei die gleiche Leiterbahnmaske verwendet wird. Das hat zum einen den Vorteil, dass die erste Schicht 12 und die zweite Schicht 15 im Wesentlichen gleich struk­ turiert sind und dass die Strukturen übereinanderliegen. Da man die gleiche Maske verwendet, kann auch die prozesstech­ nische Fehlerzunahme mit negativen Auswirkungen auf die Aus­ beute gering gehalten werden.

Fig. 3 zeigt die Prozessfolge gemäß einer weiteren Aus­ führungsform der Erfindung. Fig. 3a-3c zeigen die identischen Prozessschritte, wie sie bereits in Verbindung mit Fig. 2 be­ schrieben wurden. Es wird im Folgenden von einer Substrat­ scheibe mit einer strukturierten ersten Schicht 12 ausgegan­ gen, die von dem Isolationsmaterial 13 bedeckt ist.

Das Isolationsmaterial 13 wird nach dem Abscheiden in einem Bearbeitungsschritt bis zur Oberfläche der strukturierten ersten Schicht 12 abgetragen, so dass lediglich das Isola­ tionsmaterial in den Zwischenräumen der Strukturen der ersten Schicht 12 verbleibt. Man erhält, wie in Fig. 3d gezeigt, eine gleichmäßige Oberfläche, auf der die strukturierte erste Schicht 12 freiliegt und somit eine Kontaktfläche bildet. Auf die so entstandene Oberfläche wird die zweite leitfähige Schicht 15 aufgetragen, wobei eine leitfähige Verbindung zu der strukturierten ersten Schicht entsteht. Die zweite leit­ fähige Schicht 15 wird wie zuvor beschrieben wie die erste leitfähige Schicht 12 strukturiert, wobei vorzugsweise die gleiche Leiterbahnmaske verwendet wird. Wie man in Fig. 3f sieht, entstehen Leiterbahnen von großer Höhe, wobei die Lei­ terbahnen aufgrund der dazwischenliegenden Isolationsschicht 13 sich nicht von der Substratscheibe 11 ablösen können oder gegeneinander verschieben können.

Auf diese Weise kann man erreichen, dass man Leiterbahnen herstellen kann, die ein größeres Höhe-zu-Breite-Verhältnis besitzen, als man bei einer herkömmlichen Prozessierung vor­ sehen kann. Ohne einen zusätzlichen Prozessschritt würde die Höhe der Leiterbahnen gegenüber der Grundfläche zu groß wer­ den, wodurch sich Leiterbahnen ablösen, umfallen und/oder verschieben können.

Das Bearbeiten der Isolationsschicht 13, bei dem die Ober­ fläche der ersten strukturierten Schicht freigelegt wird, könnte beispielsweise eine Planarisierung mit einem nach­ folgenden CMP-Prozessschritt (Chemical-Mechanical-Polishing) sein.

Bei der Ausführungsform nach Fig. 3 kann auf Durchkontak­ tierungen verzichtet werden, wodurch sich die Anzahl der not­ wendigen Prozessschritte reduzieren lässt. Dadurch kann auf vorteilhafte Weise erreicht werden, dass man die Gesamtaus­ beute bei der Chipfertigung nicht wesentlich beeinflusst und gleichzeitig den Flächenbedarf von Leiterbahnen auf einer Substratscheibe erheblich reduziert.

Die in der vorstehenden Beschreibung, den Ansprüchen und den Zeichnungen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirk­ lichung der Erfindung in ihren verschiedenen Ausgestaltungen wesentlich sein.

Bezugszeichenliste

1

erste Versorgungsspannungsleitung

2

zweite Versorgungsspannungsleitung

3

Signalleitungen

4

Masseleitung

11

Substratscheibe

12

erste leitfähige Schicht

13

Isolationsschicht

14

Durchkontaktierung

15

zweite leitfähige Schicht

Claims (8)

1. Verfahren zum Herstellen einer Leiterbahn (1, 2, 3, 4) in einer Leiterbahnebene (L1) auf einer Substratscheibe (11), gekennzeichnet durch folgende Schritte:

• a) Aufbringen einer ersten Schicht (12) auf die Substratscheibe (11);
• b) Strukturieren der ersten Schicht (12);
• c) Aufbringen einer Isolationsschicht (13);
• d) Bearbeiten der Isolationsschicht (13), so dass min­ destens eine Kontaktfläche auf der ersten Schicht ge­ bildet wird;
• e) Aufbringen einer zweiten Schicht (15); und
• f) Strukturieren der zweiten Schicht (15), so dass die zweite Schicht (15) im Wesentlichen die gleiche Strukturierung wie die erste Schicht (12) aufweist, wobei die zweite Schicht (15) zumindest an der Kon­ taktfläche in elektrisch leitender Verbindung zu der ersten Schicht (12) steht, um einen Stromfluss auf die erste Schicht (12) und die zweite Schicht (15) aufzuteilen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht (12) und die zweite Schicht (15) mit einer Leiterbahn-Strukturmaske strukturiert werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, dass das Bearbeiten der Isolationsschicht (13) so durch­ geführt wird, dass die Isolationsschicht (13) im wesentlichen von der gesamten Oberfläche der zu strukturierenden ersten Schicht (12) entfernt wird, um die Kontaktfläche zur ersten Schicht (12) auszubilden.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, dass das Bearbeiten der Isolationsschicht (13) so durch­ geführt wird, dass in die Isolationsschicht (13) mindestens zwei Durchkontaktierungen (14) eingebracht werden, um zwei elektrisch leitende Verbindungen zwischen der ersten Schicht (12) und der zweiten Schicht (15) herzustellen.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Durchkontaktierungen (14) mit Hilfe einer Kontaktierungs­ maske gebildet werden, wobei die Kontaktierungsmaske weiter­ hin dazu dient, eine elektrisch leitende Verbindung zwischen der aus der ersten Schicht (12) und zweiten Schicht (15) ge­ bildeten Leiterbahnebene und einer weiteren Leiterbahnebene zu schaffen.

6. Halbleiterbauelement mit einer Leiterbahn (1, 2, 3, 4) in einer Leiterbahnebene auf einer Substratscheibe, dadurch gekennzeichnet,
dass die Leiterbahn (1, 2, 3, 4) aus einer ersten Schicht (12) und einer zweiten Schicht (15) aufgebaut ist,
wobei die zweite Schicht (15) über der ersten Schicht (12) angeordnet ist, und
zwischen der ersten Schicht (12) und der zweiten Schicht (15) wenigstens abschnittsweise eine elektrisch leitende Verbin­ dung besteht, um einen Stromfluss durch die Leiterbahn auf die erste Schicht (12) und die zweite Schicht (15) aufzutei­ len.

7. Halbleiterbauelement nach Anspruch 6, dadurch gekenn­ zeichnet, dass zwischen der ersten Schicht (12) und der zwei­ ten Schicht (15) eine Isolationsschicht (13) vorgesehen ist, wobei wenigstens zwei elektrisch leitende Verbindungen als Durchkontaktierungen (14) ausgeführt sind.

8. Halbleiterbauelement nach Anspruch 6, dadurch gekenn­ zeichnet, dass eine Durchkontaktierung zwischen der Leiter­ bahn (1, 2, 3, 4) und einer Leiterbahn einer weiteren Leiter­ bahnebene vorgesehen ist, wobei die Durchkontaktierung (13) zwischen der ersten Schicht (12) und der zweiten Schicht (15) und die Durchkontaktierung zwischen den Leiterbahnen der Leiterbahnebenen bezogen auf die Oberfläche der Substratscheibe (11) im Wesentlichen übereinander angeordnet sind.