DE10064103A1 - Halbleiterschaltung mit Ausgangspufferschaltung und Treiberschaltung zum Treiben einer Ausgangspufferschaltung - Google Patents

Abstract

Eine Halbleiterschaltung besteht aus einem N-Kanal-Transistor (3), einer Treiberschaltung (1) und einer Ladungspumpe (2). Der N-Kanal-Transistor (3) hat ein Gate und einen Drain. Der Drain ist mit einem Stromversorgungspotential (V¶CC¶) gespeist. Die Treiberschaltung (1) setzt ein Gatepotential an dem Gate in Antwort auf ein Eingangssignal (DataT) auf ein erstes Potential. Die Ladungspumpe (2) hebt das Gatepotential in Antwort auf das Eingangssignal (DataT) auf ein zweites Potential an, das höher als das erste Potential ist.

Description

Die vorliegende Erfindung betrifft eine Halbleiterschal­ tung. Insbesondere bezieht sie sich auf eine Halbleiter­ schaltung, die eine Ausgangspufferschaltung und eine Trei­ berschaltung zum Treiben der Ausgangspufferschaltung auf­ weist.

In den zurückliegenden Jahren ist eine Schaltung, die ein Paar n-Kanal-Transistoren aufwies, welche zwischen die Stromquelle und das Massepotential geschaltet waren, als Ausgangspufferschaltung bei gewissen Gelegenheiten verwen­ det worden. Im Nachfolgenden bezieht sich hier die Schal­ tung auf eine "NMOS-Pufferschaltung". Eine NMOS-Puffer­ schaltung, die keinen p-Kanal-MOS-Transistor enthält, hat den Vorteil, daß sie ein hohes Treiberpotential zeigt. Die NMOS-Pufferschaltung hat auch den weiteren Vorteil, daß es nicht notwendig ist, für die Herstellung eines p-Kanal-MOS- Transistors eine Wanne herzustellen, wodurch die Anzahl der Wannen reduziert wird.

Mit den NMOS-Pufferschaltungen geht ein Problem einher, daß die Ausgangsspannung um die Schwellwertspannung der n-Typ- Transistoren niedriger als die Gate-Spannung ist. Daher wird die Gate-Spannung im allgemeinen verstärkt.

In der japanischen offengelegten Patentanmeldung (Jp-A- Showa 60-83297) ist eine derartige NMOS-Pufferschaltung of­ fenbart. Fig. 1 zeigt ein schematisches Schaltbild der be­ kannten NMOS-Pufferschaltung. Bezugnehmend auf Fig. 1 hat die bekannte NMOS-Pufferschaltung einen MOS-Transistor 101 und einen MOS-Transistor 102. Das Gate des MOS-Transistors 101 ist an einen Eingangsanschluß angeschlossen, an welchen ein Treibsignal ∅₁ angelegt ist. Der Drain des MOS-Transi­ stors 101 ist an den Stromversorgungsanschluß angeschlos­ sen, an welchen ein Stromversorgungspotential V_CC angelegt ist. Die Source des MOS-Transistors 101 ist an einen Aus­ gangsanschluß 111 angeschlossen, der ein Ausgangssignal ∅_S, ausgibt.

Andererseits ist das Gate des MOS-Transistors 102 an einen weiteren Eingangsanschluß angeschlossen, an welchen ein Treibsignal ∅₂ angelegt ist. Die Source des MOS-Transi­ stors 102 ist an Masse angelegt (OV). Der Drain des MOS- Transistors 102 ist an den Ausgangsanschluß 111 angeschlos­ sen.

Der Ausgangsanschluß 111 ist an einen Anschluß der Span­ nungsverstärkungskapazitanz 103 angeschlossen. Ein Span­ nungsverstärkungssignal ∅₃ ist an den anderen Anschluß der Spannungsverstärkungskapazitanz 103 angelegt. Zusätzlich ist der Ausgangsanschluß 11 an eine Ladungspumpschaltung 104 angeschlossen. Die Ladungspumpschaltung 104 hat eine Kapazitanz 106 und MOS-Transistoren 107, 108, 109 und 110. Die Ladungspumpschaltung 104 akkumuliert elektrische Ladung in der Kapazitanz 106, wenn Ladung von einem Signalgenera­ tor 105 zugeführt wird. Dann leitet die Ladungspumpschal­ tung 104 die akkumulierte elektrische Ladung über den MOS- Transistor 107 an den Ausgangsanschluß.

Nun wird die Funktionsweise der vorstehend beschriebenen, bekannten NMOS-Pufferschaltung im folgenden unter Bezugnah­ me auf die Fig. 2 beschrieben. Zuerst steigt das Treibsi­ gnal ∅₁ von 0 V auf den Pegel "H" zum Zeitpunkt t₁, wie dies in der Fig. 2A gezeigt ist. Gleichzeitig fällt das Treibsi­ gnal ∅₂ vom Pegel "H" auf 0 V, wie in der Fig. 2B gezeigt ist. Dann beginnt das Ausgangssignal ∅_S von 0 V auf den Pegel "H" anzusteigen, wie dies in der Fig. 2D gezeigt ist. Dann steigt zum Zeitpunkt t₂ das Treibsignal ∅₁ über das Stromversorgungspotential V_cc und das Ausführungssignal ∅_S erhält den Pegel des Stromversorgungspotentials V_CC.

Danach fällt zum Zeitpunkt t₃ das Treibsignal ∅₁ auf 0 V, um den MOS-Transistor 101 abzuschalten. Gleichzeitig steigt das Spannungsverstärkungssignal ∅₃ von 0 V auf den Pegel "H", wie dies in der Fig. 2C gezeigt ist. Darauffolgend wird zum Zeitpunkt t₄ das Ausgangssignal ∅_S durch die Span­ nungsverstärkungskapazitanz 103 auf ein Potential oberhalb des Stromversorgungspotentials V_CC verstärkt.

Es wird nun angenommen, daß der Pegel des Ausgangssignals ∅_S infolge des Leckstroms, der lange nach dem Ansteigen des Ausgangssignals ∅_S erzeugt wird, ein wenig gegenüber dem Pegel "H" abfällt, wie dies zum Zeitpunkt t₅ zu beob­ achten ist. Dann speist nach dem Zeitpunkt t₅ die Ladungs­ pumpschaltung 104 den Ausgangsanschluß 111 mit elektrischer Ladung, so daß das Ausgangssignal ∅_S zum Zeitpunkt t₇ wie­ der den Pegel "H" annimmt. Auf diese Weise wird der Poten­ tialpegel "H" des verstärkten Ausgangssignals ∅_S, der oberhalb des Stromversorgungspotentials V_CC liegt, durch die Ladungspumpschaltung 104 aufrechterhalten.

Die offengelegte japanische Patentanmeldung Jp-A-Heisei-7- 249979 beschreibt ebenfalls eine weitere bekannte NMOS- Pufferschaltung. Die bekannte NMOS-Pufferschaltung hat eine Verstärkungsschaltung 201, einen Inverter IV201, einen In­ verter IV202 und eine Ausgangsschaltung 202, wie dies in der Fig. 3 gezeigt ist.

Die Verstärkungsschaltung 201 hat Transistoren Q205-Q207, Kondensatoren C201 und C202 und einen Inverter IV203. Die Verstärkungsschaltung 201 hat eine Bootstrap-Schaltung.

Die Ausgangsschaltung 202 hat ein Paar MOS-Transistoren Q201 und Q202, die zwischen dem Stromversorgungspotential V_CC und dem Massepotential GND in Reihe geschaltet sind.

Wenn das Signal D0 auf dem Pegel "H" ist, speist die Ver­ stärkungsschaltung 201 den Inverter IV201 mit einem Poten­ tial V_H, das höher als das Stromversorgungspotential V_CC ist. Wenn die Schwellwertspannung des MOSFET Q201 V_th ist, dann gilt:

V_H < V_CC + V_th.

Dem Inverter IV₂₀₁ wird ein Signal zugeführt, das durch In­ vertieren des Signals D₀ durch den Inverter IV202 erhalten wird. Wenn das Signal D0 auf dem Pegel "H" ist, speist der Enverter IV201 das Gate des MOS-Transistors Q201 mit dem Potential V_H. Dann erzeugt der MOSFET Q201 die Ausgangs­ spannung V_OUT von seiner Source. Wenn das Signal D0 auf den Pegel "H" ist, ist die Ausgangsspannung V_OUT um die Schwell­ wertspannung des MOSFET Q201 niedriger als die Gate- Spannung des MOSFET Q201. Das Gate des MOSFET Q201 wird je­ doch mit dem Potential V_H gespeist, so daß die Ausgangs­ spannung V_OUT höher als das Stromversorgungspotential V_CC ist.

Die offengelegte japanische Patentanmeldung JP-A-Showa 62- 212997 beschreibt eine weitere bekannte NMOS-Puffer­ schaltung, die Transistoren Q301 bis Q318, Inverter N301 bis N306, eine Verstärkungskapazitanz Cp301 und eine Kapa­ zitanz Cp302 aufweist.

Der erste Anschluß der Verstärkungskapazitanz Cp301 ist durch den MOSFET Q301 auf das Potential V_CC vorgeladen. Wenn die Spannung des Signals rasA auf den Pegel "H" ge­ bracht ist, wird das Stromversorgungspotential V_CC dem zweiten Anschluß der Verstärkungskapazitanz Cp301 zuge­ führt. Dann wird das Potential des ersten Anschlusses der Verstärkungskapazitanz Cp301 auf einen Pegel angehoben, der ungefähr zweimal so hoch wie derjenige des Stromversor­ gungspotentials V_CC ist. Somit wird, wenn die Spannung des Signals RAS A auf den Pegel "H" gebracht ist, der MOS- Transistor Q302 eingeschaltet und das Potential des Aus­ gangsanschlusses ∅_X wird auf einen Pegel angehoben, der ungefähr zweimal so hoch wie derjenige des Stromversor­ gungspotentials V_CC ist.

Die MOS-Transistoren Q312 bis Q314 und die Kapazitanz Cp302 bilden eine Ladungspumpe, die den Ausgangsanschluß ∅_X mit einem elektrischen Strom speist. Das Potential der Kapa­ zitanz Cp301 ist um den Leckstrom verringert, der in der NMOS-Pufferschaltung auftritt. Die Kapazitanz der Kapa­ zitanz Cp302 ist auf einen solch niedrigen Pegel einge­ stellt, daß die Stromführungskapazitanz der Ladungspumpe die Verminderung des Potentials des ersten Anschlusses in­ folge des Leckstromes kompensieren kann.

Bei jedem der vorstehend beschriebenen NMOS-Pufferschal­ tungen ist es erwünscht, daß sie geringe Fluktuationen bei der Ausgangsspannung zeigen und die notwendige Treibenergie erzielen, während die darin enthaltene Treiberschaltung ge­ genüber Zerstörung geschützt ist.

Angesichts der vorstehenden Ausführungen ist es daher eine Aufgabe der vorliegenden Erfindung, eine Halbleiterschal­ tung zu schaffen, die so ausgewählt ist, daß sie mittels eines als Source-folgergeschalteten Transistors ein Poten­ tial mit kleinen Fluktuationen an den Teil der Ausgangs­ spannung ausgeben kann.

Eine weitere Aufgabe der Erfindung ist es, eine Halbleiter­ schaltung zu schaffen, die so ausgebildet ist, daß sie mit­ tels als Source-folgergeschalteter Transistoren ein Poten­ tial ausgeben kann und kaum Überschwingrauschen erzeugt.

Eine weitere Aufgabe der Erfindung ist es, eine Halbleiter­ schaltung zu schaffen, die so ausgebildet ist, daß mittels als Source-folgergeschalteter Transistoren ein Potential ausgeben werden kann und die notwendige Treiberenergie er­ zielt wird, wobei verhindert wird, daß die Elemente der Treiberschaltung zum Treiben der Transistoren einem übermä­ ßigen Potential ausgesetzt sind.

Um einen Aspekt der vorliegenden Erfindung zu erzielen, ist eine Halbleiterschaltung zusammengesetzt aus einem N-Kanal- Transistor, einer Treiberschaltung und einer Ladungspumpe. Der N-Kanal-Transistor hat ein Gate und einen Drain. Der Drain ist mit einem Stromversorgungspotential versorgt. Die Treiberschaltung setzt ein Gatepotential am Gate in Antwort auf ein Eingangssignal auf ein erstes Potential. Die La­ dungspumpe hebt das Gatepotential in Antwort auf das Ein­ gangssignal auf ein zweites Potential, höher als das erste Potential.

In diesem Fall kann der N-Kanal-Transistor weiterhin eine Source aufweisen, an der ein Ausgangsstrom ausgegeben wird. Das zweite Potential ist wünschenswerterweise so gewählt, daß der Ausgangsstrom größer als ein vorbestimmter Strom gehalten wird.

Der N-Kanal-Transistor kann eine Source aufweisen, von der ein Ausgangssignal ausgegeben wird. Das erste Potential ist wünschenswerterweise höher als ein logisches Schwellwertpo­ tential, um einen logischen Wert des Ausgangssignals durch eine Schwellwertspannung des N-Kanal-Transistors unter­ scheiden zu können.

In diesem Fall ist das zweite Potential wünschenswerterwei­ se so ausgewählt, daß ein Ausgangsstrom des Ausgangssignals größer als ein vorbestimmter Strom gehalten wird.

Die Halbleiterschaltung kann weiterhin bestehen aus einer internen Stromversorgungsschaltung, die die Treiberschal­ tung mit einem stabilisierten Potential speist, das nied­ riger als das Stromversorgungspotential ist. Die interne Stromversorgungsschaltung hält das stabilisierte Potential im wesentlichen konstant.

In diesem Fall wird die Ladungspumpe wünschenswerterweise mit dem stabilisierten Potential gespeist, um das zweite Potential zu erzeugen.

Die Treiberschaltung kann ein Kondensatorelement, einen er­ sten Transistor, einen Puffer und einen zweiten Transistor aufweisen. Das Kondensatorelement hat erste und zweite An­ schlüsse. Der erste Transistor versorgt den ersten Anschluß mit dem stabilisierten Potential in Antwort auf das Ein­ gangssignal. Der Puffer wird mit dem stabilisierten Poten­ tial gespeist und gibt das stabilisierte Potential in Ant­ wort auf den zweiten Anschluß an den zweiten Anschluß. Der zweite Transistor verbindet den ersten Anschluß mit dem Ga­ te.

In diesem Fall ist die Kapazitanz des Kondensatorelementes basierend auf einer Gate-Kapazitanz des Gates, dem stabili­ sierten Potential und dem ersten Potential gewählt.

Um einen weiteren Aspekt der vorliegenden Erfindung zu er­ zielen, besteht ein Verfahren zum Betreiben einer Halblei­ terschaltung aus:
Vorsehen eines N-Kanal-Transistors, der ein Gate, eine Source und einen Drain hat, der mit einem Stromversorgungs­ potential gespeist wird;
Setzen der Source auf ein vorbestimmtes Potential; und
Einstellen einer Gate-Source-Spannung zwischen Gate und Source dergestalt, daß ein Strom, der an der Source ausgegeben wird, größer als ein vorbestimmter Strom gehal­ ten wird.

Um einen weiteren Aspekt der vorliegenden Erfindung zu er­ zielen, besteht ein Verfahren zum Betreiben einer Halblei­ terschaltung, die einen N-Kanal-Transistor aufweist, aus:
Versorgen des Drain des N-Kanal-Transistors mit einem Stromversorgungspotential;
Setzen eines Gatepotentials am Gate des N-Kanal- Transistors auf ein erstes Potential in Antwort auf ein Eingangssignal;
Speisen des Gates mit elektrischen Ladungen, um das Gatepotential auf ein zweites Potential anzuheben, das hö­ her als das erste Potential ist, in Antwort auf das Ein­ gangssignal; und
Ausgeben eines Ausgangssignals an der Source des N- Kanal-Transistors in Antwort auf das Gate-Potential.

In diesem Fall ist das erste Potential wünschenswerterweise höher als ein logisches Schwellwertpotential, um einen lo­ gischen Wert des Ausgangssignals durch eine Schwellwert­ spannung des N-Kanal-Transistors unterscheiden zu können.

Auch das zweite Potential ist wünschenswerterweise so aus­ gewählt, daß ein Ausgangsstrom des Ausgangssignals größer als ein vorbestimmter Strom gehalten wird.

Es zeigt:

Fig. 1 ein Schaltbild einer bekannten Halbleiterschaltung;

Fig. 2A bis 2E die Zeitpläne der Signale der bekannten Halbleiterschaltung gemäß Fig. 1;

Fig. 3 ein Schaltbild einer weiteren bekannten Halbleiter­ schaltung;

Fig. 4 ein Schaltbild einer weiteren bekannten Halbleiter­ schaltung;

Fig. 5 ein Schaltbild einer Ausführungsform der Halbleiter­ schaltung gemäß der Erfindung; und

Fig. 6A bis 6F Zeitpläne der Signale zum Treiben der ersten Ausführungsform der Halbleiterschaltung gemäß Fig. 5.

Beschreibung der bevorzugten Ausführungsformen

Wie in der Fig. 5 gezeigt, ist eine Halbleiterschaltung ei­ ner Ausführungsform mit einer Treiberschaltung versehen.

Die Treiberschaltung 1 ist an einen Knoten N1 angeschlos­ sen. Von einer internen Stromversorgungsquelle 30 wird der Treiberschaltung 1 ein Potential V_INT zugeführt. Die interne Stromversorgungsquelle 30 wird mit einem Stromversorgungs­ potential V_CC gespeist und erzeugt das Potential V_INT, das niedriger als das Stromversorgungspotential V_CC ist. Das Potential V_INT wird durch die interne Stromversorgungsquelle 30 auf einem im wesentlichen konstanten Pegel gehalten. Die Treiberschaltung 1 erzeugt am Knoten N1 das Potential V₁ in Antwort auf ein Eingangssignal DataT.

An den Knoten N1 ist zusätzlich eine Ladungspumpenschaltung 2 angeschlossen. Nachdem die Treiberschaltung 1 am Knoten N1 das Potential V₁ erzeugt, speist die Ladungspumpenschal­ tung 2 den Knoten N1 mit elektrischen Ladungen, um das Po­ tential des Knotens N1 vom Potential V₁ auf das Potential V₂ anzuheben.

Ferner ist an den Knoten N1 eine Ausgangsschaltung 16 ange­ schlossen. Die Ausgangsschaltung 16 hat MOS-Transistoren 3 und 4. Die MOS-Transistoren 3 und 4 sind n-Kanal-MOS-Tran­ sistoren. Eine Ausgangsschaltung 16, die nur n-Kanal-MOS- Transistoren hat, hat, verglichen mit einer Ausgangsschal­ tung, die einen CMOS-Inverter hat, den Vorteil, daß sie ei­ ne große Treiberkraft erzeugen kann. Das Gate des MOS-Tran­ sistors 3 ist an den Knoten N1 angeschlossen. Der Drain des MOS-Transitors 3 ist an einen Stromversorgungsanschluß N2 angeschlossen, an welchen das Stromversorgungspotential V_CC angelegt ist. Die Source des MOS-Transistors 3 ist an einen Ausgangsanschluß N3 angeschlossen. Das Ausgangssignal V_OUT wird von der Ausgangsschaltung 16 ausgegeben.

Der Drain des MOS-Transistors 4 ist zusätzlich an den Aus­ gangsanschluß N3 angeschlossen. Die Source des MOS-Transi­ stors 4 ist an einen Masseanschluß N4 angeschlossen, der auf Massepotential gehalten ist. Ein Signal DataN, welches komplementär zum Eingangssignal DataT ist, wird über einen Puffer 28 am Gate des MOS-Transistors 4 eingegeben. Der MOS-Transistor 4 wird ausgeschaltet, wenn das Potential am Knoten N angehoben wird und daher das Signal DataN auf dem Pegel "L" ist. Andererseits wird der MOS-Transistor 4 ein­ geschaltet, wenn der Knoten N1 auf dem Massepotential ist, und daher ist das Signal DataN auf dem Pegel "H".

Nun wird die Treiberschaltung 1 im einzelnen beschrieben. Die Treiberschaltung 1 hat eine Verstärkungsschaltung 4. Die Verstärkungsschaltung 4 hat einen Puffer 6, einen MOS- Transistor 7, einen Kondensator 8, einen p-Kanal-MOS-Tran­ sistor 9, einen MOS-Transistor 10, einen Inverter 24, eine Kapazitanz 25 und einen MOS-Transistor 26.

Das Eingangssignal DataT wird am Inverter 24 eingegeben. Der Inverter 24 gibt das Potential V_INT an eine der Elektro­ den der Kapazitanz 25 in Antwort auf das Eingangssignal Da­ taT. Die andere Elektrode der Kapazitanz 25 ist an einen Knoten N26 angeschlossen. Der Dioden-geschaltete MOS-Tran­ sistor 26 ist zwischen den Knoten N26 und den Anschluß N5 geschaltet, an welchen das Potential V_INT angelegt ist. Wei­ terhin ist das Gate des MOS-Transistors 7 an den Knoten N26 angeschlossen. Der Drain und die Source des MOS-Transistors 7 sind an den Knoten N5 bzw. an den Knoten N6 angeschlos­ sen. Der Knoten N5 ist mit dem Potential V_INT gespeist.

Die Verstärkungsschaltung 5 hat ferner einen Puffer 6. Der Puffer 6 gibt entweder das Potential V_INT oder das Massepo­ tential an den Knoten N7 in Übereinstimmung mit dem Eingangssignal DataT. Der Kondensator 8 ist zwischen den Kno­ ten N6 und den Knoten N7 geschaltet. Der Kondensator 8 wird dazu verwendet, das Potential V₁ am Knoten N6 zu erzeugen.

Der p-Kanal-MOS-Transistor 9 ist zwischen dem Knoten N6 und dem Knoten N1 angeordnet. Das Eingangssignal DataT ist über den Inverter 27 an das Gate des p-Kanal-MOS-Transistors 9 angelegt. Der p-Kanal-MOS-Transistor 9 verbindet den Knoten N1 und den Knoten N6 in Abhängigkeit von dem Eingangsignal DataT. Der Knoten N1 und der Knoten N6 sind verbunden, wenn das Eingangssignal DataT auf dem Pegel "H" ist, um das Po­ tential des Knotens N1 gleich dem Potential V₁ zu machen. Der Knoten N1 und der Knoten N6 sind nicht miteinander ver­ bunden, wenn das Eingangssignal DataT auf dem Pegel "L" ist.

Der MOS-Transistor 10 ist zwischen dem Knoten N1 und dem Massepotential angeordnet. Das Eingangssignal DataT wird an das Gate des MOS-Transistors 10 über den Inverter 27 ange­ legt. Der MOS-Transistor 10 verbindet den Knoten N1 in Ab­ hängigkeit von dem Eingangssignal DataT mit dem Massepoten­ tial oder schaltet den Knoten N1 vom Massepotential ab. Der Knoten N1 wird auf das Massepotential gebracht, wenn das Eingangssignal DataT auf dem Pegel "L" ist. Daher wird der MOS-Transistor 3 abgeschaltet, wenn das Eingangssignal Da­ taT auf dem Pegel "L" ist.

Die Treiberschaltung 1 arbeitet auf die unten beschriebene Art und Weise. Wenn das Eingangssignal DataT auf dem Pegel "H" ist, ist der Ausgang am Inverter 24 auf dem Pegel "L". Dann wird der MOS-Transistor 26 eingeschaltet und das Po­ tential des Knotens N26 wird auf das Potential von V_INT ge­ bracht. Die Kapazitanz 25 wird durch die Potentialdifferenz V_INT elektrisch geladen.

Wenn das Potential des Eingangssignals DataT auf dem Pegel "L" gebracht ist, wird das Potential des Knotens N26 gleich 2 × V_INT und der Transistor 7 wird eingeschaltet. Dann wird das Potential N6 gleich V_INT. Andererseits wird das Potenti­ al des Ausgangs vom Puffer 6 auf den Pegel "L" gesetzt. So­ mit wird der Kondensator 8 durch die Potentialdifferenz V_INT geladen.

Wenn dann das Eingangssignal DataT auf den Pegel "H" ge­ bracht ist, wird das Potential des Knotens N7 gleich dem Pegel "H", während dasjenige am Knoten N6 gleich 2 × V_INT gemacht wird. Dann wird der p-Kanal-MOS-Transistor 9 einge­ schaltet, um den Knoten 6 und den Knoten N1 zu verbinden. Somit ist das Potential V₁ am Knoten N1 erzeugt.

Das Potential V₁ ist gleich demjenigen Potential des Kno­ tens N1, welches erscheint, nachdem die elektrische Ladung, welche sich im Kondensator 8 akkumuliert hat, vom Knoten N6 an den Knoten N1 geliefert worden ist. Das Potential V₁ wird durch die folgende Gleichung ausgedrückt:

Wobei C₈ eine Kapazitanz des Kondensators 8 ist, C_N1 eine Kapazitanz des Knotens N1 ist.

Das Potential V₁ wird auf eine Art und Weise wie weiter un­ ten beschrieben bestimmt. Das Potential V₁ wird basierend auf einem Unterscheidungspotential V_std bestimmt. Das Unter­ scheidungspotential V_std ist als ein Potential definiert, auf welches zur logischen Unterscheidung Bezug genommen wird. Der Ausgangsanschluß N3 ist an eine andere Schaltung angeschlossen (nicht dargestellt). Die andere Schaltung er­ kennt, ob logisch "1" oder logisch "0" ausgegeben ist, und zwar basierend auf dem Potential des Ausgangsanschlusses N3. Wenn das Potential höher als das Unterscheidungspoten­ tial V_std ist, erkennt die andere Schaltung, daß logisch "1" ausgegeben worden ist. Weiterhin erkennt die andere Schaltung, daß logisch "0" ausgegeben worden ist, wenn das Po­ tential niedriger als das Unterscheidungspotential V_std ist.

Das Potential V₁ wird auf einen Potentialpegel angehoben, der höher als die unterste Potentialgrenze ist, welche die Ausgangsspannung V_OUT gleich dem Pegel "H" machen kann. An­ ders ausgedrückt, das Potential V₁ ist höher als das Unter­ scheidungspotential V_std, und zwar um mehr als die Schwell­ wertspannung des MOS-Transistors 3. Als ein Ergebnis ge­ langt, wenn das Potential des Eingangssignals DataT auf dem Pegel "H" gebracht wird, das Potential des Ausgangsan­ schlusses N3 zuverlässig auf einen Wert oberhalb des Unter­ scheidungspotentials V_std, ohne daß auf einen Betrieb der Ladungspumpenschaltung 2 gewartet werden muß.

Zusätzlich wird der Potentialpegel des Potentials V₁ so ge­ wählt, daß er nicht irgendeines der Elemente zerstört, die in der Treiberschaltung 1 enthalten sind. Bei dieser Anord­ nung ist das Potential V₁ nicht notwendigerweise höher als das Stromversorgungspotential V_CC, wenn das zuletzt genann­ te hoch ist.

Das Potential V₁ wird durch die Kapazitanz des Kondensators 8 reguliert, der in der Verstärkungsschaltung 1 enthalten ist. Die Kapazitanz des Kondensators 8 wird auf der Basis der Kapazitanz C_N1 des Knoten N1, des Potentials V_INT und des Potentials V₁ bestimmt. Die Lastkapazitanz des Knotens N1 ist die Summe aus der Kapazitanz der Diffusionsschicht, die an den Knoten N1 angeschlossen ist, und der Gate- Kapazitanz des MOS-Transistors 3.

Die Kapazitanz C₈ des Kondensators 8 ist so ausgewählt, daß das Potential V₁ um mehr als die Schwellwertspannung des MOS-Transistors 3 höher als das Unterscheidungspotential V_std ist, indem die Beziehung wie durch die vorstehende Gleichung (1) definiert, verwendet wird. Es ist wünschens­ wert, daß die Kapazitanz des Kondensators 8 so gewählt ist, daß das Potential V₁ höher als die Summe aus Unterschei­ dungspotential V_std, Schwellwertspannung des MOS-Transistors 3 und einer geeigneten Potentialspannung ist.

Zusätzlich ist es ebenfalls wünschenswert, daß die Kapa­ zitanz des Kondensators 8 auf einem Minimallevel gewählt ist, der die vorstehende Anforderung erfüllt, weil die Chipgröße durch Minimieren der Kapazitanz des Kondensators 8 verringert werden kann.

Als nächstes wird im folgenden die Ladungspumpenschaltung 2 beschrieben. Ein periodisches Signal OSC₀ wird einem UND- Gate 21 von einem Oszillator (nicht dargestellt) zugeführt. Dann gibt das UND-Gate 21 ein periodisches Signal OSC so lange aus, als das Eingangssignal DataT auf dem Pegel "H" gehalten ist. Dann wird die Kapazitanz 11 mit dem periodi­ schen Signal OSC nur während derjenigen Perioden gespeist, während der das Eingangssignal DataT auf dem Pegel "H" ge­ halten ist. Das periodische Signal OSC ist ein Signal, das alternierend und zyklisch auf den Potentialpegel "L", d. h. das Massepotential, und den Potentialpegel "H", d. h. ein internes Stromversorgungspotential, gebracht wird. Die Ka­ pazitanz 12 wird über einen Inverter 13 mit dem periodi­ schen Signal OSC gespeist.

Wenn das periodische Signal OSC auf dem Potentialpegel "L" ist, wird das Potential V_INT vom Anschluß N8 über den dioden-geschalteten Transistor 22 an die Kapazitanz 11 an­ gelegt. Dann wird auf der Seite des Knotens N22 in der Ka­ pazitanz 11 elektrische Ladung akkumuliert, wobei diese Ka­ pazitanz 11 eine Potentialdifferenz von V_INT zeigt.

Danach speist die Kapazitanz 11 die Kapazitanz 12 mit elek­ trischer Ladung über den MOS-Transistor 14, um das Potenti­ al des Knotens N23 auf ungefähr 2 × V_INT zu bringen, wenn das periodische Signal OSC auf dem Potentialpegel "H" gebracht ist. Dann wird in der Kapazitanz 12 auf der Seite des Knotens N23 elektrische Ladung akkumuliert.

Darauffolgend speist, wenn das periodische Signal OSC zu­ rück auf den Pegel "L" gebracht ist, die Kapazitanz 2 den Knoten N1 über den MOS-Transistor 15 mit elektrischer La­ dung. In einer Idealsituation, bei der die Schwellwertspan­ nung des MOS-Transistors ohne Last gleich Null ist, ist das Potential des Knotens N1 gleich 3 × V_INT gemacht.

Das Potential V₂ des Knotens N1, das durch die Ladungspum­ penschaltung 2 erzeugt worden ist, ist so ausgewählt, daß sein Pegel höher als das Potential V₁ ist, und daß die Aus­ gangsschaltung 16 zuverlässig treiben kann. Wenn ein Poten­ tial, das gleich dem Stromversorgungspotential V_CC ist, an das Gate des MOS-Tranistors 3 angelegt wird, ist das Poten­ tial, welches am Ausgangsanschluß N3 erzeugt wird, um die Schwellwertspannung des MOS-Transistors 3 niedriger als das Stromversorgungspotential V_CC. Um ein Potential nahe dem Stromversorgungspotential V_CC auszugeben, um eine vorbe­ stimmte Treibleistung sicherzustellen, muß ein Potential höher als das Stromversorgungspotential V_CC an das Gate des MOS-Transistors 3 angelegt werden. Daher ist der Pegel des Potentials V₂ so gewählt, daß er höher als das Stromversor­ gungspotential V_CC liegt. Der Pegel des Potentials V₂ muß noch höher gemacht werden, wenn das Stromversorgungspoten­ tial V_CC niedrig ist.

Weiterhin ist der Pegel des Potentials V₂ in Übereinstim­ mung mit dem elektrischen Strom bestimmt, der an dem Aus­ gangsanschluß M3 ausgegeben werden sollte. Es wird angenom­ men, daß das Potential des Gates des MOS-Transistors 3 auf dem Pegel des vorstehend beschriebenen Potentials V₁ ange­ hoben wird, die Spannung zwischen dem Gate und der Source des MOS-Tranistors 3 im Moment, da das Potential des Gates des MOS-Transistors 3 auf V₁ angehoben ist, ist ausreichend hoch, um zu bewirken, daß ein notwendiger elektrischer Strom vom Ausgangsanschluß fließt.

Dann wird angenommen, daß das Potential der Source des MOS- Transistors 3 danach ansteigt, um den Pegel des Potentials V₃ zu erlangen, das höher als das Unterscheidungspotential V_std ist. Wenn das Potential des Gates des MOS-Transistors 3 aufrechterhalten wird, wird die Spannung zwischen dem Ga­ te und der Source des MOS-Transistors 3 dafür ungenügend, das Fließen eines notwendigen elektrischen Stromes vom Aus­ gangsanschluß zu verursachen. Daher wird das Potential des Gates des MOS-Transistors 3 von V₁ auf V₂ angehoben. Somit sollte der Pegel des Potentials V₂ so gewählt sein, daß er sicherstellt, daß der notwendige elektrische Strom vom Aus­ gangsanschluß fließt. Dies ist der Grund dafür, warum der Pegel des Potentials V₂ als eine Funktion des elektrischen Stroms bestimmt ist, der am Ausgangsanschluß erzeugt werden sollte.

Nun wird im folgenden unter Bezugnahme auf die Fig. 6 die Funktionsweise dieser Ausführungsform der Halbleiterschal­ tung gemäß der Erfindung beschrieben.

Zeit t < t₀

Es wird angenommen, daß zum Zeitpunkt t < t₀ das Eingangs­ signal DataT auf dem Potentialpegel "L" und das Signal Da­ taN auf dem Potentialpegel "H" ist. Dann ist das Ausgangs­ signal V_OUT auf dem Pegel "L". Zusätzlich ist der MOS- Transistor 10 eingeschaltet, und das Potential am Knoten N1 ist auf dem Pegel "L". Der Puffer 6 erzeugt ein Potential mit dem Pegel "L", das Potential des Knotens N7 ist eben­ falls auf dem Pegel "L".

Wenn das Eingangssignal DataT auf dem Potentialpegel "L" ist, wird das Potential des Ausgangs des Inverters 24 auf den Pegel "H" gebracht, um das Potential am Knoten N26 auf den Pegel "H" anzuheben. Der MOS-Transistor 7 ist einge­ schaltet. Somit ist der Knoten N6 über den MOS-Transistor 7 mit dem Anschluß N5 verbunden. Daher ist das Potential des Knotens N6 auf dem Potential V_INT. Da das Potential des Kno­ tens N7 auf dem Pegel "L" ist, wird der Kondensator 8 durch die Potentialdifferenz von V_INT elektrisch geladen.

Zeitpunkt t₀ ≦ t < t₃

Das Eingangssignal DataT startet seinen Anstieg zum Zeit­ punkt t₀ und erlangt den Potentialpegel "H" zum Zeitpunkt t₁. In der Zwischenzeit beginnt das Signal DataN zum Zeit­ punkt t₀ zu sinken und erlangt den Potentialpegel "L" zum Zeitpunkt T₁.

Nach einer gewissen Verzögerungszeit, die auf den Zeitpunkt t₀ folgt, d. h. zum Zeitpunkt t₂ (t₁ < t₂ < t₃), beginnt das Potential des Knotens N7, der an dem Ausgang des Puffers 6 angeschlossen ist, zu steigen, bis es den Pegel V_INT er­ langt. Andererseits beginnt das Potential des Knotens N6 vom Pegel von V_INT zu steigen. Im wesentlichen zur gleichen Zeit wird der p-Kanal-MOS-Transistor 9 eingeschaltet, so daß dem Knoten N1 vom Knoten N6 elektrische Ladung zuge­ führt wird. Die Zuführung von elektrischer Ladung endet zum Zeitpunkt t₃. Als ein Ergebnis erlangen beide Knoten N1 und Knoten N6 zum Zeitpunkt t₃ den Potentialpegel V₁, während das Ausgangssignal V_OUT dem Potentialpegel V₃ erlangt. Das Potential V₃ ist höher als das vorstehend erwähnte Unter­ scheidungspotential V_std.

Da andererseits das Eingangssignal DataT den Potentialpegel "H" erlangt, beginnt die Ladungspumpschaltung 2 ihren Be­ trieb. Genauer gesagt beginnt die Ladungspumpschaltung 2 dem Knoten N1 elektrische Ladung zuzuführen. Anzumerken ist, daß die Zeitspanne zwischen t₁ und t₃ in der Realität sehr kurz ist. Daher tut die Ladungspumpenschaltung 2 im wesentlichen nichts für das Ansteigen des elektrischen Po­ tentials des Knotens N1 zwischen dem Zeitpunkt t₀ ≦ t < t₃.

Zeitpunkt t₃ ≦ t < t₅

Die Ladungspumpenschaltung 2 fährt fort, dem Knoten N1 elektrische Ladung zuzuführen. Die Potentiale des Knotens N1 und des Knotens N6 steigen vom Pegel V₁ auf den Pegel V₂. Zum Zeitpunkt t₄ erlangt das Potential des Ausgangs­ signals V_OUT den Pegel V₄, der höher als der Pegel V₃ ist.

Zeitpunkt t₅ ≦ t < t₆

Nach dem Zeitpunkt t₅ wird das Potential des Knotens N1 auf dem Pegel V₂ gehalten und dasjenige der Ausgangsspannung V_OUT wird auf dem Pegel V₄ gehalten. Das Potential des Kno­ tens N6 ist das gleiche wie dasjenige des Knotens N1 und wird daher auf dem Pegel V₂ gehalten.

Zeitpunkt t ≧ t₆

Zum Zeitpunkt t₆ kehrt das Potential des Eingangssignals DataT zurück zum Pegel "L", um den p-Kanal-Transistor 9 ab­ zuschalten und den n-Kanal-Transistor 10 einzuschalten. Das Potential des Knotens N1 kehrt zum Pegel "L" zurück. Zu­ sätzlich wird der MOS-Transistor 3 abgeschaltet, während der MOS-Transistor 4 eingeschaltet wird. Somit kehrt die Ausgangsspannung V_OUT zurück zum Potentialpegel "L". Zusätz­ lich wird der MOS-Transistor 7 eingeschaltet und das Poten­ tial des Knotens N6 erlangt den Pegel V_INT. Dann gibt der Puffer 6 das Potential "L" aus und der Knoten N7 kehrt zum Potentialpegel "L" zurück.

Diese Ausführungsform der Halbleiterschaltung erzeugt am Knoten N1 in Abhängigkeit von dem Eingangssignal DataT ein angehobenes Potential. Dann kann der Ausgangsanschluß N3 kaum ein Überschwingrauschen erzeugen, weil das Potential des Knotens N1 in zwei Schritten angehoben wird, zuerst auf den Pegel V₁ durch die Treiberschaltung 1 und dann auf den Pegel V₂, der der Zielpotentialpegel ist, durch die La­ dungspumpenschaltung 2, so daß am Knoten N1 ein Überschwin­ gen kaum auftreten kann. Somit kann der Ausgangsanschluß N3 der Ausgangsschaltung 16, der an den Knoten N1 geschaltet ist, kaum ein Überschwingrauschen erzeugen.

Zusätzlich ist bei dieser Ausführungsform der Halbleiter­ schaltung die Ausgangsspannung, die am Ausgangsanschluß N3 erzeugt wird, stabil, weil das verstärkte Potential, wel­ ches mit dem Gate des Transistors verbundenen Knoten N1 er­ zeugt wird, stabil ist. Die Treiberschaltung 1 erzeugt das Potential V₁ unter Verwendung der internen Stromversor­ gungsquelle 30 als Stromquelle. Das Potential V_INT, das durch die interne Stromversorgungsquelle 30 erzeugt wird, ist stabilisiert. Daher ist das Potential V₁ durch eine Gleichung (2) auszudrücken:

wobei das Potential V₁ stabil ist, wenn das Potential V_INT stabil ist.

Weiterhin kann diese Ausführungsform der Halbleiterschal­ tung zusätzlich verhindern, daß die Elemente der Treiber­ schaltung 1 zerstört werden, weil die Treiberschaltung 1 mit dem Potential der internen Stromversorgungsquelle 30 gespeist wird. Daher können die Elemente der Treiberschal­ tung 1 kaum irgendeinem übermäßigen Potential ausgesetzt sein.

Andererseits kann diese Ausführungsform der Halbleiter­ schaltung den notwendigen elektrischen Strom der Ausgangs­ schaltung 16 aus dem unten beschriebenen Grund sicherstel­ len. Direkt nachdem der MOS-Transistor 3 eingeschaltet ist, eigen das Gate und die Source des Transistors eine große Potentialdifferenz und daher kann der notwendige elektri­ sche Strom durch ein relativ niedriges Potential V₁ sicher­ gestellt werden, das von der Treiberschaltung 1 erzeugt wird. Nach dem Ansteigen des elektrischen Potentials der Source, die als Ausgangsanschluß des Transistors wirkt, wird das Potential des Gates des MOS-Transistors 3 auf den Pegel V₂ durch die Ladungspumpschaltung 2 angehoben, so daß der notwendige elektrische Strom ebenfalls sichergestellt werden kann. Auf diese Art und Weise kann diese Ausfüh­ rungsform der Halbleiterschaltung sicherstellen, daß der notwendige elektrische Strom an der Ausgangsschaltung 16 ausgegeben wird, während verhindert wird, daß die Elemente der Treiberschaltung 1 zerstört werden.

Wie vorstehend im einzelnen beschrieben, ist eine Halblei­ terschaltung gemäß der Erfindung so ausgebildet, daß ein Potential mittels als source-folgergeschalteter Transisto­ ren mit geringen Fluktuationen an dem Teil der Ausgangs­ spannung ausgegeben wird.

Zusätzlich ist eine Halbleiterschaltung gemäß der Erfindung so ausgebildet, daß diese ein Potential mittels source- folgergeschalteter Transistoren ausgeben kann und kaum ein Überschwingrauschen erzeugt. Weiterhin ist eine Halbleiter­ schaltung gemäß der Erfindung zusätzlich so ausgebildet, daß sie ein Potential mittels als source-folgergeschalteter Transistoren ausgeben kann und die notwendige Treiberlei­ stung erzielt, während verhindert wird, daß die Elemente der Treiberschaltung während des Treibens der Transistoren einem übermäßigen Potential ausgesetzt sind.

Obwohl die Erfindung in ihrer bevorzugten Form mit einem gewissen Grad an Besonderheit beschrieben worden ist, ist klar zu ersehen, daß die vorliegende Offenbarung der bevor­ zugten Form bezüglich der Konstruktionsdetails und der Kom­ bination und Anordnung von Teilen ohne Abweichen vom Schutzumfang der Erfindung wie nachfolgend beansprucht, ge­ ändert werden kann.

Claims (12)

1. Halbleiterschaltung mit:
einem N-Kanal-Transistor (3) mit einem Gate und einem Drain, wobei der Drain mit einem Stromversorgungspotential (V_CC) gespeist wird;
einer Treiberschaltung (1), die ein Gatepotential an dem Gate in Antwort auf ein Eingangssignal (DataT) auf ein erstes Potential setzt; und
eine Ladungspumpe (2), die das Gatepotential in Antwort auf das Eingangssignal (DataT) auf ein zweites Potential höher als das erste Potential anhebt.

2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der N-Kanal- Transistor (3) ferner eine Source aufweist, von der ein Ausgangsstrom ausgegeben wird, und das zweite Potential so gewählt ist, daß der Ausgangsstrom größer als ein vorbe­ stimmter Strom gehalten wird.

3. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der N-Kanal- Transistor (3) ferner eine Source aufweist, von der ein Ausgangssignal (V_OUT) ausgegeben wird, und wobei das erste Potential höher als ein logisches Schwell­ wertpotential ist, um einen logischen Wert des Ausgangs­ signals durch eine Schwellwertspannung des N-Kanal- Transistors (3) unterscheiden zu können.

4. Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Po­ tential so gewählt ist, daß ein Ausgangsstrom des Ausgangs­ signals (V_OUT) größer als ein vorbestimmter Strom gehalten wird.

5. Halbleiterschaltung nach Anspruch 1, weiterhin gekennzeichnet durch eine interne Stromversorgungsschaltung (30), die der Treiberschaltung (1) ein stabilisiertes Potential (V_INT)zuführt, das niedriger als das Stromversorgungspoten­ tial (V_CC) ist wobei interne Stromversorgungsschaltung (30) das stabilisierte Potential im wesentlichen konstant hält.

6. Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Ladungspumpe (2) mit dem stabilisierten Potential (V_INT) gespeist wird, um das zweite Potential zu erzeugen.

7. Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Treiberschal­ tung (1) weiterhin aufweist:
ein Kondensatorelement (8) mit einem ersten Anschluß (N6) und einem zweiten Anschluß (N7),
einen ersten Transistor (7), der den ersten Anschluß (N6) in Antwort auf das Eingangssignal (DataT) mit dem sta­ bilisierten Potential (V_INT) speist,
einen Puffer (6), der mit dem stabilisierten Potential (V_INT) gespeist wird, und das stabilisierte Potential (V_INT) an den Anschluß (N7) in Antwort auf das Eingangssignal (Da­ taT) ausgibt, und
einen zweiten Transistor (9), der den ersten Anschluß (N6) mit dem Gate verbindet.

3. Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet, daß eine Kapazitanz des Kondensatorelementes (8) basierend auf einer Gate- Kapazitanz des Gates, dem stabilisierten Potential und dem ersten Potential, gewählt wird.

9. Verfahren zum Betreiben einer Halbleiterschaltung mit:
Vorsehen eines N-Kanal-Transistors (3) der aufweist:
ein Gate
eine Source, und
einen Drain, der mit einem Stromversorgungspotential (V_CC) gespeist wird;
Setzen der Source auf ein vorbestimmtes Potential; und
Einstellen einer Gate-Source-Spannung zwischen diesem Gate und dieser Source dergestalt, daß ein Strom, der an der Source ausgegeben wird, größer als ein vorbestimmter Strom gehalten wird.

10. Verfahren zum Betreiben einer Halbleiterschaltung, die einen N-Kanal-Transistor (3) aufweist, gekennzeichnet durch
Speisen eines Drains des N-Kanal-Transistors (3) mit einem Stromversorgungspotential (V_CC);
Setzen eines Gatepotentials an einem Gate des N-Kanal- Transistors (3) auf ein erstes Potential in Antwort auf ein Eingangssignal (DataT);
Zuführen von elektrischen Ladungen zu diesem Gate, um das Gatepotential auf ein zweites Potential anzuheben, das höher als das erste Potential ist, in Antwort auf das Ein­ gangssignal (DataT); und
Ausgeben eines Ausgangssignals (V_OUT) von einer Source des N-Kanal-Transistors (3) in Antwort auf das Gatepotenti­ al.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das erste Poten­ tial höher als ein logisches Schwellwertpotential ist, um einen logischen Wert des Ausgangssignals durch eine Schwellwertspannung des N-Kanal-Transistors (3) unterschei­ den zu können.

12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das zweite Po­ tential so gewählt ist, daß ein Ausgangsstrom des Ausgangssignals (V_OUT) größer als ein vorbestimmter Strom gehalten wird.