DE10063469B4 - Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip - Google Patents
Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip Download PDFInfo
- Publication number
- DE10063469B4 DE10063469B4 DE2000163469 DE10063469A DE10063469B4 DE 10063469 B4 DE10063469 B4 DE 10063469B4 DE 2000163469 DE2000163469 DE 2000163469 DE 10063469 A DE10063469 A DE 10063469A DE 10063469 B4 DE10063469 B4 DE 10063469B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dielectric layer
- contact holes
- semiconductor substrate
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000003486 chemical etching Methods 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 230000007704 transition Effects 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 11
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 150000004767 nitrides Chemical group 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000007717 exclusion Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Verfahren zur Herstellung eines elektronischen Chips aus einem Halbleitersubstrat, einer darüber befindlichen Dielektrikumschicht, einer Barrierenschicht sowie elektrischen Übergängen (Kontaktlöcher), das folgende Beschichtungsschritte umfasst:
a) Aufbringen einer Dielektrikumschicht (2) auf ein Halbleitersubstrat (1) ;
b) Prozessierung von Kontaktlöchern (8) in der Dielektrikumschicht (2) durch einen Photoprozess und einen Kontakt-Ätzprozess;
c) Aufbringen einer Barrierenschicht (3) auf die Dielektrikumschicht (2) mit den eingeprägten Kontaktlöchern (8);
d) Aufbringen einer geschlossenen Metallschicht (4) auf dem Halbleitersubstrat (1) zur Bedeckung der Dielektrikumschicht (2) mit den darin befindlichen Kontaktlöchern (8);
e) Entfernung der Metallschicht (4) bis auf das Niveau der mit Metall gefüllten Kontaktlöcher(5) in einem Rückätzprozess durch plasmachemisches Ätzen,
wobei die Dielektrikumschicht (2) und /oder die Barrierenschicht (3) ganzflächig, d. h. ohne Ausschluss einer Randzone (6), auf die darunter liegende Schicht abgeschieden wird, so dass die gesamte Oberfläche des Halbleitersubstrats (1) und ein Teil der gerundeten Endabschrägung (7) des Halbleitersubstrats...
a) Aufbringen einer Dielektrikumschicht (2) auf ein Halbleitersubstrat (1) ;
b) Prozessierung von Kontaktlöchern (8) in der Dielektrikumschicht (2) durch einen Photoprozess und einen Kontakt-Ätzprozess;
c) Aufbringen einer Barrierenschicht (3) auf die Dielektrikumschicht (2) mit den eingeprägten Kontaktlöchern (8);
d) Aufbringen einer geschlossenen Metallschicht (4) auf dem Halbleitersubstrat (1) zur Bedeckung der Dielektrikumschicht (2) mit den darin befindlichen Kontaktlöchern (8);
e) Entfernung der Metallschicht (4) bis auf das Niveau der mit Metall gefüllten Kontaktlöcher(5) in einem Rückätzprozess durch plasmachemisches Ätzen,
wobei die Dielektrikumschicht (2) und /oder die Barrierenschicht (3) ganzflächig, d. h. ohne Ausschluss einer Randzone (6), auf die darunter liegende Schicht abgeschieden wird, so dass die gesamte Oberfläche des Halbleitersubstrats (1) und ein Teil der gerundeten Endabschrägung (7) des Halbleitersubstrats...
Description
- Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Chips und den damit hargestallten elektronichen Chip.
- Ein elektronischer Chip weist in der Regel eine Schichtenfolge auf. Das elektrisch aktive Silizium-Substrat, welches Transistoren, Kondensatoren und Widerstände aufweist, wird üblicherweise von der ersten metallischen Verdrahtungsebene des Chips mit Hilfe eines Dielektrikums – in der Regel Siliziumdioxid – elektrisch isolierend getrennt. Ebenso trennen dielektrische Schichten höhere metallische Verdrahtungsebenen – beispielsweise Metall
1 von Metall2 – voneinander. - Um einen definierten vertikalen elektrischen Übergang zwischen den metallischen Verdrahtungsebenen eines Chips herzustellen, z. B. dem Kontaktieren der Transistoren, ist die Prozessierung (Einarbeitung oder Einprägung) von Kontaktlöchern in das Dielektrikum notwendig. Die besagte Prozessierung der Kontaktlöcher umfasst einen Fotoprozess sowie einen Ätzprozess des Dielektrikums. Beim Fotoprozess wird bis auf einer etwa 2 mm breiten Randschicht – der sogenannten Fotorandablackung – ein geeigneter Fotolack aufgebracht. Der Fotolack wird dann mit Hilfe einer Maske belichtet und durch Entwicklungsprozesse strukturiert. Die Strukturen in Form von Kontaktlöchern werden durch den Ätzprozess (Kontaktätzprozess) vertikal in das Dielektrikum eingeprägt.
- Vor der Auffüllung der eingeprägten Kontaktlöcher mit einem geeigneten Metall, insbesondere Wolfram, wird eine dünne Dar rierenschicht oder Schichtenfolge abgeschieden. Die Barrierenschicht besteht üblicherweise aus einem Metallnitrid oder einer Schichtenfolge von Metall/Metallnitrid, beispielsweise Titan/Titannitrid.
- Die Abscheidung der Barrierenschicht wird durch physikalische oder chemische Verfahren erreicht, beispielsweise gemäss dem PVD- oder CVD-Verfahren. Anschliessend wird auf die Barrierenschicht eine Metall-, insbesondere Wolframschicht aufgebracht. Diese füllt das gewünschte Kontaktloch auf und bildet eine geschlossene Schicht auf dem Wafer.
- Im letzten Verfahrensschritt wird die Wolframschicht mittels plasmachemischen Ätzens mit SF6-Gas bis auf das Kontaktniveau weggeätzt. Dieser Ätzschritt ist gegenüber der Barrierenschicht äußerst selektiv ( > 1 : 20), d. h. er entfernt lediglich die Wolframschicht ohne die Barrierenschicht nennenswert abzutragen. Letztendlich bleibt nur noch in den vorgesehenen Kontaktlöchern die gewünschte Kontaktfüllung aus Wolfram bestehen. Diese wird als W-Plug bezeichnet.
- Obwohl die gemäss dem Stand der Technik verwendeten Beschichtungs-Verfahren bei der Herstellung von elektronischen Chips durchaus brauchbare Ergebnisse liefern, sind diese aber qualitativ unbefriedigend. Bei allen gängigen Fotoprozessen wird üblicherweise eine Randablackung des Fotolacks in einer Breite von etwa 2 mm durchgeführt. Damit soll eine Verunreinigung des Wafer-Carriers sowie der Anlagen mit Fotolack vermieden werden. Im Bereich der Fotorandablackung kann das Dielektrikum durch anschließende ganzflächige Ätzprozesse, beispielsweise beim Kontaktlochätzen mit einem E-Chuck, vollständig entfernt werden. Dabei wird das Silizium-Substrat freigelegt. Falls aber die Barrierenschicht den Wafer nicht vollständig bedeckt, sondern durch einen Klemmring, den sogenannten Clampring, einen Randausschluss aufweist, reagieren beim Wolfram-Rückätzprozess, die Ätzchemikalien mit dem freiliegenden Silizium am Waferrand und bilden völlig unerwünschte Siliziumfluorid-Verbindungen. Die Siliziumfluorid-Verbindungen schlagen sich in Form von Partikeln auf dem Wafer nieder und lassen sich durch den Ätzprozess nicht mehr entfernen. Die dann auf dem Wafer lagernden Siliziumfluorid-Teilchen erreichen in der Regel eine Grösse von mehreren 100 nm und wirken sich häufig in den Weiterverarbeitungsverfahren störend aus. Sie können insbesondere zu Korrisionserscheinungen bei den die Wolframkontakte verbindenden Metallisierungen führen.
- Infolge der Partikelverschmutzung sind die heutigen Herstellungsverfahren von elektronischen Chips mit einer gewissen Ausbeuteverringerung verbunden und damit unbefriedigend.
- Aus der
EP 0 878 834 A2 ist ein Verfahren zur Herstellung eines elektronischen Chips aus einem Halbleitersubstrat, einer darüber befindlichen Dielektrikumsschicht, einer Barrierenschicht sowie elektrischen Übergängen bekannt, bei dem die Dielektrikumsschicht und Barrierenschicht, ähnlich wie im Verfahren nach dem Patentanspruch 1, ohne Randausschluss auf die darunter liegende Schicht abgeschieden werden. Jedoch kann diesem bekannten Verfahren nicht entnommen werden, dass neben der gesamten Waferoberfläche auch ein Teil der abgerundeten Waferkante /des Waferbevels mit diesen Schichten oder zumindest mit einer dieser beiden Schichten überzogen ist. - Beim Verfahren nach
EP 0 425 147 A2 zur Herstellung eines integrierten Schaltungsbauteils wird zwar das gesamte Halbleitersubstrat mit einer Dielektrikumsschicht überzogen. - Es wird damit aber kein elektronischer Chip mit einer Metallisierung gemäß den Schritten d) und e) des Verfahrens nach dem Patentanspruch 1 erzeugt.
- Ähnlich verhält es sich bei der in der
US 5,929,509 offenbarten Ringstruktur an der Waferkante, die aus den auf ihm gebildeten Schichten entsteht, wobei die äußere Begrenzung später gebildeter Schichten in der Regel weiter vom Waferrand entfernt liegt. Der Grundgedanke bei dieser Struktur liegt darin, ein Abplatzen von überstehenden oder schlecht haftenden Schichtbestandteilen von der Waferkante zu vermeiden, die sonst Defekte in den noch offen liegenden oder später hergestellten Schichten verursachen würden. - Aus der
US 6,066,577 geht hervor, dass fluorhaltige Verbindungen die Eigenschaften von metallischen Leiterbahnen, insbesondere auf der Basis von Aluminium und Kupfer, negativ beeinflussen. - Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Herstellungsverfahren von elektronischen Chips bereitzustellen, welches die oben aufgeführten Nachteile zumindest teilweise vermeidet. Es ist insbesondere Aufgabe der vorliegenden Erfindung, ein unkompliziertes und ökonomisches Herstellungsverfahren von elektronischen Chips bereitzustellen, in welchem die Verschmutzung des Wafers durch Ätzreste, insbesondere von Siliziumfluorid-Teilchen vermieden wird. Es ist schließlich eine Aufgabe der vorliegenden Erfindung, elektronische Chips bereitzustellen, welche im wesentlichen keine Verschmutzung mit Siliziumfluorid-Teilchen aufweisen.
- Die Aufgabe wird erfindungsgemäß für das Herstellungsverfahren mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Ein elektronischer Chip wird gemäß der Lehre des Anspruchs 10 bereitgestellt.
- Bevorzugte Ausführungsformen und vorteilhafte Weiterbildungen sind jeweils in den nachgeordneten abhängigen Patentansprüchen aufgeführt.
- Das erfindungsgemäße Verfahren zur Herstellung eines elektronischen Chips aus einem Halbleiter-Substrat, einer darüber befindlichen Dielektrikumsschicht, einer Barrierenschicht sowie elektrischen Übergängen (Kontaktlöcher), umfasst die folgenden Beschichtungs-Schritte:
- – Aufbringen einer Dielektrikumschicht
(
2 ) auf ein Halbleitersubstrat(1 ; - – Prozessierung
von Kontaktlöchern
(
8 ) in der Dielektrikumschicht (2 ) durch einen Photoprozess und einen Kontakt-Ätzprozess: - – Aufbringen
einer Barrierenschicht (
3 ) auf die Dielektrikumschicht (2 ) mit den eingeprägten Kontaktlöchern (8 ); - – Aufbringen
einer geschlossenen Metallschicht (
4 ) auf dem Halbleitersubstrat (1 ) zur Bedeckung der Dielektrikumschicht (2 ) mit den darin befindlichen Kontaktlöchern (8 ); - – Entfernung
der Metallschicht (
4 ) bis auf das Niveau der mit Metall gefüllten Kontaktlöcher(5 ) in einem Rückätzprozess durch plasmachemisches Ätzen, wobei die Dielektrikumschicht (2 ) und /oder die Barrierenschicht (3 ) ganzflächig, d. h. ohne Ausschluss einer randzone (6 ), auf die darunter liegende Schicht abgeschieden wird, so dass die gesamte Oberfläche des Halbleitersubstrats (1 ) und ein Teil der gerundeten Endabschrägung (7 ) des Halbleitersubstrats (1 )/des Waferbevels mit der Dielektrikumschicht (2 ) und/oder der Barrierenschicht (3 ) überzogen ist. - Wird eine ausreichend dicke Ätzschutzschicht ganzflächig, d. h. ohne Randausschluss, auf die darunterliegende Schicht abgeschieden (full-coverage-Beschichtung, z. B. mit E-Chuck), so dass die gesamte Waferoberfläche und ein Teil der abgerundeten Waferkante/des Waferbevels mit der besagten Ätzschutzschicht abgedeckt ist, wird der Ätzangriff des Siliziumsub strats genauso effektiv wie kostengünstig verhindert. Die Bildung der Siliziumfluorid-Teilchen wird somit im wesentlichen verhindert, was zu einer Steigerung der Ausbeute und Zuverlässigkeit der Chipproduktion führt.
- Gemäss einer bevorzugten Ausführungsform ist es eine ganzflächige Barrierenschicht, welche die Ätzschutzschicht darstellt. Folglich wird erfindungsgemäß auf die Dielektrikum-Schicht, welche die eingeprägten Kontaktlöcher aufweist, eine ganzflächige Barrierenschicht ohne Randausschluss abgeschieden. Dann wird auf die besagte Barrierenschicht eine geschlossene Metallschicht, insbesondere aus Wolfram aufgebracht und im letzten Schritt schließlich die Metalldeckschicht mittels plasmachemischen Ätzens bis auf das Niveau der Kontaktlöcher entfernt. Die Barrierenschicht stellt dabei die Ätzschutzschicht dar, weil sie gegenüber den beim Rückätzprozess eingesetzten Ätzchemikalien weitgehend resistent ist. Eine Partikelbildung wird somit mit Hilfe des erfindungsgemässen Verfahrens im wesentlichen vermieden.
- Gemäss einer alternativen Ausführungsform ist es nicht die Barrierenschicht, sondern eine ganzflächige Dielektrikum-Schicht ohne Randausschluss, welche die Ätzschutzschicht darstellt. Dabei wird erfindungsgemäss auf das Silizium-Substrat eine ganzflächige Dielektrikum-Schicht ohne Randausschluss abgeschieden. Beim anschliessenden Kontakt-Ätzprozess zur Prozessierung der Kontaktlöcher wird dann eine Fotorandablackungszone abgedeckt. Anschliessend wird eine Barrierenschicht und dann eine geschlossene Wolframschicht auf den Wafer aufgebracht und schliesslich die Wolframdeckschicht mittels plasmachemischen Ätzens bis auf das Niveau der Kontaktlöcher entfernt.
- Damit wird beim Kontaktätzprozess das Dielektrikum in der Fotorandablagerungszone stehengelassen, indem nicht ganzflächig, beispielsweise mit einem E-Chuck, geätzt wird. Vielmehr wird beim Ätzen die Fotorandablagerungszone insbesondere durch einen Klemmring/Clampring ausreichender Grösse abgeschattet. Das Dielektrikum, beispielsweise aus Siliziumdioxid, wirkt wie das Barriermaterial, beispielsweise aus Metallnitrid, als Ätzschutzschicht, d.h. es schützt das Silizium-Substrat vor dem Angriff durch die Rück-Ätzchemikalien. Eine Partikelbildung wird mit Hilfe des erfindungsgemässen Verfahrens im wesentlichen vermieden.
- Die Barrierenschicht ist in der Regel eine dünne Schicht aus Metall-Nitrid oder eine Schichtenabfolge von Metall/Metallnitrid, beispielsweise aus Titan/Titannitrid.
- Neben einem neuen Verfahren zur Herstellung eines elektronischen Chips wird erfindungsgemäss auch ein Verfahren zur Reduzierung der Partikelbildung beim Rückätzprozess bei der Herstellung eines elektronischen Chips bereitgestellt. Dabei wird vor dem plasmachemischen Ätzen (Rückätzprozess) eine ganzflächige Ätz-Schutzschicht auf die gesamte Waferoberfläche und einen Teil des Waferbevels aufgebracht wird, so dass der Ätzangriff auf das Siliziumsubstrat und damit die Bildung von Siliziumfluorid-Partikeln verhindert wird. Dabei wird vor dem Rückätzprozess die Dielektrikum-Schicht und/oder die Barrierenschicht ganzflächig, d.h. ohne Randausschluss abgeschieden, so dass die gesamte Waferoberfläche und ein Teil des Waferbevels mit dem Dielektrikum und/oder der Barrierenschicht überzogen ist.
- Ein weiterer Aspekt der vorliegenden Erfindung besteht in den elektronischen Chips, welche nach dem oben beschriebenen, erfindungsgemässen Verfahren erhältlich sind.
- Nachfolgend wird die Erfindung anhand von schematischen Zeichnungen auf der Grundlage eines beispielhaft bevorzugten Ausführungsbeispiels weiter veranschaulicht. Es zeigen:
1a-1c eine übliche W-Plug Prozess-Sequenz mit chemischem Rückätzen der abgeschiedenen W-Schicht. -
1a zeigt in schematischer Darstellung einen Schnitt durch einen Chip, mit dem Siliziumsubstrat (1 ), dem Dielektrikum (2 ), nach Abscheidung der Barrierenschicht (3 ), beispielsweise aus Titannitrid und dem Kontaktloch (8 ). -
1b zeigt in schematischer Darstellung einen Schnitt durch einen Chip, mit dem Siliziumsubstrat (1 ), dem Dielektrikum (2 ), der Barrierenschicht (3 ), nach dem Abscheiden der geschlossenen Wolframschicht (4 ). -
1c zeigt in schematischer Darstellung einen Schnitt durch einen Chip, mit dem Siliziumsubstrat (1 ), dem Dielektrikum (2 ), der Barrierenschicht (3 ), dem gefüllten Kontaktloch, hier ein W-Plug (5 ) nach chemischem Rückätzen, d.h. der Entfernung der Wolframschicht (4 ) auf Kontaktlochniveau. -
2 zeigt in schematischer Darstellung einen Schnitt durch einen erfindungsgemässen Chip im Bereich der Fotorandablackungszone (6 ), mit dem Siliziumsubstrat (1 ), dem Dielektrikum (2 ), der Barrierenschicht (3 ) und den Waferbevel (7 ). - In den nachfolgend beschriebenen bevorzugten Ausführungsformen nach der Erfindung sind gleiche oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.
- Aus
2 ist ersichtlich, dass – gemäss der bevorzugten Ausführungsform, in welcher eine Barrierenschicht (3 ) ganzflächig auf den Wafer gebracht wird, d.h. ohne Randausschluss ((6 ); full-coverage), so dass die gesamte Waferoberfläche und ein Teil der abgerundeten Waferkante/des Waferbevels (7 ) mit der Barrierenschicht (3 ) abgedeckt ist – der Ätzangriff auf das Siliziumsubstrat, insbesondere durch SF6, beim chemischen Rückätzen wirksam verhindert wird. Dadurch wird erfindungsgemäss die Bildung von Siliziumfluorid-Teilchen und schliesslich, bei der Weiterverarbeitung des Wafers, eine Verschmutzung des Wafers vermieden.
Claims (10)
- Verfahren zur Herstellung eines elektronischen Chips aus einem Halbleitersubstrat, einer darüber befindlichen Dielektrikumschicht, einer Barrierenschicht sowie elektrischen Übergängen (Kontaktlöcher), das folgende Beschichtungsschritte umfasst: a) Aufbringen einer Dielektrikumschicht (
2 ) auf ein Halbleitersubstrat (1 ) ; b) Prozessierung von Kontaktlöchern (8 ) in der Dielektrikumschicht (2 ) durch einen Photoprozess und einen Kontakt-Ätzprozess; c) Aufbringen einer Barrierenschicht (3 ) auf die Dielektrikumschicht (2 ) mit den eingeprägten Kontaktlöchern (8 ); d) Aufbringen einer geschlossenen Metallschicht (4 ) auf dem Halbleitersubstrat (1 ) zur Bedeckung der Dielektrikumschicht (2 ) mit den darin befindlichen Kontaktlöchern (8 ); e) Entfernung der Metallschicht (4 ) bis auf das Niveau der mit Metall gefüllten Kontaktlöcher(5 ) in einem Rückätzprozess durch plasmachemisches Ätzen, wobei die Dielektrikumschicht (2 ) und /oder die Barrierenschicht (3 ) ganzflächig, d. h. ohne Ausschluss einer Randzone (6 ), auf die darunter liegende Schicht abgeschieden wird, so dass die gesamte Oberfläche des Halbleitersubstrats (1 ) und ein Teil der gerundeten Endabschrägung (7 ) des Halbleitersubstrats (1 ) mit der Dielektrikumschicht (2 ) und/oder der Barrierenschicht (3 ) überzogen ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Rückätzprozess durch plasmachemisches Ätzen mittels SF6-Gas durchgeführt wird und die Dielektrikumschicht(
2 ) und/oder die Barrierenschicht (3 ) als Ätz-Schutzschicht dient, so dass ein Ätzangriff auf das Halbleitersubstrat (1 ), insbesondere auf ein Siliziumsubstrat (1 ) und damit insbesondere die Bildung von Siliziumfluorid-Partikeln, verhindert wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf die Dielektrikumschicht (
2 ), welche die eingeprägten Kontaktlöcher (8 ) aufweist, die Barrierenschicht (3 ) ganzflächig und ohne Ausschluss der Randzone (6 ) abgeschieden wird, und die Metallschicht (4 ) eine Wolframschicht (4 ) ist. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf das Halbleitersubstrat (
1 ) aus Silizium die Dielektrikumschicht (2 ) ganzflächig und ohne Ausschluss der Randzone bzw. Fotorandablackungszone (6 ) abgeschieden wird, die Fotorandablackungszone (6 ) beim Kontakt-Ätzprozess zur Prozessierung der Kontaktlöcher (8 ) abgedeckt wird, und die Metallschicht (4 ) eine Wolframschicht (4 ) ist. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Fotorandablackungszone (
6 ) beim Kontakt-Ätzprozess zur Prozessierung der Kontaktlöcher (5 ) mittels eines Klemmrings ausreichender Größe abgedeckt wird. - Verfahren gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dielektrikumschicht (
2 ) aus Siliziumdioxid besteht. - Verfahren gemäss einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Barrierenschicht (
3 ) eine dünne Schicht aus Metallnitrid oder eine Schichtenabfolge von Metall/Metallnitrid ist. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Barrierenschicht (
3 ) aus Titan/Titannitrid besteht. - Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Barrierenschicht (
3 ) mittels eines Verfahrens physikalischer oder chemischer Gasphasenabscheidung (PVD oder CVD) auf die Dielektrikumschicht (2 ) abgeschieden wird. - Elektronischer Chip hergestellt durch ein Verfahren gemäß einem der Ansprüche 1 bis 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000163469 DE10063469B4 (de) | 2000-12-19 | 2000-12-19 | Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000163469 DE10063469B4 (de) | 2000-12-19 | 2000-12-19 | Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10063469A1 DE10063469A1 (de) | 2002-06-27 |
| DE10063469B4 true DE10063469B4 (de) | 2004-03-25 |
Family
ID=7667912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000163469 Expired - Lifetime DE10063469B4 (de) | 2000-12-19 | 2000-12-19 | Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10063469B4 (de) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100432A (ja) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | ウエハの面取り加工方法 |
| JPH0230132A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置の製造方法 |
| EP0425147A2 (de) * | 1989-10-23 | 1991-05-02 | AT&T Corp. | Verfahren zur Metallisierung |
| US5426073A (en) * | 1988-10-07 | 1995-06-20 | Fujitsu Limited | Method of fabricating semiconductor devices using an intermediate grinding step |
| EP0878834A2 (de) * | 1997-05-12 | 1998-11-18 | Motorola, Inc. | Vermeidung der elektrochemischen Cu-Abscheidung auf exponierten Teilen Rande einer Halbleiterscheibe |
| US5929509A (en) * | 1996-12-16 | 1999-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer edge seal ring structure |
| US6066577A (en) * | 1996-11-08 | 2000-05-23 | International Business Machines Corporation | Method for providing fluorine barrier layer between conductor and insulator for degradation prevention |
-
2000
- 2000-12-19 DE DE2000163469 patent/DE10063469B4/de not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100432A (ja) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | ウエハの面取り加工方法 |
| JPH0230132A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置の製造方法 |
| US5426073A (en) * | 1988-10-07 | 1995-06-20 | Fujitsu Limited | Method of fabricating semiconductor devices using an intermediate grinding step |
| EP0425147A2 (de) * | 1989-10-23 | 1991-05-02 | AT&T Corp. | Verfahren zur Metallisierung |
| US6066577A (en) * | 1996-11-08 | 2000-05-23 | International Business Machines Corporation | Method for providing fluorine barrier layer between conductor and insulator for degradation prevention |
| US5929509A (en) * | 1996-12-16 | 1999-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer edge seal ring structure |
| EP0878834A2 (de) * | 1997-05-12 | 1998-11-18 | Motorola, Inc. | Vermeidung der elektrochemischen Cu-Abscheidung auf exponierten Teilen Rande einer Halbleiterscheibe |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10063469A1 (de) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69333604T2 (de) | Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand | |
| DE102016100766B4 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
| DE102009023377B4 (de) | Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt | |
| DE60031631T2 (de) | Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur | |
| DE60012807T2 (de) | Plasma-Reinigungsverfahren für Öffnungen in Isolierschicht(en) niedriger Dielektrizitätskonstante über Kupferleitungs-IC-Strukturen | |
| DE102006035645B4 (de) | Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis | |
| DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
| DE10054109C2 (de) | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist | |
| DE19634125A1 (de) | Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente | |
| DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
| WO2010006916A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement | |
| DE19844451A1 (de) | Sperrschicht und Herstellungsverfahren dafür | |
| DE10340848A1 (de) | Herstellungsverfahren für eine Halbleitereinrichtung | |
| DE102004028026B4 (de) | Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken | |
| EP1584103B1 (de) | Zweistufiges ätzverfahren zum herstellen einer integrierten schaltungsanordnung, insbesondere mit kondensatoranordnung | |
| DE69930027T2 (de) | Metallisierungsverfahren für Halbleiter | |
| DE19843624C1 (de) | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
| DE19840988A1 (de) | Verfahren zum Herstellen einer Kontaktstruktur | |
| DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
| DE102008049720B4 (de) | Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements | |
| DE102005035771B4 (de) | Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall | |
| DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
| DE10063469B4 (de) | Verfahren zur Herstellung eines elektronischen Chips und mit dem Verfahren hergestellter elektronischer Chip | |
| DE10244077B4 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
| DE19723096B4 (de) | Verfahren zum Bilden einer Verbindungsleitung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| R081 | Change of applicant/patentee |
Owner name: TDK-MICRONAS GMBH, DE Free format text: FORMER OWNER: MICRONAS GMBH, 79108 FREIBURG, DE |
|
| R082 | Change of representative |
Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE |
|
| R071 | Expiry of right |