DE10054517A1 - Verfahren zur Synchronisation eines CDMA-Signals - Google Patents

Verfahren zur Synchronisation eines CDMA-Signals

Info

Publication number
DE10054517A1
DE10054517A1 DE10054517A DE10054517A DE10054517A1 DE 10054517 A1 DE10054517 A1 DE 10054517A1 DE 10054517 A DE10054517 A DE 10054517A DE 10054517 A DE10054517 A DE 10054517A DE 10054517 A1 DE10054517 A1 DE 10054517A1
Authority
DE
Germany
Prior art keywords
subinterval
summed
sub
correlation
chip sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10054517A
Other languages
English (en)
Other versions
DE10054517B4 (de
Inventor
Kurt Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE10054517A priority Critical patent/DE10054517B4/de
Priority to US09/985,137 priority patent/US7035244B2/en
Publication of DE10054517A1 publication Critical patent/DE10054517A1/de
Application granted granted Critical
Publication of DE10054517B4 publication Critical patent/DE10054517B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70751Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752Partial correlation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/708Parallel implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70701Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Synchronisation einer Eingangs-Chip-Sequenz eines CDMA-Signals mit einer Pilot-Chip-Sequenz (pn(nu)) und umfaßt folgende Verfahrensschritte: DOLLAR A - Zerlegen der Pilot-Chip-Sequenz (pn(nu)) in Subintervalle (1, 2, 3...8), DOLLAR A - Zusammenfassen einer bestimmten Anzahl (2 È Anz¶Sub¶) der Subintervalle (1, 2, 3...8) zu Subintervallgruppen, DOLLAR A - Bilden von einer oder mehreren summierten Subintervallgruppe(n) (pn¶epsilon1¶(nu)...) durch zeilenweises, paarweises Anordnen jeweils hintereinander folgender Subintervalle (1, 2; 2, 3; 3, 4; ...8, 1), wobei das erste Subintervall einer bestimmten Zeile jeweils das zweite Subintervall der vorangegangenen Zeile ist, und spaltenweises Addieren der Chips aller zeilenweise, paarweise angeordneten Subintervalle (1, 2; 2, 3; 3, 4; ...8, 1) und DOLLAR A - Korrelieren der Eingangs-Chip-Sequenz mit jeder summierten Subintervallgruppe (pn¶epsilon1¶(nu)...) in einer ersten Korrelation (5; 5a; 5b) zur Bestimmung eines Versatzes ( DOLLAR I1 ffset) zwischen der Eingangs-Chip-Sequenz und der bzw. den summierten Subintervallgruppe(n) (pn¶epsilon1¶(nu)...).

Description

Die Erfindung betrifft ein Verfahren zur Synchronisation eines CDMA-Signals. Bei dem CDMA (Code Division Multiplex Access)-Verfahren werden mehrere orthogonale Codes gleich­ zeitig übertragen. Dadurch werden die Symbole bekanntermaßen gespeizt, so daß jedes Symbol aus mehreren Chips besteht. Dabei besteht die Notwendigkeit, eine sogenannte Pilot- Synchronisation vorzunehmen. Bei der Pilot-Synchronisation wird die Eingangs-Chip-Sequenz mit einer bekannten Pilot- Chip-Sequenz verglichen, um einen Versatz (Offset) zwischen der Eingangs-Chip-Sequenz und der Pilot-Chip-Sequenz, die allgemein als pn-Sequenz bezeichnet wird, zu ermitteln. Zur Bestimmung dieses Versatzes wird beispielsweise bei dem Standard IS-95 die Information in einem Pilot-Kanal ausgenutzt, welche die Besonderheit hat, daß sowohl die Symbole als auch der Walsh-Code konstant 1 ist und damit nur die pn-Sequenz vorliegt.
Die Synchronisation der Eingangs-Chip-Sequenz mit der Pilot- Chip-Sequenz (pn-Sequenz) erfolgt üblicherweise durch Korrelation. Die pn-Sequenz hat eine Periodizität von 215 Chips und ist somit relativ lang. Eine direkte Korrelation der Eingangs-Chip-Sequenz mit der Pilot-Chip-Sequenz führt bei einer Hardware-Implementierung zu einer relativ hohen Gatter-Bedarf bzw. bei einer Software-Implementierung zu einer relativ langen Rechenzeit.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Synchronisation einer Eingangs-Chip-Sequenz eines CDMA-Signals mit einer Pilot-Chip-Sequenz zu schaffen, die aufgrund eines leistungsfähigen Algorithmus mit einer geringen Rechenzeit auskommt.
Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Die Unteransprüche beinhalten vorteilhafte Weiterbildungen der Erfindung.
Der Erfindung liegt die Erkenntnis zugrunde, daß durch Bilden geeigneter Subintervallgruppen durch geeignetes zeilenweises, paarweises Anordnen und spaltenweises Summieren dieser Subintervalle die Korrelation wesentlich verkürzt werden kann, da anstatt einer Korrelation mit der gesamten Pilot-Chip-Sequenz nur eine Korrelation mit der wesentlich kürzeren summierten Subintervallgruppe durchgeführt werden muß. Im einfachsten Fall wird nur eine einzige summierte Subintervallgruppe gebildet, die alle Subintervalle umfaßt. Ist dies aufgrund des Stör-Abstands nicht möglich, so können auch mehrere summierte Subintervallgruppen gebildet werden, die jeweils einen Teil der verschiedenen Subintervalle umfassen. Das Korrelationsergebnis ist dann zwar nicht eindeutig; welche Folge in der betrachteten Summierten Subintervallgruppe die Richtige ist, läßt sich jedoch mit einer einfachen zweiten Korrelation schnell ermitteln. Bei der zweiten Korrelation müssen nur wenige Hypothesen bei bekanntem Zeitversatz getestet werden. Damit ist dieser Rechenzeitbedarf vernachlässigbar.
Die Erfindung wird nachfolgend anhand mehrerer bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung näher beschrieben. In der Zeichnung zeigen:
Fig. 1 eine schematische Darstellung von drei Ausfüh­ rungsbeispielen zur Bildung der summierten Subintervallgruppen,
Fig. 2 ein erstes Ausführungsbeispiel einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens und
Fig. 3 ein zweites Ausführungsbeispiel einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt ein Schema zur Veranschaulichung der Bildung der summierten Subintervallgruppen. Die Pilot-Chip-Sequenz pn(ν) (im allgemeinen auch als pn-Sequenz bezeichnet) wird in mehrere Subintervalle, im dargestellten Ausführungs­ beispiel in acht Subintervalle 1, 2, 3, . . ., 8, zerlegt. Die Pilot-Chip-Sequenz pn(ν) besteht insgesamt im dargestellten Beispiel aus 215 Chips. Jedes Subintervall 1, 2, 3, . . ., 8 besteht aus AnzChips, Chips. Somit werden insgesamt
Subintervalle gebildet, im Beispiel acht Subintervalle. Die Beobachtungslänge AnzChips darf nur so groß gewählt werden, daß die Phasenänderung aufgrund des Frequenzfehlers der Empfangsfolge hinreichend klein ist.
In Fig. 1 sind drei Beispiele zur Bildung der summierten Subintervallgruppen aus den Subintervallen 1, 2, 3, . . ., 8, dargestellt. Im in Fig. 1 unten links dargestellten Aus­ führungsbeispiel werden acht summierte Subintervallgruppen pnΣ 1(ν), pnΣ 2(ν), . . . pnΣδ(ν), . . . pnΣ 8(ν) gebildet. Die Anzahl der überlagerten Subintervalle innerhalb einer Gruppe beträgt AnzSub = 1. Bei dem in Fig. 1 unten in der Mitte dargestellten Ausführungsbeispiel beträgt der Parameter AnzSub = 4 und es werden 8/4 = 2 summierte Subintervalle pnΣ 1(ν) und pnΣ 2(ν) gebildet. Bei dem in Fig. 1 unten rechts dargestellten Ausführungsbeispiel beträgt der Parameter AnzSub = 8 und es wird nur eine einzige Subintervallgruppe pnΣ 1(ν) gebildet.
Den Bildungsvorschriften zur Bildung der summierten Sub­ intervallgruppen ist gemeinsam, daß die Subintervalle 1, 2, 3, . . ., 8 jeweils zeilenweise, paarweise angeordnet werden. Die Anordnung erfolgt fortlaufend in der Weise, daß das erste Subintervall einer bestimmten Zeile mit dem zweiten identisch ist. Das erste Subintervall 1 in der ersten Zeile ist dabei mit dem letzten Subintervall 1 in der letzten Zeile identisch, so daß die Anordnung zyklisch geschlossen ist.
Sodann erfolgt eine spaltenweise Summation der Chips aller Zeilen einer zu bildenden summierten Subintervallgruppe. Da bei dem in Fig. 1 unten links dargestellten Ausführungs­ beispiel jede Subintervallgruppe pnΣδ(ν) nur eine einzige Zeile umfaßt, besteht Summation bei diesem besonderen Ausführungsbeispiel nur jeweils aus einem einzigen Summanden und kann unterbleiben.
Bei dem in Fig. 1 in der Mitte dargestellten Ausführungs­ beispiel erfolgt die Summation jeweils über vier Zeilen, d. h. das erste Chip der ersten summierten Subintervallgruppe pnΣ 1(ν) besteht aus der Summe aus dem ersten Chip des Subintervalls 1, dem ersten Chip des Subintervalls 2, dem ersten Chip des Subintervalls 3 und dem ersten Chip des Subintervalls 4. Das letzte Chip der ersten summierten Subintervallgruppe pnΣ 1(ν) besteht aus der Summe aus dem letzten Chip des Subintervalls 2, dem letzten Chip des Subintervalls 3, dem letzten Chip des Subintervalls 4 und dem letzten Chip des Subintervalls 5. Entsprechend besteht das erste Chip der zweiten summierten Subintervallgruppe pnΣ 2(ν) aus der Summe des ersten Chips des Subintervalls 5, des ersten Chips des Subintervalls 6, des ersten Chips des Subintervalls 7 und des ersten Chips des Subintervalls 8. Das letzte Chip der zweiten summierten Subintervallgruppe pnΣ 2(ν) besteht aus der Summe aus dem letzten Chip des Subintervalls 6, dem letzten Chip des Subintervalls 7, dem letzten Chip des Subintervalls 8 und dem letzten Chip des Subintervalls 1.
Bei dem in Fig. 1 unten rechts dargestellten Ausführungs­ beispiel erfolgt die Summation über alle Zeilen der zeilenweise, paarweise angeordneten Subintervalle, d. h. das erste Chip der einzigen Subintervallgruppe pnΣ 1(ν) besteht aus der Summe des ersten Chips des Subintervalls 1, des ersten Chips des Subintervalls 2, des ersten Chips des Subintervalls 3, des ersten Chips des Subintervalls 4, des ersten Chips des Subintervalls 5, des ersten Chips des Subintervalls 6, des ersten Chips des Subintervalls 7 und des ersten Chips des Subintervalls 8, während das letzte Chip der einzigen summierten Subintervallgruppe pnΣ 1(ν) aus der Summe des letzten Chips des Subintervalls 2, des letzten Chips des letzten Subintervalls 3, des letzten Chips des Subintervalls 1, des letzten Chips des Subintervalls 5, des letzten Chips des Subintervalls 6 des letzten Chips des Subintervalls 7, des letzten Chips des Subintervalls 8 und des letzten Chips des Subintervalls 1 besteht.
Fig. 2 zeigt ein erstes Ausführungsbeispiel einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens, das sich auf die Bildung der summierten Subintervallgruppe pnΣ 1(ν) entsprechend dem in Fig. 1 unten rechts dargestellten Ausführungsbeispiels mit AnzSub = 8 bezieht. Zunächst erfolgt ein Downsampling in einem Downsampler 2, an dessen Ausgang die Eingangs-Chip-Sequenz x(ν) zur Verfügung steht. Bei der Eingangs-Chip-Sequenz x(ν) handelt es sich um ein CDMA-Signal, bei welchem bekanntermaßen jedes Symbol in mehrere Chips gespeizt ist. Diese Eingangs-Chip-Sequenz x(ν) soll mit dem erfindungsgemäßen Verfahren mit der Pilot-Chip- Sequenz pn(ν) synchronisiert werden, wobei die Pilot-Chip- Sequenz pn(ν) wie anhand von Fig. 1 beschrieben aufbereitet wurde, indem sie in Subintervalle zerlegt wurde und eine summierte Subintervallgruppe pnΣ 1(ν) gebildet wurde. Dies hat den Vorteil, daß nicht wie im Stand der Technik üblich eine Korrelation mit der gesamten Pilot-Chip-Sequenz pn(ν), die im Ausführungsbeispiel die Länge 215 Chips hat, durchge­ führt werden muß, sondern nur eine Korrelation mit der im Ausführungsbeispiel auf 215/4 = 213 Chips verkürzten summierten Subintervallgruppe pnΣ 1(ν). Üblicherweise wird diese Korrelation nicht als Faltung im Zeitbereich sondern als Multiplikation im Frequenzbereich durchgeführt. Die dafür notwendige Fourier-Transformation erfordert deshalb bei dem erfindungsgemäßen Verfahren einen wesentlich geringeren Aufwand, ferner kann die Multiplikation schneller durchgeführt werden.
Wie in Fig. 2 dargestellt erfolgt in dem Multiplizierer 3 zunächst eine Begrenzung des Zeitfensters 13 der Eingangs- Chip-Sequenz x(ν) auf die Anzahl der Chips pro Subintervall AnzChips. Sodann erfolgt im Schritt 4 eine Fourier-Transfor­ mation der zeitlich begrenzten Eingangs-Chip-Sequenz xτ(ν) zu XT(f), der entsprechenden Darstellung im Frequenzbereich. Die vorstehend beschriebene erste Korrelation 5 der Eingangs-Chip-Sequenz mit der summierten Subintervallgruppe pnΣ 1(ν) wird, wie in Fig. 2 veranschaulicht, durch Multiplikation der Fourier-transformierten PNΣ 1(f) mit dem Konjugiertkomplexen X* τ(f) durchgeführt. Schließlich erfolgt eine Fourier-Rücktransformation 6 in den Zeitbereich, wobei am Ausgang des ersten Korrelators 5 das Korrelationsergebnis korr(ν) zur Verfügung steht. In einer Einrichtung 7 wird das Betragsquadrat des Korrelationsergebnisses der ersten Korrelation ermittelt und in einer Einrichtung 8 wird das Maximum des Betragsquadrats des Korrelationsergebnisses |korr(νmax)|2 ermittelt. Aus dem Betragsquadrat des Maximums des Korrelationsergebnisses läßt sich der geschätzte Versatz Ôffset zwischen der Eingangs-Chip-Sequenz x(ν) und der Pilot-Chip-Sequenz pn(ν) wie folgt ermitteln:
Ôffset = νmax + α.AnzChips (2)
Das Ergebnis für den geschätzten Versatz Ôffset ist nicht eindeutig, da es aufgrund der anhand von Fig. 1 unten rechts erläuterten Bildungsvorschrift für die summierte Subintervallgruppe pnΣ 1(ν) für ein bestimmtes Korrelationsergebnis insgesamt acht mögliche Positionen für das ermittelte Maximum innerhalb der Pilot-Chip-Sequenz pn(ν) ergibt. Allgemein ausgedrückt gibt es AnzSub_ges verschiedene Lösungsmöglichkeiten, die mit der Anzahl der Chips pro Subintervall AnzChips Periodisch sind, was in der Formel (2) zum Ausdruck kommt. Es muß nun lediglich noch der Periodizitätsfaktor α ermittelt werden.
Dies erfolgt mittels einer zweiten Korrelation 9. Hierzu wird das Konjugiertkomplexe der Pilot-Chip-Sequenz pn* nach­ einander mit den im Ausführungsbeispiel acht verschiedenen Lösungen für den Versatz Ôffset verschoben und in einem Multiplizierer 10 mit der Eingangs-Chip-Sequenz x(ν) multi­ pliziert. Die Faltung wird nur zu einem einzigen Zeitpunkt berechnet, da der Versatz bereits bekannt ist, und durch eine einfache Multiplikation nur noch getestet werden muß, bei welcher der acht verschiedenen Lösungen für den Versatz das größte Korrelationsmaximum auftritt. Deswegen kann die zweite Korrelation 9 im Zeitbereich durchgeführt werden und eine Fourier-Transformation ist nicht erforderlich. Ferner kann das zweite Zeitfenster 11 für die zweite Korrelation 9 im Vergleich zu dem ersten Zeitfenster 12 für die erste Korrelation 5 aufgrund der nicht überlagerten Korrelation eingeschränkt werden. Vorzugsweise beträgt es ein ganzzahliges Vielfaches der Anzahl der Chips pro Symbol AnzSymbol, im dargestellten Ausführungsbeispiel 64.AnzSymbol Chips. Die Begrenzung auf das zweite Zeitfenster 11 erfolgt in einem Multiplizierer 13.
Das Ergebnis der zweiten Korrelation korr(α) wird einer Ein­ richtung 14 zur Betragsquadratbildung zugeführt. Die zweite Korrelation 9 wird nacheinander für alle möglichen Ergeb­ nisse des Versatzes Ôffset durchgeführt, im dargestellten Ausführungsbeispiel also insgesamt achtmal. Statt einer seriellen Behandlung der unterschiedlichen Versatze Ôffset können diese acht verschiedenen möglichen Ergebnisse natür­ lich auch parallel in parallel angeordneten zweiten Korrela­ toren 9 verarbeitet werden, so daß die zweiten Korrelations­ ergebnisse noch schneller zur Verfügung stehen.
Im dargestellten Ausführungsbeispiel werden die verschie­ denen Korrelationsergebnisse in einem Pufferspeicher 16 zwischengespeichert. Anschließend werden die Maxima aller Anzsub_ges Ergebnisse der zweiten Korrelation 9 in einer Einrichtung 15 verglichen und das größte Maximum bestimmt. Derjenige Faktor α, bei welchem das größte Maximum auftritt (im in Fig. 2 dargestellten Beispiel α = 1) wird in die Formel (2) eingesetzt und es ergibt sich der endgültige Versatz Ôffset.
Das in Fig. 2 dargestellte Ausführungsbeispiel hat den Vor­ teil, daß nur eine einzige erste Korrelation 5 durchgeführt werden muß. Der endliche Störabstand wird durch additive Störungen und durch die i. a. dominierenden Kreuzkorrelation der Empfangsfolge mit der Syncfolge verursacht. Die zweite Störquelle hängt davon ab, wie groß die Beobachtungslänge AnzChips ist und die Anzahl der Subintervalle Anzsub gewählt wurde. Bei hinreichend großem Stör-Abstand ist dies deshalb das bevorzugte Ausführungsbeispiel. Mit steigender Anzahl von überlagerten Subintervallen AnzSub gehen durch die spaltenweise Summation mehrere Subintervalle ein und es reduziert sich der Störabstand. Bei zu niedrigem Störabstand empfiehlt es sich, mehrere summierte Subintervallgruppen pnΣ 1(ν), pnΣ 2(ν), . . . . zu bilden (vgl. das linke und mittlere Ausführungsbeispiel in Fig. 1) und diese in parallel angeordneten ersten Korrelatoren zu verarbeiten.
Fig. 3 zeigt ein diesbezügliches Ausführungsbeispiel, wobei bereits anhand von Fig. 2 beschriebene Elemente mit überein­ stimmenden Bezugszeichen versehen sind, und sich insoweit eine wiederholende Beschreibung erübrigt.
Im Gegensatz zu dem in Fig. 2 dargestellten Ausführungs­ beispiel sind bei dem in Fig. 3 dargestellten Ausführungs­ beispiel mehrere Korrelatoren 5a, 5b vorgesehen, und zwar für jede gebildete summierte Subintervallgruppe pnΣ 1(ν), pnΣ 2(ν), . . . jeweils ein erster Korrelator 5a bzw. 5b. Die Korrelation erfolgt dort jeweils mit der zugeordneten Sub­ intervallgruppe pnΣ 1(ν), pnΣ 2(ν), usw. Nach den ersten Korrelationen 5a, 5b erfolgt die Bildung des Betragsquadrats in Einrichtungen 7a, 7b und jeweils die Bestimmung des Maximums der jeweiligen Korrelation in Einrichtungen 8a bzw. 8b. In einer Einrichtung 17 wird das Maximum der einzelnen Maxima aus den einzelnen Korrelationszweigen gebildet, so daß am Ausgang das Ergebnis |korr νmaxδmax|2 zur Verfügung steht. Für den Versatz Ôffset gilt:
Auch hier ist das Ergebnis bezüglich des Faktors α unein­ deutig. Der Faktor α ist jedoch aus dem Intervall zwischen 0 und AnzSub-1 und es gibt somit weniger mögliche Lösungen, die mit der zweiten Korrelation in dem zweiten Korrelator 9 ausgetestet werden müssen, als beim Ausführungsbeispiel der Fig. 2, wo α aus dem Intervall zwischen 0 und Anzsub_ges-1 ist. Die Vorgehensweise in dem Zweig der zweiten Korrelation 9 ist die gleiche wie anhand von Fig. 2 bereits beschrieben.
In dem in Fig. 1 unten links dargestellten Extremfall, daß die summierten Subintervallgruppen jeweils nur zwei Subintervalle und somit nur eine Zeile der Darstellung in Fig. 1 umfassen, ist das Ergebnis am Ende der ersten Korrelationen bereits eindeutig und die zweite Korrelation 9 muß nicht mehr durchgeführt werden.
Die Erfindung ist nicht auf das dargestellte Ausführungs­ beispiel beschränkt. Es sind insbesondere auch andere, in Fig. 1 nicht dargestellte Zusammenstellungen für die Sub­ intervallgruppen möglich.

Claims (10)

1. Verfahren zur Synchronisation einer Eingangs-Chip-Sequenz (x(ν)) eines CDMA-Signals mit einer Pilot-Chip-Sequenz (pn(ν)) mit folgenden Verfahrensschritten:
  • - Zerlegen der Pilot-Chip-Sequenz (pn(ν)) in Subintervalle (1, 2, 3. . .8),
  • - Zusammenfassen einer bestimmten Anzahl (2.AnzSub) der Subintervalle (1, 2, 3. . .8) zu Subintervallgruppen,
  • - Bilden von einer oder mehreren summierten Subintervallgruppe (n) (pnΣ 1(ν), . . .) durch zeilenweises, paarweises Anordnen jeweils hintereinander folgender Subintervalle (1,2; 2,3; 3,4; . . .8,1), wobei das erste Subintervall einer bestimmten Zeile jeweils das zweite Subintervall der vorangegangenen Zeile ist, und spaltenweises Addieren der Chips aller zeilenweise, paarweise angeordneter Subintervalle (1,2; 2,3; 3,4; . . . 8,1), und
  • - Korrelieren der Eingangs-Chip-Sequenz (x(ν)) mit jeder summierten Subintervallgruppe (pnΣ 1(ν), . . .) in einer ersten Korrelation (5; 5a; 5b) zur Bestimmung eines Versatzes (Ôffset) zwischen der Eingangs-Chip-Sequenz (x(ν)) und der bzw. den summierten Subintervallgruppe (n) (pnΣ 1(ν), . . .).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Korrelation (5; 5a; 5b) auf ein erstes Zeitfenster (12) begrenzt wird, das der Anzahl der Chips pro Subintervall (AnzChip) entspricht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß weniger summierte Subintervallgruppen (pnΣ 1(ν), . . .) gebildet werden als in der Pilot-Chip-Sequenz (pn(ν)) verschiedene Subintervalle (1, 2, 3. . .8) vorhanden sind, wodurch der Versatz (Ôffset) uneindeutig ist, wobei sich mögliche Ergebnisse für den Versatzes (Ôffset) um ein Vielfaches (α) der Anzahl der Chips pro Subintervall (AnzChip) unterscheiden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Vielfache (α) der Anzahl der Chips pro Subintervall (AnzChip) durch eine zweite Korrelation (9) der Eingangs- Chip-Sequenz (x(ν)) mit der um die möglichen Ergebnisse für den Versatz (Ôffset) verschobenen Pilot-Chip-Sequenz (pn(ν)) ermittelt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Korrelation (9) auf ein zweites Zeitfenster (11) begrenzt wird, das einem ganzzahligen Vielfachen der Anzahl der Chips pro Symbol (AnzSymbol) entspricht.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach jeder ersten Korrelation (5; 5a, 5b) mit einer summierten Subintervallgruppe (pnΣ 1(ν), . . .) jeweils das Maximum des Betrags oder des Betragsquadrats bestimmt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bei mehreren ersten Korrelation (5a, 5b) mit mehreren summierten Subintervallgruppe (pnΣ 1(ν), . . .) das Maximum aus allen ersten Korrelationen (5a, 5b) ermittelt und zur Bestimmung des Versatzes (Ôffset) verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß beim Bilden der summierten Subintervallgruppe(n) (pnΣ 1(ν), . . .) beim paarweisen Anordnen der letzten Zeile (8,1) das letzte Subintervall (8) gefolgt von dem ersten Subintervall (1) verwendet wird.
9. Computerprogramm mit Programmcode zur Durchführung aller Verfahrensschritte nach einem der Ansprüche 1 bis 8, wenn das Programm in einem Computer ausgeführt wird.
10. Computerprogramm mit Programmcode, der auf einem maschinenlesbaren Träger gespeichert ist, zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 8, wenn das Programm in einem Computer ausgeführt wird.
DE10054517A 2000-11-03 2000-11-03 Verfahren zur Synchronisation eines CDMA-Signals Expired - Lifetime DE10054517B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10054517A DE10054517B4 (de) 2000-11-03 2000-11-03 Verfahren zur Synchronisation eines CDMA-Signals
US09/985,137 US7035244B2 (en) 2000-11-03 2001-11-01 Method for synchronization of a CDMA-signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10054517A DE10054517B4 (de) 2000-11-03 2000-11-03 Verfahren zur Synchronisation eines CDMA-Signals

Publications (2)

Publication Number Publication Date
DE10054517A1 true DE10054517A1 (de) 2002-05-29
DE10054517B4 DE10054517B4 (de) 2006-01-12

Family

ID=7662033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10054517A Expired - Lifetime DE10054517B4 (de) 2000-11-03 2000-11-03 Verfahren zur Synchronisation eines CDMA-Signals

Country Status (2)

Country Link
US (1) US7035244B2 (de)
DE (1) DE10054517B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249413A1 (de) * 2002-10-23 2004-05-13 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts
DE10338521A1 (de) * 2003-04-29 2004-12-02 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919545A1 (de) * 1999-04-29 2000-11-02 Siemens Ag Verfahren zur Bildung bzw. Ermittlung einer Signalfolge, Verfahren zur Synchronisation, Sendeeinheit und Empfangseinheit
DE19953349A1 (de) * 1999-11-05 2001-06-13 Infineon Technologies Ag Verfahren zur Synchronisation eines CDMA-Empfangssignals

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346682B2 (ja) 1995-06-29 2002-11-18 株式会社アドバンテスト Pn符号同期方法
JP2858573B1 (ja) * 1997-07-30 1999-02-17 日本電気株式会社 スペクトラム拡散受信装置
KR20000066904A (ko) * 1999-04-21 2000-11-15 윤종용 부호분할다중접속 통신시스템의 확산코드 발생장치 및 방법
US6748006B1 (en) * 1999-05-28 2004-06-08 Texas Instruments Incorporated Method and apparatus for controlling system timing with use of a master timer
US6801569B1 (en) * 2000-06-22 2004-10-05 Golden Bridge Technology Inc. Digital matched filter bank for othogonal signal set
US6895421B1 (en) * 2000-10-06 2005-05-17 Intel Corporation Method and apparatus for effectively performing linear transformations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919545A1 (de) * 1999-04-29 2000-11-02 Siemens Ag Verfahren zur Bildung bzw. Ermittlung einer Signalfolge, Verfahren zur Synchronisation, Sendeeinheit und Empfangseinheit
DE19953349A1 (de) * 1999-11-05 2001-06-13 Infineon Technologies Ag Verfahren zur Synchronisation eines CDMA-Empfangssignals

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 09018458 A.,In: Patent Abstracts of Japan *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249413A1 (de) * 2002-10-23 2004-05-13 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts
DE10249413B4 (de) * 2002-10-23 2005-10-20 Rohde & Schwarz Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts
US7283600B2 (en) 2002-10-23 2007-10-16 Rohde & Schwarz Gmbh & Co. Kg Procedure for seizing the beginning of an active signal section
DE10338521A1 (de) * 2003-04-29 2004-12-02 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts
DE10338521B4 (de) * 2003-04-29 2007-04-05 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts

Also Published As

Publication number Publication date
DE10054517B4 (de) 2006-01-12
US20020080761A1 (en) 2002-06-27
US7035244B2 (en) 2006-04-25

Similar Documents

Publication Publication Date Title
DE60025200T2 (de) Synchronisation von ofd-signalen mit verbesserter fensterfunktion
DE2627405C3 (de) Schaltungsanordnung zur Berechnung der schnellen Fourier-Transformation (FFT)
DE2017667A1 (de) Verfahren zum Aufbau einer elektn sehen Schaltung mit einer Vielzahl von miteinander zu verbindenden Bauelementen
DE3047942A1 (de) Verfahren zum schalten eines empfaengers und korrelators
DE19525428C2 (de) Spektrum-Aufspreiz-Kommunikationssystem
DE10054517B4 (de) Verfahren zur Synchronisation eines CDMA-Signals
DE69830971T2 (de) Pipelineprozessor für die schnelle Fourier-Transformation
DE112008003651B4 (de) Codewandlervorrichtung, Empfänger und Codeumwandlungsverfahren
DE3523972C2 (de)
DE4130863C2 (de) Digitales Nachrichtenübertragungssystem
DE10138963A1 (de) Verfahren zum Schätzen von Parametern eines CDMA-Signals
WO2003088516A1 (de) Verfahren und vorrichtung zur berechnung eines iterierten zustands einer rückgekoppelten schieberegisteranordnung
DE19957093A1 (de) Anordnung zum Erzeugen eines digital modulierten Prüfsignals
DE10004874A1 (de) Einrichtung zur Durchführung von Suchprozeduren in einem Mobilfunkempfänger
DE10149544B4 (de) Verfahren zum Ermitteln des Zeitversatzes eines CDMA-Signals und Computerprogramm zur Durchführung des Verfahrens
DE3908276A1 (de) Einrichtung und verfahren zum berechnen der schnellen fouriertransformierten komplexer datenwoerter
DE1806615A1 (de) Verfahren und Vorrichtung zur Aufnahme von Spektren
DE1815055A1 (de) Verfahren und Einrichtung zur Erzeugung und zum Empfang von Codezeichen,die beim Empfang eine Impuls-Autokorrelationsfunktion liefern
DE1950350C3 (de) Verfahren und Vorrichtung zur Erzeugung von Impulsen zum Beispiel zur Steuerung von Schrittmotoren in Werkzeugmaschinen
WO2004025855A1 (de) Verfahren und vorrichtung zur durchführung mehrerer korrelationsprozeduren in einer mobilfunkumgebung
DE4228900C2 (de) Selbstsynchronisierendes Signal-Averaging (Signal-Mittelungs-)-Korrekturverfahren
DE2131783A1 (de) Verfahren und Anordnung zur Kompression eines Codes
DE69914625T2 (de) Addierer
DE10345163B4 (de) Verfahren und Vorrichtung zur Frequenzteilung und zum Demultiplexen
DE10329606B4 (de) Anordnung zur Frequenzbereichstransformation von Signalen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right