DE10044835A1 - Taktregenerierungsschaltung zum Regenerieren von Eingangsdaten und Verfahren zur Nutzung - Google Patents
Taktregenerierungsschaltung zum Regenerieren von Eingangsdaten und Verfahren zur NutzungInfo
- Publication number
- DE10044835A1 DE10044835A1 DE10044835A DE10044835A DE10044835A1 DE 10044835 A1 DE10044835 A1 DE 10044835A1 DE 10044835 A DE10044835 A DE 10044835A DE 10044835 A DE10044835 A DE 10044835A DE 10044835 A1 DE10044835 A1 DE 10044835A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- injection
- controlled oscillator
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008929 regeneration Effects 0.000 title claims abstract description 32
- 238000011069 regeneration method Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000001172 regenerating effect Effects 0.000 title claims abstract description 10
- 238000002347 injection Methods 0.000 claims abstract description 58
- 239000007924 injection Substances 0.000 claims abstract description 58
- 230000005284 excitation Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 241001440219 Gabara Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005502 phase rule Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Die Erfindung bezieht sich auf eine Taktregenerierungsschaltung zum Regenerieren von Eingangsdaten in integrierten Schaltungen sowie ein Verfahren zur Nutzung der Taktregenerierungsschaltung. Hierbei wird ein Phasenregelkreis genutzt, welcher einen Phasendetektor (6), eine Regeleinrichtung (7) und eine injektionsgesteuerte Oszillatoreinrichtung (8) umfaßt. Am Beginn der Synchronisierungsphase wird die injektionsgesteuerte Oszillatoreinrichtung (8) mit Hilfe empfangener Datensignale angeregt. Nach einer bestimmten Zeit, der Zeitkonstante des Phasenregelkreises, ist die injektionsgesteuerte Oszillatoreinrichtung (8) synchron und die Verbindung zwischen der oszillationsgesteuerten Oszillatoreinrichtung und einem Eingangsanschluß (1), über welchen die Daten empfangen werden, wird geöffnet.
Description
Die Erfindung liegt auf dem Gebiet der Datenregenerierung,
insbesondere der Datenregenerierung in integrierten Schaltun
gen.
Bei der Datenregenerierung in integrierten Schaltungen werden
Phasenregelkreise angewendet. Aufgrund hoher Toleranzen der in
den integrierten Schaltungen verwendeten Bauteile, die mit
Hilfe üblicher Halbleitertechnologien, insbesondere der CMOS-
Technologie hergestellt werden, weisen verwendete Oszillatoren
große Ziehbereich auf, so daß sich Probleme beim Synchronisie
ren bzw. Fangen des Phasenregelkreises ergeben. Um diese Prob
leme bei integrierten Schaltungen zu überwinden, umfassen die
integrierten Schaltungen aufwendige Zusatzschaltungen auf, die
als Fang- bzw. Synchronisierungshilfen dienen. Eine Schaltung
für eine derartige Fang- bzw. Synchronisierungshilfe wird in
dem Artikel "2.488 Gb/s Silicon Bipolar Clock and Data Recove
ry IC for SONET (OC-48)" von G. Gutierrez et al. in IEEE,
1998, Custom Integrated Circuits Conference beschrieben. Die
aus diesem Dokument bekannte Schaltung benötigt zum Betrieb
einen Referenztakt sowie einen kombinierten Regelkreis für die
Frequenz und die Phase und ist deshalb aus schaltungstechni
scher Sicht sehr aufwendig.
In dem US-Patent 5,027,085 ist eine Phasendetektorschaltung
für einen Phasenregelkreis eines Taktregenerierungssystems of
fenbart. Die in dem US-Patent 5,027,085 beschriebene Schaltung
stellt eine andere Möglichkeit einer Fang- bzw. Synchronisie
rungshilfe für integrierte Schaltungen dar, wobei die bekannte
Schaltung hinsichtlich der zu verwendenden schaltungstechni
schen Bauteile ebenfalls aufwendig ist.
Aufgabe der Erfindung ist es, eine Möglichkeit zur Datenrege
nerierung, insbesondere in integrierten Schaltungen, zu schaf
fen, die mit Hilfe einfacher schaltungstechnischer Mittel und
einem verminderten Aufwand realisierbar ist.
Die Erfindung wird mittels einer Taktregenerierungsschaltung
nach Anspruch 1 und einem Verfahren nach Anspruch 7 gelöst.
Nach einem Aspekt der Erfindung ist eine Taktregenerierungs
schaltung zum Regenerieren von Eingangsdaten geschaffen, die
Taktregenerierungsschaltung aufweisend:
- - einem Eingangsanschluß zum Empfangen der Eingangsdaten;
- - einer Flip-Flop-Einrichtung, wobei ein Eingang der Flip- Flop-Einrichtung mit dem Eingangsanschluß und ein Ausgang der Flip-Flop-Einrichtung mit einem Ausgangsanschluß verbun den sind; und
- - einem Phasenregelkreis, wobei ein Eingang des Phasenregel kreises mit dem Eingangsanschluß und ein Ausgang des Phasen regelkreises mit einem anderen Eingang der Flip-Flop- Einrichtung verbunden sind; der Phasenregelkreis umfassend:
- - einen Phasendetektor, wobei ein Eingang des Phasendetek tors mit dem Eingang des Phasenregelkreises verbunden ist;
- - eine Regeleinrichtung, wobei ein Eingang der Regelein richtung mit einem Ausgang des Phasendetektors verbunden ist; und
- - eine injektionsgesteuerte Oszillatoreinrichtung, wobei ein Eingang der injektionsgesteuerten Oszillatoreinrich tung mit einem Ausgang der Regeleinrichtung verbunden ist, wobei ein Ausgang der injektionsgesteuerten Oszil latoreinrichtung mit dem Ausgang des Phasenregelkreises verbunden ist und auf einen anderen Eingang des Phasen detektors rückgekoppelt ist, und wobei ein anderer Eingang der injektionsgesteuerten Oszillatoreinrichtung ü ber eine steuerbare Schaltereinrichtung mit dem Eingang sanschluß verbunden ist.
Nach einem weiteren Aspekt der Erfindung ist ein Verfahren zum
Regenerieren von Eingangsdaten mit Hilfe einer Taktregenerie
rungsschaltung geschaffen, wobei das Verfahren die folgenden
Verfahrensschritte aufweist:
- - Empfangen von Eingangsdatensignalen über einen Eingang sanschluß;
- - Anregen einer injektionsgesteuerten Oszillatoreinrichtung mit Hilfe der empfangenen Eingangsdatensignalen, so daß die injektionsgesteuerten Oszillatoreinrichtung Taktsignale aus gibt, die hinsichtlich der Eingangsdaten zumindest teilweise phasensynchron sind;
- - Ermitteln einer Phasendifferenz zwischen den Eingangsdaten signalen und den Taktsignalen mit Hilfe eines Phasendetek tors;
- - Erzeugen eines Regelsignals mittels des Phasendetektors in Abhängigkeit von der ermittelten Phasendifferenz;
- - Ausregeln der injektionsgesteuerten Oszillatoreinrichtung auf der Basis des Regelsignals; und
- - Öffnen einer steuerbaren Schaltereinrichtung mit Hilfe eines Steuersignals, so daß eine Verbindung zwischen dem Eingang sanschluß und der injektionsgesteuerten Oszillatoreinrich tung unterbrochen wird.
Der wesentlichen Vorteil, welcher mit der Erfindung gegenüber
dem Stand der Technik erreicht ist, besteht darin, daß die
neue Taktregenerierungsschaltung nur einfache Schaltungstech
nikmittel erfordert und, im Vergleich zum Stand der Technik,
ohne einen Referenztakt auskommt. Dieses ist vor allem in den
Fällen hilfreich, in denen die integrierten Schaltungen, in
welchen eine Datenregenerierung notwendig ist, an der Grenze
ihrer Geschwindigkeitsbelastbarkeit betrieben werden, wie es
z. B. bei CMOS-Schaltungen im GBd-Bereich der Fall ist. Bei
derartigen hohen Geschwindigkeitsbelastungen der integrierten
Schaltungen wäre insbesondere die aus dem US-Patent 5,027,085
bekannte Logikschaltung nur schwer zu realisieren und würde
eine hohe Stromaufnahme bewirken.
Eine zweckmäßige Weiterbildung der Erfindung sieht vor, daß
der Ausgang der injektionsgesteuerten Oszillatoreinrichtung
auf einen Eingang der Steuereinrichtung gekoppelt ist, daß auf
einen anderen Eingang der Steuereinrichtung ein Referenzsignal
gekoppelt ist und daß ein Ausgang der Steuereinrichtung mit
der steuerbaren Schaltereinrichtung verbunden ist, so daß die
steuerbare Schaltereinrichtung mit Hilfe eines Ausgangssignals
der Steuereinrichtung geöffnet und geschlossen werden kann, um
die Verbindung zwischen dem anderen Eingang der injektionsge
steuerten Oszillatoreinrichtung und dem Eingangsanschluß zu
unterbrechen bzw. zu schließen. Hierdurch ist es möglich, in
Abhängigkeit vom Regelzustand des Phasenregelkreises die Kopp
lung der Eingangsdatensignale auf die injektionsgesteuerte Os
zillatoreinrichtung zu unterbrechen, so daß eine Störung des
von dem Phasenregelkreis ausgegebenen Taktsignals verhindert
ist.
Bei einer zweckmäßigen Ausgestaltung der Erfindung kann vorge
sehen sein, daß zwischen die steuerbare Schaltereinrichtung
und den Eingangsanschluß eine Differenziereinrichtung gekop
pelt ist. Mit Hilfe der Differenziereinrichtung ist eine Dif
ferenzierung der Eingangsdatensignale möglich. Dieses kann für
bestimmte Arten injektionsgesteuerter Oszillatoreinrichtungen
vorteilhaft sein, da mit Hilfe der Differenzierung der Taktan
teil in dem auf die injektionsgesteuerte Oszillatoreinrichtung
gegebenen Signalen vergrößert wird, so daß eine bessere Trig
gerung erreichbar ist.
Ein hinsichtlich eines einfachen Schaltungsaufbaus bevorzugte
Fortbildung der Erfindung sieht vor, daß die Differenzierein
richtung eine Verzögerungseinrichtung und ein EXOR-Bauteil um
faßt, wobei eine Eingang des EXOR-Bauteils und ein Eingang der
Verzögerungseinrichtung mit dem Eingangsanschluß verbunden
sind, wobei ein Ausgang der Verzögerungseinrichtung mit einem
anderen Eingang des EXOR-Bauteils verbunden ist und wobei ein
Ausgang des EXOR-Bauteils an die steuerbare Schaltereinrich
tung gekoppelt ist.
Zur störungsfreien Ausführung einer Zentrierungsfunktion der
injektionsgesteuerten Oszillatoreinrichtung kann bei einer be
vorzugten Weiterbildung der Erfindung vorgesehen sein, daß
zwischen den Ausgang der Regeleinrichtung und den einen Ein
gang der injektionsgesteuerten Oszillatoreinrichtung eine
weitere Schaltereinrichtung gekoppelt ist, die mit der
steuerbaren Schaltereinrichtung in Verbindung steht. Auf diese
Weise ist sowohl eine getrennte als auch eine gemeinsame
Betätigung der steuerbaren Schaltereinrichtung und der
weiteren Schaltereinrichtung ermöglicht.
Eine mit Hilfe eines geringen schaltungstechnischen Aufwands
ausführbare und zuverlässige Möglichkeit zur Realisierung des
Phasendetektors in Verbindung mit der Erfindung ist im An
spruch 6 offenbart.
Die Verfahrensansprüche weisen die in Verbindung mit den zuge
hörigen Vorrichtungsansprüchen genannten Vorteile entsprechend
auf.
Die Erfindung wird im Folgenden anhand von Ausführungsbeispie
len unter Bezugnahme auf eine Zeichnung näher erläutert.
Hierbei zeigen:
Fig. 1 eine schematische Darstellung einer Taktregenerie
rungsschaltung zum Regenerieren von Daten;
Fig. 2 eine schematische Darstellung einer weiteren Takt
regenerierungsschaltung zum Regenerieren von Daten,
wobei die Taktregenerierungsschaltung eine Steuer
einrichtung umfaßt;
Fig. 3 eine schematische Darstellung einer anderen Taktre
generierungsschaltung zum Regenerieren von Daten,
wobei die Taktregenerierungsschaltung eine Diffe
renziereinrichtung umfaßt;
Fig. 4 eine schematische Darstellung einer Differenzier
einrichtung;
Fig. 5 eine schematische Darstellung einer Schaltung für
einen Phasendetektor;
Fig. 6 eine schematische Graphik für die zeitliche Abhän
gigkeit verschiedener Datensignale in Verbindung
mit den Taktregenerierungsschaltungen nach den
Fig. 1 bis 3, wobei die Frequenz der injektionsge
steuerten Oszillatoreinrichtung größer als eine Re
ferenzfrequenz ist;
Fig. 7 die in Fig. 6 dargestellten Signale für den
Fall, daß die Frequenz der injektionsgesteuerten Os
zillatoreinrichtung kleiner als die Referenzfre
quenz ist; und
Fig. 8 eine schematische Graphik der Signale aus den
Fig. 6 und 7 für den Fall, daß die Frequenz der injektionsgesteuerten
Oszillatoreinrichtung gleich
der Referenzfrequenz ist und eine steuerbare Schal
tereinrichtung geöffnet ist.
Fig. 1 zeigt ein Blockschaltbild einer Taktregenerierungs
schaltung. Die Taktregenerierungsschaltung empfängt über einen
Eingangsanschluß 1 Datensignale. Die Datensignale werden auf
einen Eingang 2 einer Flip-Flop-Einrichtung 3 gegeben. Ein
Ausgang 4 der Flip-Flop-Einrichtung 3 bildet den Ausgang der
Taktregenerierungsschaltung.
Die Taktregenerierungsschaltung umfaßt weiterhin einen Phasen
regelkreis 5, der einen Phasendetektor 6, eine Regeleinrich
tung 7 und einen injektionsgesteuerten Oszillator 8 aufweist.
Ein Eingang 9 des Phasendetektors 6 ist mit einem Eingang 10
des Phasenregelkreises 5 verbunden, der seinerseits an den
Eingangsanschluß 1 gekoppelt ist. Ein Ausgang 11 des Phasende
tektors 6 ist mit einem Eingang 12 der Regeleinrichtung 7 ver
bunden. Ein Ausgang 13 der Regeleinrichtung 7 ist an einen
Eingang 14 des injektionsgesteuerten Oszillators 8 gekoppelt.
Ein Ausgang 15 des injektionsgesteuerten Oszillators 8 ist mit
einem Ausgang 16 des Phasenregelkreises 5 verbunden. Der Aus
gang 16 des Phasenregelkreises 5 ist auf einen anderen Eingang
17 des Phasendetektors 6 rückgekoppelt und mit einem anderen
Eingang 18 der Flip-Flop-Einrichtung 3 verbunden.
Ein anderer Eingang 19 des injektionsgesteuerten Oszillators 8
ist über einen Schalter 20 mit dem Eingangsanschluß 1 verbun
den. Mit Hilfe des Schalters 20 kann die Verbindung zwischen
dem Eingangsanschluß und dem anderen Eingang 19 des injekti
onsgesteuerten Oszillators 8 geöffnet und geschlossen werden.
Am Beginn einer Synchronisationsphase ist der Schalter 20 ge
schlossen. In diesem Fall regen die über den Eingangsanschluß
1 empfangenen Datensignale den injektionsgesteuerten Oszillator
8 an. Der injektionsgesteuerte Oszillator 8 erzeugt bei
jedem mit den Datensignalen verbundenen Anregungsimpuls eine
Folge von Oszillationen, die in Abhängigkeit von dem Datensig
nal eine unterschiedliche Länge aufweisen. Die erzeugten Os
zillationen haben hierbei nicht die notwendige Übereinstimmung
mit der Frequenz der empfangenen Datensignale, da der injekti
onsgesteuerte Oszillator 8 nicht abgestimmt ist. Deshalb weist
das Taktsignal ein relativ großes Jitter auf, wodurch eine
Phasendifferenz zu den Datensignalen entsteht. Hieraus kann
mit Hilfe des Phasendetektors 6 ein Signal für den Phasenre
gelkreis 5 generiert werden. Der Phasenregelkreis 5 wird wegen
der vorhandenen Phasendifferenz des Taktsignals zum Datensig
nal versuchen, diese Abweichung bzw. Differenz, welche am Pha
sendetektor 6 registriert wird, mit Hilfe der Regeleinrichtung
7 und des injektionsgesteuerten Oszillators 8 auszuregeln.
Dieser Vorgang ist beendet, wenn die Frequenzen des Taktsig
nals und des Datensignals übereinstimmen.
Injektionsgesteuerte Oszillatoren sind als solche bekannt. So
ist beispielsweise in dem Artikel "A 3.25 Gb/s Injection Lo
cked CMOS Clock Recovery Cell" von Th. Gabara in IEEE, 1999,
Custom Integrated Circuits Conference, Seite 521 ff, ein soge
nannter "injection locking oszillator" beschrieben.
Bei der in Verbindung mit Fig. 1 beschriebenen Datenregene
rierung ist der injektionsgesteuerte Oszillator 8 nach einer
bestimmten Zeit, die einer Zeitkonstante des Regelkreises ent
spricht, synchron. Zu diesem Zeitpunkt wird die Verbindung
zwischen dem Eingangsanschluß 1 und dem anderen Eingang 19 des
injektionsgesteuerten Oszillators 8 mit Hilfe des Schalters 20
unterbrochen, so daß sich der Phasenregelkreis 5 anschließend
mit erheblich besserer Güte phasenrichtig synchronisieren
kann. Die Betätigung des Schalters 20 wird mit Hilfe eines
Steuersignals ausgeführt, das über einen Steueranschluß 21
empfangen wird.
Bei einer weiteren Ausführungsform einer Taktregenerierungs
schaltung, die in Fig. 2 dargestellt ist, wird das Steuersig
nal zum Öffnen bzw. Schließen des Schalters 20 mit Hilfe einer
Steuereinrichtung 30 erzeugt, die über einen Eingang 31 ein
Referenzsignal empfängt. Ein anderer Eingang 32 der Steuerein
richtung 30 ist mit dem Ausgang 16 des Phasenregelkreises 5
verbunden. Aus dem Vergleich des über den anderen Eingang 32
der Steuereinrichtung 30 empfangenen Taktsignals mit dem über
den einen Eingang 31 der Steuereinrichtung 30 empfangenen Re
ferenzsignal wird das Steuersignal für den Schalter 20 erzeugt
und über einen Ausgang 33 der Steuereinrichtung 30 auf den
Schalter 20 gekoppelt. Die Steuereinrichtung 30 kann bei
spielsweise als eine sogenannte "lock detect"-Schaltung ausge
bildet sein. Das Steuersignal kann mit Hilfe der "lock de
tect"-Schaltung, wie in Fig. 2 dargestellt, mit Hilfe eines
externen Referenzsignals erzeugt werden. Es kann jedoch auch
vorgesehen sein, daß die "lock detect"-Schaltung interne Sig
nale des Phasenregelkreises 5 auswertet, um den Grad der Syn
chronisation festzustellen.
Bei der Taktgenerierungsschaltung nach Fig. 2 ist zwischen
dem Ausgang 13 der Regeleinrichtung 7 und dem Eingang 14 der
injektionsgesteuerten Oszillatoreinrichtung 8 ein weiterer
Schalter 80 angeordnet. Die Betätigung des weiteren Schalters
80 und des Schalters 20 kann gemeinsam (jeweils alternierend)
oder getrennt erfolgen.
Fig. 3 zeigt eine andere Ausführungsform einer Taktregenerie
rungsschaltung, bei der die über den Eingangsanschluß 1 emp
fangenen Datensignalen mit Hilfe eines Differenzierers 40 dif
ferenziert werden. Dieses kann für bestimmte Bauarten des injektionsgesteuerten
Oszillators 8 vorteilhaft sein, da die
differenzierten Datensignale einen größeren Taktanteil aufwei
sen und auf diese Weise eine bessere Triggerung des injekti
onsgesteuerten Oszillators 8 gewährleistet wird.
Fig. 4 zeigt eine schematische Darstellung für die Realisie
rung des Differenzierers 40 in Fig. 3. Der Differenzierer 40
umfaßt bei dieser beispielhaften Realisierung eine Verzöge
rungseinrichtung 41 und ein EXOR-Bauteil 42. Die über einen
Eingang 43 empfangenen Datensignale werden auf einen Eingang
44 des EXOR-Bauteils 42 und einen Eingang 45 der Verzögerungs
einrichtung 41 gegeben. Die verzögerten Datensignale werden ü
ber einen Ausgang 46 der Verzögerungseinrichtung 41 auf einen
anderen Eingang 47 des EXOR-Bauteils 42 gekoppelt. Die diffe
renzierten Datensignale gelangen dann über einen Ausgang 48
des EXOR-Bauteils 42 auf den Schalter 20 (vgl. Fig. 3).
Fig. 5 ist eine schematische Darstellung, die eine beispiel
hafte Realisierung für den Phasendetektor 6 (vgl. Fig. 1
bis 3) zeigt. Hierbei ist ein Eingang 50 mit einem Datenein
gang 51 eines ersten Flip-Flops 52 und einem Eingang 53 eines
ersten EXOR-Bauteils 54 verbunden. Über den Eingang 50 werden
die Datensignale empfangen. Ein anderer Eingang 55 des ersten
Flip-Flops 52 ist mit einem Anschluß 56 verbunden. Über den
Anschluß 56 werden die von dem injektionsgesteuerten Oszilla
tor 8 (vgl. Fig. 1 bis 3) erzeugten Signale empfangen und
auf den Takteingang 55 des ersten Flip-Flops 52 und über einen
Inverter 57 auf einen Takteingang 58 eines zweiten Flip-Flops
59 gegeben. Ein nicht invertierender Ausgang 60 des ersten
Flip-Flops ist mit einem anderen Eingang 61 des ersten EXOR-
Bauteils 54, einem Eingang 62 eines zweiten EXOR-Bauteils 63
und einem Dateneingang 64 des zweiten Flip-Flops verbunden.
Ein Ausgang 65 des zweiten Flip-Flops 59 ist auf einen anderen
Eingang 66 des zweiten EXOR-Bauteils 63 gekoppelt. Ein Ausgang
67 des ersten EXOR-Bauteils 54 und ein Ausgang 68 des zweiten
EXOR-Bauteils 63 sind mit dem invertierenden bzw. dem nicht
invertierenden Eingang 69, 70 eines Differenzverstärkers 71
verbunden. Ein Ausgang 72 des Differenzverstärkers 71 bildet
den Ausgang des Phasendetektors 6 (vgl. Fig. 1 bis 3).
In Fig. 6 ist die zeitliche Abhängigkeit von Signalen S1 bis
S8 dargestellt. In den Fig. 1 (Signal S1) und 5 (Signale S2
bis S8) sind die Bereiche der Schaltung des Phasendetektors 6
mit den Bezugszeichen S1 bis S8 gekennzeichnet, in denen diese
Signale auftreten. Hierbei bezeichnen S1 bis S8 die folgenden
Signale: S1-Taktsignal am Ausgang 15 des injektionsgesteuerten
Oszillators 8 (vgl. Fig. 1); S2-digitalisiertes Taktsignal
des injektionsgesteuerten Oszillators 8; S3-Datensignal; S4-
Ausgang 60 des ersten Flip-Flops 52; S5-Ausgang 65 des zweiten
Flip-Flops 59; S6-Ausgang 67 des ersten EXOR-Bauteils 54; S7-
Ausgang 68 des zweiten EXOR-Bauteils 63; und S8-Ausgang 72 des
Differenzverstärkers 71.
Fig. 6 zeigt den Verlauf der Signale S1 bis S8 für den Fall,
daß die Frequenz des injektionsgesteuerten Oszillators 8 grö
ßer als die Referenzfrequenz ist. Fig. 7 zeigt die zeitliche
Abhängigkeit der Signale S1 bis S8 für den umgekehrten Fall,
d. h., die Frequenz des injektionsgesteuerten Oszillators 8 ist
kleiner als die Referenzfrequenz. Und schließlich zeigt Fig.
8 den zeitlichen Verlauf der Signale S1 bis S8 für den Fall
der Übereinstimmung der Frequenz des injektionsgesteuerten Os
zillators 8 und der Referenzfrequenz, wobei der Schalter 20
(vgl. Fig. 1 bis 3) geöffnet ist.
Claims (9)
1. Taktregenerierungsschaltung zum Regenerieren von Eingangs
daten mit:
einem Eingangsanschluß (1) zum Empfangen der Eingangsda ten;
einer Flip-Flop-Einrichtung (3), wobei ein Eingang (2) der Flip-Flop-Einrichtung (3) mit dem Eingangsanschluß (1) und ein Ausgang der Flip-Flop-Einrichtung (3) mit einem Ausgangsanschluß (4) verbunden sind; und
einem Phasenregelkreis (5), wobei ein Eingang (10) des Phasenregelkreises (5) mit dem Eingangsanschluß (1) und ein Ausgang (16) des Phasenregelkreises (5) mit einem anderen Eingang (18) der Flip-Flop-Einrichtung (3) ver bunden sind; der Phasenregelkreis (5) umfassend:
einen Phasendetektor (6), wobei ein Eingang (12) des Phasendetektors (6) mit dem Eingang (10) des Phasen regelkreises (5) verbunden ist;
eine Regeleinrichtung (7), wobei ein Eingang (12) der Regeleinrichtung (7) mit einem Ausgang (11) des Pha sendetektors (6) verbunden ist; und
eine injektionsgesteuerte Oszillatoreinrichtung (8), wobei ein Eingang (14) der injektionsgesteuerten Os zillatoreinrichtung (8) mit einem Ausgang (13) der Regeleinrichtung (7) verbunden ist, wobei ein Ausgang (15) der injektionsgesteuerten Oszillatoreinrichtung (8) mit dem Ausgang (16) des Phasenregelkreises (5) verbunden ist und auf einen anderen Eingang (17) des Phasendetektors (6) rückgekoppelt ist, und wobei ein anderer Eingang (19) der injektionsgesteuerten Oszil latoreinrichtung (8) über eine steuerbare Schalter einrichtung (20) mit dem Eingangsanschluß (1) verbun den ist.
einem Eingangsanschluß (1) zum Empfangen der Eingangsda ten;
einer Flip-Flop-Einrichtung (3), wobei ein Eingang (2) der Flip-Flop-Einrichtung (3) mit dem Eingangsanschluß (1) und ein Ausgang der Flip-Flop-Einrichtung (3) mit einem Ausgangsanschluß (4) verbunden sind; und
einem Phasenregelkreis (5), wobei ein Eingang (10) des Phasenregelkreises (5) mit dem Eingangsanschluß (1) und ein Ausgang (16) des Phasenregelkreises (5) mit einem anderen Eingang (18) der Flip-Flop-Einrichtung (3) ver bunden sind; der Phasenregelkreis (5) umfassend:
einen Phasendetektor (6), wobei ein Eingang (12) des Phasendetektors (6) mit dem Eingang (10) des Phasen regelkreises (5) verbunden ist;
eine Regeleinrichtung (7), wobei ein Eingang (12) der Regeleinrichtung (7) mit einem Ausgang (11) des Pha sendetektors (6) verbunden ist; und
eine injektionsgesteuerte Oszillatoreinrichtung (8), wobei ein Eingang (14) der injektionsgesteuerten Os zillatoreinrichtung (8) mit einem Ausgang (13) der Regeleinrichtung (7) verbunden ist, wobei ein Ausgang (15) der injektionsgesteuerten Oszillatoreinrichtung (8) mit dem Ausgang (16) des Phasenregelkreises (5) verbunden ist und auf einen anderen Eingang (17) des Phasendetektors (6) rückgekoppelt ist, und wobei ein anderer Eingang (19) der injektionsgesteuerten Oszil latoreinrichtung (8) über eine steuerbare Schalter einrichtung (20) mit dem Eingangsanschluß (1) verbun den ist.
2. Taktregenerierungsschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß der Ausgang (15) der in
jektionsgesteuerten Oszillatoreinrichtung (8) auf einen
Eingang (32) einer Steuereinrichtung (30) gekoppelt ist,
daß auf einen anderen Eingang (31) der Steuereinrichtung
(30) ein Referenzsignal gekoppelt und daß ein Ausgang (33)
der Steuereinrichtung (30) mit der steuerbaren Schalterein
richtung (20) verbunden ist, so daß die steuerbare Schal
tereinrichtung (20) mit Hilfe eines Ausgangssignals der
Steuereinrichtung (30) geöffnet und geschlossen werden
kann, um die Verbindung zwischen dem anderen Eingang (19)
der injektionsgesteuerten Oszillatoreinrichtung (8) und dem
Eingangsanschluß (1) zu unterbrechen bzw. zu schließen.
3. Taktregenerierungsschaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß zwischen die
steuerbare Schaltereinrichtung (20) und den Eingang
sanschluß (1) eine Differenziereinrichtung (40) gekoppelt
ist.
4. Taktregenerierungsschaltung nach Anspruch 3, dadurch
gekennzeichnet, daß die Differenziereinrich
tung (40) eine Verzögerungseinrichtung (41) und ein EXOR-
Bauteil (42) umfaßt, wobei ein Eingang (44) des EXOR-
Bauteils (42) und ein Eingang (45) der Verzögerungseinrich
tung (41) mit dem Eingangsanschluß (1) verbunden sind, wo
bei ein Ausgang (46) der Verzögerungseinrichtung (41) mit
einem anderen Eingang (47) des EXOR-Bauteils (42) verbunden
ist und wobei ein Ausgang (48) des EXOR-Bauteils (42) an
die steuerbare Schaltereinrichtung (20) gekoppelt ist.
5. Taktregenerierungsschaltung nach einem der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß
zwischen den Ausgang (13) der Regeleinrichtung (7) und den
einen Eingang (14) der injektionsgesteuerten Oszillatorein
richtung (8) eine weitere Schaltereinrichtung (80) gekop
pelt ist, die mit der steuerbaren Schaltereinrichtung (20)
in Verbindung steht, so daß die steuerbare Schaltereinrich
tung (20) und die weitere Schaltereinrichtung (80) alter
nierend geöffnet und geschlossen werden können.
6. Taktregenerierungsschaltung nach einem der vorangehenden
Ansprüche, der Phasendetektor (6) aufweisend:
einen ersten Flip-Flop (52), wobei ein Dateneingang (51) des ersten Flip-Flops (52) mit dem Eingang (10) des Pha senregelkreises (5) und ein Takteingang (55) des ersten Flip-Flops mit (52) dem Ausgang (15) der injektionsge steuerten Oszillatoreinrichtung (8) verbunden sind;
einen zweiten Flip-Flop (59), wobei ein Dateneingang (64) des zweiten Flip-Flops (59) mit einem nicht inver tierenden Ausgang (60) des ersten Flip-Flops (52) und ein Takteingang (58) des zweiten Flip-Flops (59) über eine Invertiereinrichtung (57) mit dem Ausgang (15) der injektionsgesteuerten Oszillatoreinrichtung (8) verbun den sind;
ein erstes EXOR-Bauteil (54), wobei ein Eingang (53) des ersten EXOR-Bauteils (54) mit dem Eingang (10) des Pha senregelkreises (5) und ein anderer Eingang (61) des ersten EXOR-Bauteils (54) mit einem nicht invertierenden Ausgang (60) des ersten Flip-Flops (52) verbunden sind;
ein zweites EXOR-Bauteil (63), wobei ein Eingang (62) des zweiten EXOR-Bauteils (63) mit einem Dateneingang (64) des zweiten Flip-Flops (59) und ein anderer Eingang (66) des zweiten EXOR-Bauteils (63) mit einem nicht invertierenden Ausgang (65) des zweiten Flip-Flops (59) verbunden sind; und
eine Differenzverstärkereinrichtung (71), wobei ein in vertierender Eingang (69) der Differenzverstärkerein richtung (71) mit einem Ausgang (67) des ersten EXOR- Bauteils (54) und ein nicht invertierender Eingang (70) der Differenzverstärkereinrichtung (71) mit einem Aus gang (68) des zweiten EXOR-Bauteils (63) verbunden sind, und wobei ein Ausgang (72) der Differenzverstärkerein richtung (71) der Ausgang des Phasendetektors (6) ist.
einen ersten Flip-Flop (52), wobei ein Dateneingang (51) des ersten Flip-Flops (52) mit dem Eingang (10) des Pha senregelkreises (5) und ein Takteingang (55) des ersten Flip-Flops mit (52) dem Ausgang (15) der injektionsge steuerten Oszillatoreinrichtung (8) verbunden sind;
einen zweiten Flip-Flop (59), wobei ein Dateneingang (64) des zweiten Flip-Flops (59) mit einem nicht inver tierenden Ausgang (60) des ersten Flip-Flops (52) und ein Takteingang (58) des zweiten Flip-Flops (59) über eine Invertiereinrichtung (57) mit dem Ausgang (15) der injektionsgesteuerten Oszillatoreinrichtung (8) verbun den sind;
ein erstes EXOR-Bauteil (54), wobei ein Eingang (53) des ersten EXOR-Bauteils (54) mit dem Eingang (10) des Pha senregelkreises (5) und ein anderer Eingang (61) des ersten EXOR-Bauteils (54) mit einem nicht invertierenden Ausgang (60) des ersten Flip-Flops (52) verbunden sind;
ein zweites EXOR-Bauteil (63), wobei ein Eingang (62) des zweiten EXOR-Bauteils (63) mit einem Dateneingang (64) des zweiten Flip-Flops (59) und ein anderer Eingang (66) des zweiten EXOR-Bauteils (63) mit einem nicht invertierenden Ausgang (65) des zweiten Flip-Flops (59) verbunden sind; und
eine Differenzverstärkereinrichtung (71), wobei ein in vertierender Eingang (69) der Differenzverstärkerein richtung (71) mit einem Ausgang (67) des ersten EXOR- Bauteils (54) und ein nicht invertierender Eingang (70) der Differenzverstärkereinrichtung (71) mit einem Aus gang (68) des zweiten EXOR-Bauteils (63) verbunden sind, und wobei ein Ausgang (72) der Differenzverstärkerein richtung (71) der Ausgang des Phasendetektors (6) ist.
7. Verfahren zum Regenerieren von Eingangsdaten mit einer
Taktregenerierungsschaltung nach einem der Ansprüche 1 bis
6, das Verfahren die folgenden Verfahrensschritte aufwei
send:
Empfangen von Eingangsdatensignalen über einen Eingang sanschluß (1);
Anregen einer injektionsgesteuerten Oszillatoreinrich tung (8) mit Hilfe der empfangenen Eingangsdatensigna len, so daß die injektionsgesteuerten Oszillatoreinrich tung (8) Taktsignale ausgibt, die hinsichtlich der Ein gangsdaten zumindest teilweise phasensynchron sind;
Ermitteln einer Phasendifferenz zwischen den Eingangsda tensignalen und den Taktsignalen mit Hilfe eines Phasen detektors (6);
Erzeugen eines Regelsignals mittels des Phasendetektors (6) in Abhängigkeit von der ermittelten Phasendifferenz;
Ausregeln der injektionsgesteuerten Oszillatoreinrich tung (8) auf der Basis des Regelsignals; und
Öffnen einer steuerbaren Schaltereinrichtung (20) mit Hilfe eines Steuersignals, so daß eine Verbindung zwi schen dem Eingangsanschluß und der injektionsgesteuerten Oszillatoreinrichtung (8) unterbrochen wird.
Empfangen von Eingangsdatensignalen über einen Eingang sanschluß (1);
Anregen einer injektionsgesteuerten Oszillatoreinrich tung (8) mit Hilfe der empfangenen Eingangsdatensigna len, so daß die injektionsgesteuerten Oszillatoreinrich tung (8) Taktsignale ausgibt, die hinsichtlich der Ein gangsdaten zumindest teilweise phasensynchron sind;
Ermitteln einer Phasendifferenz zwischen den Eingangsda tensignalen und den Taktsignalen mit Hilfe eines Phasen detektors (6);
Erzeugen eines Regelsignals mittels des Phasendetektors (6) in Abhängigkeit von der ermittelten Phasendifferenz;
Ausregeln der injektionsgesteuerten Oszillatoreinrich tung (8) auf der Basis des Regelsignals; und
Öffnen einer steuerbaren Schaltereinrichtung (20) mit Hilfe eines Steuersignals, so daß eine Verbindung zwi schen dem Eingangsanschluß und der injektionsgesteuerten Oszillatoreinrichtung (8) unterbrochen wird.
8. Verfahren nach Anspruch 7, dadurch gekenn
zeichnet, daß das Steuersignal mit Hilfe einer Steu
ereinrichtung (30) in Abhängigkeit von einem Referenzsignal
erzeugt wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch ge
kennzeichnet, daß die Eingangsdatensignale mit
Hilfe einer Differenziereinrichtung (40) differenziert wer
den, bevor die Eingangsdatensignale zum Anregen der injek
tionsgesteuerten Oszillatoreinrichtung (8) genutzt werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10044835A DE10044835C2 (de) | 2000-09-11 | 2000-09-11 | Taktregenerierungsschaltung zum Regenerieren von Eingangsdaten und Verfahren zur Nutzung |
PCT/DE2001/003520 WO2002021758A2 (de) | 2000-09-11 | 2001-09-11 | Taktregenerierungsschaltung zum regenerieren von eingangsdaten und verfahren zur nutzung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10044835A DE10044835C2 (de) | 2000-09-11 | 2000-09-11 | Taktregenerierungsschaltung zum Regenerieren von Eingangsdaten und Verfahren zur Nutzung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10044835A1 true DE10044835A1 (de) | 2002-04-04 |
DE10044835C2 DE10044835C2 (de) | 2002-11-21 |
Family
ID=7655774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10044835A Expired - Fee Related DE10044835C2 (de) | 2000-09-11 | 2000-09-11 | Taktregenerierungsschaltung zum Regenerieren von Eingangsdaten und Verfahren zur Nutzung |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10044835C2 (de) |
WO (1) | WO2002021758A2 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE6903120U (de) * | 1969-01-28 | 1969-05-22 | Hans Wiener | Saugpumpe zur entfernung von ueberschuessigem loetzinn |
US5027085A (en) * | 1989-10-03 | 1991-06-25 | Analog Devices, Inc. | Phase detector for phase-locked loop clock recovery system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806822A (en) * | 1972-12-13 | 1974-04-23 | Motorola Inc | Phase locked loop employing gated alternating current injection for fast synchronization |
GB2113929B (en) * | 1982-01-05 | 1986-09-03 | Emi Ltd | Oscillator circuits |
US4918406A (en) * | 1986-12-31 | 1990-04-17 | Raytheon Company | Timing recovery scheme for burst communication systems having a VCO with injection locking circuitry |
US5172357A (en) * | 1989-09-29 | 1992-12-15 | Kabushiki Kaisha Toshiba | Phase-synchronous controller for production of reference clock signal in optical disk drive system |
SE506470C2 (sv) * | 1996-04-29 | 1997-12-22 | Ericsson Telefon Ab L M | Förfarande och anordning för klockåtervinning ur en datasignal |
-
2000
- 2000-09-11 DE DE10044835A patent/DE10044835C2/de not_active Expired - Fee Related
-
2001
- 2001-09-11 WO PCT/DE2001/003520 patent/WO2002021758A2/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE6903120U (de) * | 1969-01-28 | 1969-05-22 | Hans Wiener | Saugpumpe zur entfernung von ueberschuessigem loetzinn |
US5027085A (en) * | 1989-10-03 | 1991-06-25 | Analog Devices, Inc. | Phase detector for phase-locked loop clock recovery system |
Non-Patent Citations (2)
Title |
---|
G. Gutierrez et al., "2.488 Gib/s Silicon Bipolar Clock and Data Recovery IC for SONET (OC-48)", in:IEEE, 1998, Custom Integrated Circuits Conference,S. 575-578 * |
Th Gabara, "A3.25 Gib/s Injection Locked CMOS Clock Recovery Cell", in: IEEE, 1999, Custom Integrated Circuits Conference, S. 521-524 * |
Also Published As
Publication number | Publication date |
---|---|
WO2002021758A2 (de) | 2002-03-14 |
DE10044835C2 (de) | 2002-11-21 |
WO2002021758A3 (de) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69229016T2 (de) | System zur Rückgewinnung von Daten und NRZ-Taktsignalen mit einer Phasenregelschleife | |
DE69513041T2 (de) | Phasenregelkreis mit pilotfrequenz | |
DE69424373T2 (de) | Phasenregelschleife mit Überbrückungsmodus | |
DE69535087T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE69027152T2 (de) | Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung | |
DE69027574T2 (de) | Methode und Vorrichtung zur Taktrückgewinnung und Datensynchronisierung von zufälligen NRZ-Daten | |
DE69213047T2 (de) | Phasen/Frequenzkomparator für Taktrückgewinnungssystem | |
DE3690492C2 (de) | Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator | |
DE69011283T2 (de) | Phasendetektor für eine Phasenregelschleife. | |
DE69406477T2 (de) | Phasenregelkreis mit Abtast- und Halteschaltung | |
DE60112528T2 (de) | PLL Schaltkreis und optischer Empfänger in einem optischen Kommunikationssystem | |
DE2637381A1 (de) | Zeitsteuerungswiedergewinnungsschaltung | |
DE69500243T2 (de) | Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis | |
DE69411511T2 (de) | Schaltung zur Taktrückgewinnung mit angepassten Oszillatoren | |
DE69811384T2 (de) | Phasenregelkreis und verfahren zum automatischen einrasten auf einer veränderlichen eingangsfrequenz | |
DE19625185C2 (de) | Präzisionstaktgeber | |
DE60302440T2 (de) | Schwingungsarme phasenregelschleife | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE69309617T2 (de) | PLL-Schaltung mit einem stabilen Phasendiskriminator | |
DE68922170T2 (de) | Gerät zum Empfangen eines Digitalsignals. | |
DE60213443T2 (de) | Speicherschaltung und schaltung zur erkennung eines gültigen überganges | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE69323964T2 (de) | Detektor zum Einrasten auf einer harmonischen Frequenz | |
EP1342321B1 (de) | Phasenregelschleife zur rückgewinnung eines taktsignals aus einem datentsignal | |
DE69608082T2 (de) | Mikrowellen-Mehrphasendetektor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FINISAR CORP., SUNNYVALE, CALIF., US |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: MAIKOWSKI & NINNEMANN, PAT.-ANW., 10707 BERLIN |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |