DE10043921A1 - Schaltungsanordnung - Google Patents

Schaltungsanordnung

Info

Publication number
DE10043921A1
DE10043921A1 DE10043921A DE10043921A DE10043921A1 DE 10043921 A1 DE10043921 A1 DE 10043921A1 DE 10043921 A DE10043921 A DE 10043921A DE 10043921 A DE10043921 A DE 10043921A DE 10043921 A1 DE10043921 A1 DE 10043921A1
Authority
DE
Germany
Prior art keywords
connection
circuit arrangement
output
connections
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10043921A
Other languages
English (en)
Inventor
Oliver Schilling
Gottfried Ferber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10043921A priority Critical patent/DE10043921A1/de
Publication of DE10043921A1 publication Critical patent/DE10043921A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

Zur Leistungssteigerung und für einen sicheren Betrieb wird bei einer Schaltungsanordnung (1) parallelgeschalteter elektronischer Schaltungseinheiten (10¶1¶, 10¶2¶) vorgeschlagen, zwischen Ausgangslastanschlüssen (14¶1¶, 14¶2¶) davon vor einer Ausgangslastanschlußverbindung (14¶v¶) parallel zusätzlich eine lastfreie Verbindung (13) auszubilden, durch welche die Ausgangslastanschlüsse (14¶1¶, 14¶2¶) auf demselben Potential gehalten werden.

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.
Bei vielen industriellen Anwendungen werden Schaltungsanord­ nungen, insbesondere im Bereich der Leistungshalbleitermodu­ le oder dergleichen, mit einer Mehrzahl von elektronischen Schaltungseinheiten im Parallelbetrieb realisiert, um eine Verteilung der insgesamt auftretenden elektrischen Leistung zu erreichen und somit insgesamt eine Erhöhung der nach au­ ßen abgebbaren oder insgesamt umsetzbaren elektrischen Lei­ stung zu erzielen.
Dabei weisen bekannte Schaltungsanordnungen eine Mehrzahl, mindestens zwei, elektronischer Schaltungseinheiten auf. Diese besitzen jeweils mindestens einen Eingangslastan­ schluß, einen Ausgangslastanschluß sowie einen Steueran­ schluß. Über die Verschaltung des Eingangslastanschlusses mit dem Ausgangslastanschluß wird, über den Steueranschluß steuerbar, die entsprechende elektrische Leistung oder eine andere elektrische Größe von einer Quelle zu einem Verbrau­ cher übertragen. Dabei wird die Steuerung im wesentlichen durch eine elektrische Potentialdifferenz zwischen dem je­ weiligen Steueranschluß und dem jeweiligen Ausgangslastan­ schluß realisiert. Die im wesentlichen parallele Anordnung der elektronischen Schaltungseinheiten ergibt sich durch Ausbildung von elektrischen Verbindungen zwischen den jewei­ ligen zuzuordnenden Anschlüssen der elektronischen Schal­ tungseinheiten, nämlich einer Eingangslastanschlußverbindung zwischen den Eingangslastanschlüssen, einer Ausgangslastan­ schlußverbindung zwischen den Ausgangslastanschlüssen sowie einer Steueranschlußverbindung zwischen den Steueranschlüs­ sen.
Wesentlich für den Parallelbetrieb der Mehrzahl im wesentli­ chen parallelgeschalteter elektronischer Schaltungseinheiten ist die Synchronizität der Verarbeitung, insbesondexe von entsprechenden Schaltvorgängen. Um diese zu erreichen, müs­ sen die zwischen dem jeweiligen Steueranschluß und dem je­ weiligen Ausgangslastanschluß anliegenden Potentialdifferen­ zen in bezug auf ihren zeitlichen und amplitudenmäßigen Ver­ lauf entsprechend abgestimmt sein.
Da selbst bei Konzeptionen mit identischen elektronischen Schaltungseinheiten die verwendeten Bauteile der elektroni­ schen Schaltungseinheiten in der Realität hinsichtlich ihrer physikalischen Parameter niemals strikt übereinstimmen und auch die entsprechenden Anschlüsse und Kontaktierungen nie­ mals strikt symmetrisch ausgebildet werden können, entste­ hen, gerade im Bereich der Leistungselektronik, Verhältnisse im Hinblick auf die steuernden elektrischen Potentialdiffe­ renzen, welche im Betrieb, insbesondere in Extremsituationen wie Kurzschlußfällen oder dergleichen, zu einem nicht ge­ wünschten und/oder nicht vorhersagbarem Verhalten der ge­ schalteten elektronischen Schaltungseinheiten im einzelnen und der daraus zusammengesetzten Schaltungsanordnung insge­ samt führen kann. Um dennoch für den Anwender einen halbwegs sicheren Betrieb bei herkömmlichen Schaltungsanordnungen aus einer Mehrzahl parallelgeschalteter elektronischer Schal­ tungseinheiten zu gewährleisten, werden konventionell entwe­ der besonders aufeinander abgestimmte Bauelemente miteinan­ der kombiniert und/oder bestimmte Betriebsbereiche spezifi­ ziert, so daß dann im Rahmen dieser konventionellen Konzep­ tion ein relativ sicherer Betrieb für den Anwender gewähr­ leistet ist.
Diese bekannten Maßnahmen sind jedoch insgesamt unbefriedi­ gend, weil sie häufig mit erhöhten Entwicklungs- und Be­ triebskosten verbunden sind.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan­ ordnung zu schaffen, bei welcher bei besonders hohen Lei­ stungen ein besonders sicherer und zuverlässiger Betrieb ge­ währleistet ist.
Die Aufgabe wird bei einer gattungsgemäßen Schaltungsanord­ nung erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Schaltungsanordnung sind Gegenstand der abhängigen Unteransprüche.
Die erfindungsgemäße Schaltungsanordnung ist dadurch gekenn­ zeichnet, daß zwischen den Ausgangslastanschlüssen, insbe­ sondere vor der lasttragenden Ausgangslastanschlußverbin­ dung, parallel zur Ausgangslastanschlußverbindung zusätzlich eine lastfreie Ausgangsausgleichsverbindung vorgesehen ist und daß die Ausgangsausgleichsverbindung im wesentlichen da­ zu ausgelegt ist, die Ausgangslastanschlüsse zeitlich unab­ hängig auf einem im wesentlichen identischen elektrischen Potential zu halten. Durch diese Maßnahme wird erreicht, daß - im Gegensatz zum Stand der Technik - die zur Steuerung der Mehrzahl elektronischer Schaltungseinheiten notwendigen elektrischen Potentialdifferenzen zwischen ihren Steueran­ schlüssen und Ausgangslastanschlüssen die notwendigen zeit­ lichen und amplitudenmäßigen Verläufe, insbesondere in iden­ tischer Form, erhalten. Obwohl durch die Ausgangslastan­ schlußverbindung bereits ein elektrisch leitfähiger Kontakt zwischen den Ausgangslastanschlüssen vorgesehen ist, ergeben sich aufgrund der zwischen den jeweiligen Anschlüssen, Lei­ tungen und Anschlußkontakten auftretenden Streuinduktivitä­ ten und den zu übertragenden hohen Strömen Induktionsspan­ nungen, die einem Potentialausgleich zwischen den Ausgangs­ lastanschlüssen über die lasttragende Ausgangslastanschluß­ verbindung entgegenstehen. Erst das Vorsehen der lastfreien Ausgangsausgleichsverbindung ermöglicht diesen notwendigen Ausgleich der elektrischen Potentiale auf den Ausgangs­ lastanschlüssen, wobei gegebenenfalls wesentlich ist, daß - unter Ausschaltung der jeweiligen Streuinduktivitäten - die Ausgangsausgleichsverbindung vor der Ausgangslastanschluß­ verbindung angeordnet ist. Die damit in Zusammenhang stehen­ den Details werden unter Bezugnahme auf die entsprechenden Figuren bei der Beschreibung der bevorzugten Ausführungsfor­ men der vorliegenden Erfindung im Detail erläutert.
Bei einer besonders bevorzugten Ausführungsform der erfin­ dungsgemäßen Schaltungsanordnung ist es vorgesehen, daß die elektrischen Schaltungseinheiten im wesentlichen gleich oder gleichwirkend ausgebildet sind. Dann nämlich wird ohne zu­ sätzliche Maßnahmen durch das alleinige Vorsehen der Aus­ gangsausgleichsverbindung die verbesserte gemeinsame Ansteu­ ercharakteristik für die parallel geschalteten elektroni­ schen Schaltungseinheiten erreicht, weil dann tatsächlich das auf den Ausgangslastanschlüssen identische elektrische Potential zum simultanen und korrekten Ansteuern ausreichend ist.
Vorzugsweise weisen die vorgesehenen elektronischen Schal­ tungseinheiten jeweils mindestens ein, insbesondere im we­ sentlichen gleiches oder gleich wirkendes, feldgesteuertes Halbleiterbauelement, insbesondere einen FET, ein IGBT oder dergleichen auf.
Insbesondere bei einer Anordnung als Umrichter oder derglei­ chen ist es vorteilhafterweise vorgesehen, daß die jeweili­ gen elektronischen Schaltungseinheiten zum feldgesteuerten Halbleiterbauelement im wesentlichen parallelgeschaltet ei­ ne, insbesondere im wesentlichen gleiche oder gleichwirken­ de, Diodeneinrichtung und dergleichen aufweisen.
Ferner wird bevorzugt, daß als Eingangslastanschluß ein Kol­ lektoranschluß oder ein Drainanschluß, als Ausgangslastan­ schluß ein Emitteranschluß oder Sourceanschluß und/oder als Steueranschluß ein Basisanschluß oder Gateanschluß vorgese­ hen ist oder einen solchen aufweist.
Besonders günstig für die Modulbauweise ist gemäß einer wei­ teren bevorzugten Ausführungsform der erfindungsgemäßen Schaltungsanordnung, daß die elektronischen Schaltungsein­ heiten und/oder die sie bildenden elektronischen Bauelemente oder dergleichen im wesentlichen auf einem Träger oder Trä­ gersubstrat, und insbesondere auf einem DCB-Substrat, einem PCB-Substrat oder dergleichen, ausgebildet und/oder angeord­ net sind.
Dadurch ergeben sich fertigungs- und betriebstechnische Vor­ teile, insbesondere im Hinblick auf die gemeinsame Beschal­ tung und Entwärmung der vorgesehenen elektronischen Bauele­ mente.
Um zu übertragenden hohen elektrischen Leistungen gerecht zu werden, ist es gemäß weiterer bevorzugter Ausführungsformen der erfindungsgemäßen Schaltungsanordnung vorgesehen, daß die Anschlüsse der elektronischen Schaltungseinheiten, ins­ besondere die Lastanschlüsse und/oder die Steueranschlüsse, zumindest teilweise als Bereiche des Trägersubstrats ausge­ bildet sind. Ferner können auch die jeweiligen Verbindungen, nämlich die Eingangslastanschlußverbindung, die Ausgangs­ lastanschlußverbindung und/oder die Steueranschlußverbin­ dung, jeweils zumindest teilweise als Bereiche des Träger­ substrats ausgebildet sein. Des weiteren bietet sich vor­ teilhafterweise an, daß die Ausgangsausgleichsverbindung al­ ternativ oder zusätzlich ebenfalls zumindest teilweise als Bereich des Trägersubstrats ausgebildet ist.
Zum gemeinsamen Steuern der elektronischen Schaltungseinhei­ ten ist es vorgesehen, daß Steuerbereiche, insbesondere als ein Hilfsgateanschluß und/oder als ein Hilfsemitteranschluß, vorgesehen sind.
Die Steuerbereiche, insbesondere der Hilfsgateanschluß und/oder der Hilfsemitteranschluß, können ebenfalls zumin­ dest teilweise als Bereiche auf dem Trägersubstrat ausgebil­ det sein.
Dabei ist es von besonderem Vorteil, daß diese Steuerberei­ che, insbesondere der Hilfsgateanschluß und/oder der Hilfs­ emitteranschluß, in bezug auf die Anschlüsse der elektroni­ schen Schaltungseinheiten im wesentlichen geometrisch asym­ metrisch ausgebildet und/oder angeordnet sein können, weil durch die vorgesehene Ausgangsausgleichsverbindung diese geometrische Asymmetrie durch Ausgleich der Potentiale auf den Ausgangslastanschlüssen zumindest im Sinn dieses Poten­ tialsausgleichs aufgehoben wird. Somit können die entspre­ chenden Hilfsanschlüsse im Layout der Schaltungsanordnung an entsprechend geeigneten Positionen ausgebildet werden, ohne daß auf die jeweiligen Streuinduktivitäten Rücksicht genom­ men werden muß.
Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen der erfindungsgemäßen Schaltungsanordnung näher erläutert.
Fig. 1, 2 zeigen in einer schematischen Draufsicht elektronische Schaltungseinheiten, wie sie bei der erfindungsgemäßen Schaltungsanordnung Verwendung finden können,
Fig. 3, 4 zeigen eine schematische Draufsicht bzw. Sei­ tenansicht eine Ausführungsform der erfin­ dungsgemäßen Schaltungsanordnung mit einer Parallelschaltung zweier elektronischer Schaltungseinheiten gemäß Fig. 1,
Fig. 5 zeigt in schematischer Form ein erläuterndes Ersatzschaltbild für die Ausführungsform der erfindungsgemäßen Schaltungsanordnung gemäß den Fig. 3 und 4,
Fig. 6 und 7 zeigen die zeitlichen Verläufe von Signalam­ plituden bei einem Schaltvorgang im Kurz­ schlußbetrieb einer Parallelschaltung elek­ tronischer Schaltungseinheiten bei einer her­ kömmlichen Schaltungsanordnung bzw. bei einer Ausführungsform der erfindungsgemäßen Schal­ tungsanordnung im Vergleich.
Die Fig. 1 und 2 zeigen in schematischer Draufsicht zwei Ausführungsformen elektronischer Schaltungseinheiten 10 1 und 10 2, wie sie sowohl beim Stand der Technik als auch bei der erfindungsgemäßen Schaltungsanordnung verwendet werden kön­ nen.
Bei der Schaltungseinheit 10 1, 10 2 in der Fig. 1 ist auf ei­ nen Träger 20 1, 20 2 ein feldgesteuertes Halbleiterbauelement 11 1, 11 2 in Form eines IGBTs mit seinem Kollektoranschluß nach unten zeigend aufgebracht. Auf dem Träger 20 1, 20 2 dient ein Trägerbereich 22 1, 22 2 als Teil des Eingangslastanschlus­ ses 12 1, 12 2, welcher in elektrischer und mechanischer Verbindung mit dem Kollektoranschluß des IGBTs 11 1, 11 2 ausgebildet ist. Auf der Oberseite des feldgesteuerten Halbleiterbauelements 11 1, 11 2, nämlich des IGBTs, sind zwei Emitteranschlüsse E1, E2 dargestellt, welche über sogenannte Bonds B mit einem weiteren Trägerbereich 23 1, 23 2 des Trägers 20 1, 20 2 leitend verbunden sind, wobei die Bonds B sowie der Trägerbereich 23 1, 23 2 gemeinsam den Ausgangslastanschluß 14 1, 14 2 der elektronischen Schaltungseinheit 10 1, 10 2 bilden.
Ebenfalls auf der Oberseite des feldgesteuerten Halbleiter­ bauelements 11 1, 11 2 ist der Gateanschluß G1, G2 gezeigt, wel­ cher über einen entsprechenden weiteren Bond BG1, BG2 mit ei­ nem dritten Trägerbereich 21 1, 21 2 leitend verbunden ist. Die Bonds BG1, BG2 bilden zusammen mit den Trägerbereichen 21 1, 21 2 den sogenannten Steueranschluß 16 1, 16 2 der elektro­ nischen Schaltungseinheit 10 1, 10 2.
Hinsichtlich des feldgesteuerten Halbleiterbauelements 11 1, 11 2 ist die Ausführungsform der elektronischen Schaltungsein­ heit 10 1, 10 2 der Fig. 2 im wesentlichen mit der Ausführungs­ form der Fig. 1 übereinstimmend. Zusätzlich zum feldgesteu­ erten Halbleiterbauelement 11 1, 11 2 - nämlich in Form eines IGBTs - ist parallel dazu eine Diodeneinrichtung 100 ausge­ bildet, wobei über zusätzliche Bonds B' die Emitteranschlüs­ se E1, E2 mit der Kathode K1, K2 bzw. Anode A1, A2 der Dioden­ einrichtung 100 verbunden sind. Gleichzeitig ist entsprechend die Anode A1, A2 bzw. die Kathode K1, K2 über den Trägerbe­ reich 22 1, 22 2 mit dem Kollektoranschluß des feldgesteuerten Halbleiterbauelements 11 1, 11 2 - nämlich des IGBTs - über die Bonds B leitend verbunden.
In den Fig. 3 und 4 ist in einer schematischen Draufsicht bzw. in einer schematischen Seitenansicht eine Ausführungs­ form der erfindungsgemäßen Schaltungsanordnung 1 gezeigt, wobei zwei elektronische Schaltungseinheiten 10 1 und 10 2, wie sie in Fig. 1 dargestellt ist, vorgesehen sind. Der Aufbau der elektronischen Schaltungseinheiten 10 1 und 10 2 an sich ist dabei identisch mit der in Fig. 1 gezeigten Form, eine entsprechende detaillierte Diskussion dieses Aufbaus ent­ fällt daher an dieser Stelle.
Die Parallelverschaltung der beiden identischen Schaltungs­ einheiten 10 1 und 10 2 wird dabei über eine Eingangslastan­ schlußverbindung 12 V, welche als eine die Trägerbereiche 22 1 und 22 2 verbindende metallische Lasche ausgeführt ist, reali­ siert. Ferner ist als Ausgangslastanschlußverbindung eben­ falls eine metallische Lasche ausgebildet, welche die Trä­ gerbereiche 23 1 und 23 2 der Lastausgangsanschlüsse 14 1 und 14 2 miteinander verbindet. Die Steueranschlüsse 161 und 162 sind über eine als Drahtbond ausgebildete Steueranschlußverbin­ dung 16 V über die Trägerbereiche 21 1 und 21 2 miteinander ver­ bunden.
Die erfindungsgemäße Grundidee, nämlich das Vorsehen einer lastfreien Ausgangsausgleichsverbindung 13, wird über einen entsprechenden Drahtbond 13, welcher ebenfalls auf den Trä­ gerbereichen 23 1 und 23 2 kontaktiert ist, realisiert, wobei dieser Drahtbond der Ausgangsausgleichsverbindung 13 zur Um­ gehung der entsprechenden Streuinduktivitäten der Ausgangs­ lastanschlußverbindung 14 V vor dieser auf dem Trägerbereich 23 1 bzw. 23 2 kontaktiert ist.
Die gemeinsame Ansteuerung der parallelgeschalteten elektro­ nischen Schaltungseinheiten 10 1 und 10 2 geschieht über asym­ metrisch vorgesehene Hilfsgate- bzw. Hilfsemitteranschlüsse HG bzw. HE, welche asymmetrisch in bezug auf die gesamte Schaltungsanordnung ausgebildet sind, nämlich mit Fußpunkten P1, P2 in den Trägerbereichen 21 2 und 23 2 der zweiten elektro­ nischen Schaltungseinheit 10 2.
Die Fig. 5 zeigt in Form eines schematischen Ersatzschalt­ bildes die schaltungstechnischen Gegebenheiten für die Aus­ führungsform der erfindungsgemäßen Schaltungsanordnung gemäß den Fig. 3 und 4, wobei die entsprechenden Streuinduktivitä­ ten der einzelnen Anschlüsse, Verbindungen und Fußpunkte der Anschlüsse auf dem Trägersubstrat berücksichtigt sind.
Dargestellt sind wiederum die feldgesteuerten Halbleiterbau­ elemente 11 1 und 11 2 jeweils in Form in etwa gleicher oder gleichwirkender IGBTs. Diese weisen jeweils Gateanschlüsse G1, G2, Kollektoranschlüsse C1, C2 und Emitteranschlüsse E1, E2 auf. Über die Eingangslastanschlüsse 12 1, 12 2 wird die elektrische Last schaltbar an die Ausgangslastanschlüsse 14 1, 14 2 abgegeben, wobei der zeitliche und amplitudenmäßige Ver­ lauf der Last auch durch entsprechende Streuinduktivitäten Lσ ,C, Lσ ,B und Lσ ,E beeinflußt wird.
Die Streuinduktivität Lσ ,C ist im wesentlichen gegeben durch die Eingangslastanschlußverbindung 12 V sowie deren Kontaktie­ rung auf den Trägerbereichen 22 1 und 22 2. Entsprechend ist die Streuinduktivität Lσ ,B gegeben durch die Bonds B, welche die Emitteranschlüsse E1, E2 mit den Trägerbereichen 23 1 bzw. 23 2 verbinden sowie durch deren Kontaktpunkte auf den Emit­ teranschlüssen E1 bzw. E2 und den Trägerbereichen 23 1 bzw. 23 2. Des weiteren ist die Streuinduktivität Lσ ,E im wesentli­ chen verursacht durch die Ausgangslastanschlußverbindung 14 V, bzw. deren Kontaktierung auf dem Trägerbereich 23 1 bzw. 23 2.
Im Bereich der Trägerbereiche 23 1 und 23 2 zwischen den Kon­ taktierungen der Bonds B bzw. der Ausgangslastanschlußver­ bindung 14 V sind die Kontaktierungen 13 1, 13 2 der Ausgangs­ ausgleichsverbindung 13 und des Hilfsemitteranschlusses HE vorgesehen, so daß durch die entsprechenden Abgriffe 13 1, 13 2 und P2 der Ausgangsausgleichsverbindung 13 bzw. des Hilfs­ emitteranschlusses HE die Streuinduktivität Lσ ,E der Ausgangs­ lastanschlußverbindung umgangen wird.
Ohne Berücksichtigung der Ausgangsausgleichsverbindung 13 ergäben sich die den Betrieb der elektronischen Schaltungs­ einheiten 10 1 und 10 2 steuernden Gate-Emitter-Spannungen UGE,1 und UGE,2 als Überlagerung der aufgeprägten Steuerspannung UHG,HE und der durch die zeitlichen Änderungen der Lastströme IC,1, IC,2 induzierten Spannungen gemäß
UGE,1 = UHG,HE - Lσ ,B dIC,1/dt (I)
und
UGE,2 = UHG,HE + Lσ ,E (dIC,1/dt - dIC,2/dt) - Lσ ,B dIC,2/dt (II)
wobei IC,1 und IC,2 die jeweiligen Lasten in Form der geschal­ teten elektrischen Ströme darstellen und dIC,1/dt, dIC,2/dt ihre zeitlichen Änderungen.
Ersichtlich aus den Formeln (I) und (II) ist, daß die endli­ chen Streuinduktivitäten Lσ ,E zu einer Asymmetrie der zeitli­ chen und amplitudenmäßigen Verläufe der Gate-Emitter- Spannungen UGE,1 und UGE,2 führen. Dies ist vor allem bei star­ ken zeitlichen Änderungen dIC,1/dt, dIC,2/dt der Kollektor­ ströme IC,1 und IC,2 im Lastkreis von Bedeutung, insbesondere im Kurzschlußbetrieb. In der Praxis muß nämlich damit ge­ rechnet werden, daß aufgrund von Bauteilunterschieden, die niemals vermieden werden können, und aufgrund der jeweiligen Streuinduktivitäten die Stromanstiege dIC,1/dt, dIC,2/dt un­ terschiedlich sind. Im Ergebnis führen diese Unterschiede zu einer Aufsteuerung oder Erhöhung der Gate-Emitter-Spannungen UGE,1, UGE,2 und/oder zum Auftreten von Oszillationen, gerade im Kurzschlußbetrieb. Diese Oszillationen werden auch durch sogenannte Mitkoppeleffekte über die immer vorhandenen end­ lichen parasitären Gate-Kollektorkapazitäten verursacht.
In der Fig. 6 ist in Form eines Graphen jeweils der zeitli­ che Verlauf des Kollektorstroms IC,1 und IC,2 sowie der steu­ ernden Gate-Emitter-Spannung UGE,1 bzw. UGE,2 dargestellt.
In dem markierten Zeitintervall zwischen den Zeitpunkten t0 und t1 treten im zeitlichen Verlauf des Kollektorstroms IC,1 bzw. IC,2 zeitliche Oszillationen auf einem hohen Niveau des Kurzschlußstroms auf. Diese Oszillationen im Kollektorstrom sind zeitlich koinzidierend mit einer sogenannten Aufsteue­ rung der Gate-Emitter-Spannung UGE,1 bzw. UGE,2.
Durch das erfindungsgemäße Vorsehen der Ausgangsausgleichs­ verbindung 13 parallel zu den Ausgangslastanschlüssen 14 1 und 14 2, und zwar in einem Bereich vor der Ankopplung der Aus­ gangslastanschlußverbindung 14 V, werden die elektrischen Po­ tentiale zwischen den Ausgangslastanschlüssen 14 1 und 14 2, insbesondere unabhängig von der Zeit, ausgeglichen. Entspre­ chend fällt der mittlere Term aus der Gleichung (I) im we­ sentlichen fort und man erhält für die Gate-Emitter-Spannung UGE,2 der zweiten elektronischen Schaltungseinheit 10 2 den mo­ difizierten Ausdruck (III), nämlich:
UGE,2 = UG,HE - Lσ ,Bond dIC,2/dt (III)
Aufgrund dieser Maßnahmen ergeben sich für die Kollektor­ ströme IC,1 und IC,2 bzw. für die entsprechenden Gate-Emitter- Spannungen UGE,1 und UGE,2 die in dem Graphen der Fig. 7 ge­ zeigten Verläufe, wobei sowohl die Oszillation des Kollek­ torstroms IC,1, IC,2 als auch die Aufsteuerung der Gate- Emitter-Spannung UGE,1, UGE,2 im Kurzschlußbetrieb entfallen.
Der Einfachheit halber kann die Ausgangsausgleichsverbindung 13 als Bonddraht ausgebildet sein.
Bezugszeichenliste
1
erfindungsgemäße Schaltungsanordnung
10 1
,
10 1
',
10 2
elektronische Schaltungseinheit
11 1
,
11 2
feldgesteuertes Halbleiterbauelement, IGBT
12 1
,
12 2
Eingangslastanschluß
12 V
Eingangslastanschlußverbindung
13
Ausgangsausgleichsverbindung
13 1
,
13 2
Kontaktierung, Abgriff
14 1
,
14 2
Ausgangslastanschluß
14 V
Ausgangslastanschlußverbindung
16 1
,
16 2
Steueranschluß
16 V
Steueranschlußverbindung
20 1
,
20 2
Träger
21 1
,
21 2
Trägerbereich Steueranschluß
22 1
,
22 2
Trägerbereich Eingangslastanschluß
23 1
,
23 2
Trägerbereich Ausgangslastanschluß
100
Diodeneinrichtung
A Anode
B, B' Bonddraht
BG1
, BG2
Bonddraht
C1
, C2
Kollektoranschluß
E1
, E2
Emitteranschluß
HE Hilfsemitteranschluß
HG Hilfsgateanschluß
G1, G2 Gateanschluß
IC1
, IC2
Kollektorstrom
K Kathode
Lσ ,E
Streuinduktivität Ausgangslastanschlußver­ bindung
Lσ ,B
Streuinduktivität Bonddraht
Lσ ,C
Streuinduktivität Eingangslastanschluß
P1
, P2
Fußpunkte
UGE,1
, UGE,2
Gate-Emitter-Spannung
UHG,HE
Steuerspannung
t0
, t1
Zeitpunkte

Claims (13)

1. Schaltungsanordnung, insbesondere Leistungshalbleitermo­ dul oder dergleichen, mit mindestens zwei elektronischen Schaltungseinheiten (10 1, 10 2),
welche jeweils mindestens einen Eingangslastanschluß (12 1, 12 2), einen Ausgangslastanschluß (14 1, 14 2) und einen Steu­ eranschluß (16 1, 16 2) aufweisen,
welche jeweils im wesentlichen durch die zwischen dem je­ weiligen Steueranschluß (16 1, 16 2) und dem jeweiligen Aus­ gangslastanschluß (14 1, 14 2) anliegende elektrische Poten­ tialdifferenz (UGE,1, UGE,2) steuerbar ausgebildet sind,
welche im wesentlichen parallel zueinander geschaltet sind und
welche dazu zwischen den Lastanschlüssen (12 1, 12 2, 14 1, 14 2) jeweils eine lasttragende Eingangslastanschlußverbin­ dung (12 V) bzw. Ausgangslastanschlußverbindung (14 V) und zwischen den Steueranschlüssen (16 1, 16 2) eine Steueran­ schlußverbindung (16 V) aufweisen,
dadurch gekennzeichnet,
daß zwischen den Ausgangslastanschlüssen (14 1, 14 2), insbe­ sondere vor der Ausgangslastanschlußverbindung (14 V), par­ allel zur Ausgangslastanschlußverbindung zusätzlich eine lastfreie Ausgangsausgleichsverbindung (13) vorgesehen ist und
daß die Ausgangsausgleichsverbindung (13) im wesentlichen dazu ausgelegt ist, die Ausgangslastanschlüsse (14 1, 14 2) zeitlich unabhängig auf einem im wesentlichen identischen elektrischen Potential zu halten.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die elektrischen Schaltungseinheiten (10 1, 10 2) im we­ sentlichen gleich oder gleichwirkend ausgebildet sind.
3. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die elektrischen Schaltungseinheiten (10 1, 10 2) jeweils mindestens ein, insbesondere im wesentlichen gleiches oder gleichwirkendes, feldgesteuertes Halbleiterbauelement (11 1, 11 2), insbesondere ein FET, IGBT oder dergleichen, aufweisen.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die elektrischen Schaltungseinheiten (10 1, 10 2) jeweils zum feldgesteuerten Halbleiterbauelement (11 1, 11 2) parallel­ geschaltet eine, insbesondere im wesentlichen gleiche oder gleichwirkende, Diodeneinrichtung oder dergleichen aufwei­ sen.
5. Schaltungsanordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß als Eingangslastanschluß (12 1, 12 2) jeweils ein Kollek­ toranschluß (C1, C2) oder Drainanschluß, als Ausgangslastan­ schluß (14 1, 14 2) ein Emitteranschluß (E1, E2) oder Sourcean­ schluß und/oder als Steueranschluß (16 1, 16 2) ein Basisan­ schluß oder Gateanschluß (G1, G2) vorgesehen ist.
6. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die elektronische Schaltungseinheit (10 1, 10 2) und/oder die sie bildenden elektronischen Bauelemente oder derglei­ chen auf einem Trägersubstrat (20 1, 20 2), insbesondere auf einem DCB-Substrat, einem PCB-Substrat oder dergleichen, ausgebildet und/oder angeordnet sind.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Anschlüsse der elektronischen Schaltungseinheiten (10 1, 10 2), insbesondere die Lastanschlüsse (12 1, 12 2, 14 1, 14 2) und/oder die Steueranschlüsse (16 1, 16 2), zumindest teilweise als Bereiche (21 1, 21 2, 22 1, 22 2, 23 1, 23 2) des Trä­ gersubstrats (20 1, 20 2) ausgebildet sind.
8. Schaltungsanordnung nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Eingangslastanschlußverbindung (12 V), die Ausgangs­ lastanschlußverbindung (14 V) und/oder die Steueranschlußver­ bindung (16 V) jeweils zumindest teilweise als Bereich des Trägersubstrats (20 1, 20 2) ausgebildet ist.
9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Ausgangsausgleichsverbindung (13) zumindest teilwei­ se als Bereich des Trägersubstrats (20 1, 20 2) ausgebildet ist.
10. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß zum gemeinsamen Steuern der elektronischen Schaltungs­ einheit (10 1, 10 2) Steuerbereiche, insbesondere ein Hilfsga­ teanschluß (HG) und ein Hilfsemitteranschluß (HE), vorgese­ hen sind.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Steuerbereiche zumindest teilweise jeweils auf dem Trägersubstrat (20 1, 20 2) ausgebildet sind.
12. Schaltungsanordnung nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß die Steuerbereiche (HG, HE) in bezug auf die elektroni­ schen Schaltungseinheiten (10 1, 10 2) und/oder deren An­ schlüsse (12 1, 12 2, 12 V, 14 1, 14 2, 14 V, 16 1, 16 2, 16 V, 13) im wesentlichen geometrisch asymmetrisch ausgebildet und/oder angeordnet sind.
13. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Ausgangsausgleichsverbindung (13) als Bonddraht aus­ gebildet ist.
DE10043921A 2000-09-06 2000-09-06 Schaltungsanordnung Ceased DE10043921A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10043921A DE10043921A1 (de) 2000-09-06 2000-09-06 Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10043921A DE10043921A1 (de) 2000-09-06 2000-09-06 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE10043921A1 true DE10043921A1 (de) 2002-03-21

Family

ID=7655186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10043921A Ceased DE10043921A1 (de) 2000-09-06 2000-09-06 Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE10043921A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19709233A1 (de) * 1996-03-25 1997-10-30 Int Rectifier Corp Treiberschaltung
DE29823619U1 (de) * 1998-08-21 1999-09-30 Semikron Elektronik Gmbh Leistungshalbleiterschaltungsanordnung mit schwingungsgedämpfter Parallelschaltung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19709233A1 (de) * 1996-03-25 1997-10-30 Int Rectifier Corp Treiberschaltung
DE29823619U1 (de) * 1998-08-21 1999-09-30 Semikron Elektronik Gmbh Leistungshalbleiterschaltungsanordnung mit schwingungsgedämpfter Parallelschaltung

Similar Documents

Publication Publication Date Title
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE4034674C2 (de) Halbleiterbauelement
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102011086407B4 (de) Leistungshalbleitermodul
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
DE112014002405T5 (de) Halbleitervorrichtung
DE4124757C2 (de) Halbleiter-Leistungsmodul
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
DE112013004596T5 (de) Halbleitermodul
DE102011082986A1 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität
DE102021110214A1 (de) Halbleitervorrichtung
EP2557595A1 (de) Leistungselektronisches System mit einer Schalt- und einer Ansteuereinrichtung
DE102016111871A1 (de) Stromverteilung in Gleichspannungswandlern
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE19806817C1 (de) EMV-optimierter Leistungsschalter
DE102006002381B3 (de) Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE3410580A1 (de) Abschaltthyristormodul
DE102010038731B3 (de) Submodul und Leistungshalbleitermodul
DE10043921A1 (de) Schaltungsanordnung
DE19725836C2 (de) Leistungshalbleiter-Anordnung auf DCB-Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection