DE10042222A1 - CFRAM-Anordnung - Google Patents

Abstract

Die Erfindung betrifft eine SFRAM-Anordnung, bei der die Auswahltransistoren aus MOS-Transistoren vom Verarmungstyp bestehen, um im Ruhezustand Leckströme zu vermeiden.

Description

Die Erfindung betrifft eine CFRAM-Anordnung (CFRAM = "Chain FRAM" bzw. "Ketten-FRAM"; FRAM = ferroelektrischer RAM) mit einer Vielzahl von Speicherzellen, die jeweils aus einem fer­ roelektrischen Speicherkondensator und einem Auswahltransistor bestehen, wobei jeweils einem Block bzw. einer Gruppe von meh­ reren Speicherzellen ein Block-Select-(Wahl-)Transistor zuge­ ordnet ist, die Auswahltransistoren und der Block-Select- Transistor zwischen einer Plattenleitung und einer Bitleitung liegen, und die Auswahltransistoren jeweils an Wortleitungen angeschlossen sind.

Bei einer bestehenden FRAM-Anordnung sind mehrere Speicher­ zellen, die jeweils aus einem ferroelektrischen Speicherkon­ densator und einem diesem zugeordneten Auswahltransistor be­ stehen, zu einem Block zusammengefasst. Aus diesem Grund wird dieser bestehende FRAM auch als CFRAM bezeichnet. Ein solcher Block kann beispielsweise vier Speicherzellen enthalten. Selbstverständlich sind aber auch weniger Speicherzellen, bei­ spielsweise zwei oder drei Speicherzellen, oder mehr als vier Speicherzellen in einem Block möglich.

In einer CFRAM-Anordnung wird jeder derartige Block aus meh­ reren Speicherzellen mittels eines weiteren Block-Select- Transistors über ein Block-Select-Signal ausgewählt.

Innerhalb eines Blockes können die Speicherzellen sehr platz­ sparend angeordnet werden, so dass zur Speicherung eines Bits nur eine Fläche von 4F² benötigt wird (F bezeichnet dabei die minimale Strukturgröße in der verwendeten Technologie).

Fig. 2 zeigt ein Beispiel der bestehenden CFRAM-Anordnung, wo­ bei hier vier Speicherzellen Z0, Z1, Z2 und Z3 zu einem Block zusammengefasst sind. Die einzelnen Speicherzellen bestehen jeweils aus Auswahltransistoren T_Enh0 bis T_Enh3 und einem ferro­ elektrischen Speicherkondensator C_ferro0 bis C_ferro3, so dass bei­ spielsweise die Speicherzelle Z0 den Transistor T_Enh0 und den Speicherkondensator C_ferro0 aufweist.

Die Speicherkondensatoren C_ferro0 bis C_ferro3 haben ein ferro­ elektrisches Dielektrikum, in welchem Information durch in­ terne Polarisation unter Ausnutzung der Hystereseeigenschaften gespeichert wird. Ein wesentlicher Vorteil ist dabei, dass die Information durch diese interne Polarisation auch bei Abwesen­ heit eines äußeren elektrischen Feldes, also wenn 0 V an den Kondensatorplatten anliegen, zuverlässig gespeichert bleibt.

Für die Auswahltransistoren T_Enh0 bis T_Enh3 werden Transistoren vom Anreicherungstyp verwendet. Durch diese Auswahltransisto­ ren T_Enh0 bis T_Enh3 werden die Speicherkondensatoren C_ferro0 bis C_ferro3 im Ruhezustand kurzgeschlossen, wodurch Störspannungen von den Speicherkondensatoren ferngehalten werden, was die zuver­ lässige Speicherung der Information über eine lange Zeit ohne anliegende Spannung fördert.

Bei einer CFRAM-Anordnung ist jedem Block, wie bereits er wähnt wurde, ein Block-Select-Transistor T_Enh, der ebenfalls ein Feld­ effekttransistor vom Anreicherungstyp ist, zugeordnet. Durch diesen Block-Select-Transistor T_Enh wird ein Block mit der an­ gesteuerten Speicherzelle ausgewählt, indem der Block-Select- Transistor T_Enh leitend gemacht bzw. eingeschaltet wird, indem an sein Gate ein Select-Signal BS mit hohem Potenzial gelegt wird. Der Block-Select-Transistor T_Enh, wird, da er ein Feldef­ fekttransistor vom Anreicherungstyp ist, durch ein hohes Po­ tenzial an seinem Gate leitend bzw. eingeschaltet und durch ein niedriges Potenzial an seinem Gate gesperrt bzw. ausge­ schaltet.

Die Speicherzellen Z0 bis Z3 und der Block-Select-Tranistor T_Enh liegen in Reihe zwischen einer Plattenleitung PL, die Ground bzw. Erdpotenzial haben kann, und einer Bitleitung BL. Die Gates der Auswahltransistoren T_Enh0 bis T_Enh3 sind mit Wort­ leitungen WL0 bis WL3 verbunden.

Soll bei der in Fig. 2 gezeigten CFRAM-Anordnung beispiels­ weise auf die Speicherzelle Z2 ein Zugriff erfolgen, so muss deren Auswahltransistor T_Enh2 gesperrt werden, was dadurch er­ reicht wird, dass an die Wortleitung WL2 ein niedriges Poten­ zial, beispielsweise 0 V, gelegt wird. Alle anderen Auswahl­ transistoren T_Enh0, T_Enh1 und T_Enh3 sowie der zugehörige Block- Select-Transistor T_Enh müssen leitend geschaltet sein, was durch Anlegen eines hohen Potenzials Vpp an die Wortleitungen WL0, WL1 und WL3 sowie an Gate des Block-Select-Transistors T_Enh geschieht. Damit ist der Speicherkondensator C_ferro2 der Speicherzelle Z2 mit der Bitleitung BL und der Plattenleitung PL verbunden. Mit anderen Worten, es liegt ein Zustand vor, bei dem die Wortleitung WL0, WL1 und WL3 sowie die Block- Select-Leitung BS auf dem hohen Potenzial Vpp sind, während an der Wortleitung WL2 0 V liegen. In diesem Zustand ist nun ein Auslesen und Beschreiben der Speicherzelle Z2 möglich, indem zwischen die Bitleitung BL und die Plattenleitung PL ein ent­ sprechender Potenzialverlauf angelegt wird.

Um die CFRAM-Anordnung von Fig. 2 nach einem Zugriff in den Ruhezustand zu bringen, wird auch an die Wortleitung WL2 ein hohes Potenzial angelegt, so dass alle Auswahltranistoren WL0 bis WL3 leitend geschaltet sind. Der Block-Select-Tranistor T_Enh, wird aber auf ein niedriges Potenzial gebracht, um ihn in seinen gesperrten Zustand zu bringen. Mit anderen Worten, im Ruhezustand sind alle Auswahltransistoren T_Enh0 bis T_Enh3 ein­ geschaltet, während der Block-Select-Transistor T_Enh ausge­ schaltet ist. Das heißt, an den Wortleitungen WL0 bis WL3 liegt das hohe Potenzial Vpp, während die Block-Select-Leitung BS mit einem niedrigeren Potenzial von beispielsweise 0 V be­ aufschlagt ist.

Um also die bestehende CFRAM-Anordnung von Fig. 2 nach einem Zugriff, beispielsweise auf die Speicherzelle Z2, in den Ru­ hezustand zu bringen, wird auch an die Wortleitung WL2 ein ho­ hes Potenzial angelegt, so dass nun alle Auswahltransistoren T_Enh0 bis T_Enh3 leitend sind. Dies bedeutet, dass im Ruhe zustand an allen Wortleitungen WL0 bis WL3 das hohe Potenzial anliegt.

Infolge dieses hohen Potenzials an allen Wortleitungen WL0 bis WL3 treten zwangsläufig Leckströme, beispielsweise zur Bitlei­ tung BL oder zur Plattenleitung PL auf, was eine unerwünschte Verlustleistung erzeugt und einen Spannungsgenerator für die Wortleitungsspannung Vpp belastet.

Es ist daher Aufgabe der vorliegenden Erfindung, eine CFRAM- Anordnung zu schaffen, bei der im Ruhezustand unerwünschte Verlustleistungen weitgehend vermieden sind.

Diese Aufgabe wird bei einer CFRAM-Anordnung der eingangs ge­ nannten Art erfindungsgemäß dadurch gelöst, dass die Auswahl­ transistoren MOS-Transistoren vom Verarmungstyp sind.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die vorliegende Erfindung sieht also eine CFRAM-Anordnung mit einer Vielzahl von Speicherzellen vor, die jeweils aus einem ferroelektrischen Speicherkondensator und einem Auswahltran­ sistor aus einem Feldeffekttransistor des Verarmungstyps be­ stehen, wobei jeweils einem Block bzw. einer Gruppe von mehre­ ren mit ihren Source-Drain-Strecken zueinander in Reihe lie­ genden Auswahl transistoren ein Block-Select-Transistor zuge­ ordnet ist, der ein Feldeffekttranistor vom Anreicherungstyp ist und mit seiner Source-Drain-Strecke in Reihe zu den Source-Drain-Strecken der Auswahltransistoren liegt, die Reihen­ schaltung aus den Auswahltranistoren und der Block-Select- Transistor zwischen einer Plattenleitung und einer Bitleitung liegen und die Gates der Auswahltransistoren jeweils an Wort­ leitungen angeschlossen sind.

Bei der erfindungsgemäßen CFRAM-Anordnung werden also für die Auswahltransistoren Feldeffekttransistoren vom Verarmungstyp verwendet. Diese Transistoren sind bei einer Gatespannung von 0 V bereits leitend und werden durch ein negatives Potenzial an ihrem jeweiligen Gate bei einem n-leitenden Kanal ausge­ schaltet. Im Ruhezustand der CFRAM-Anordnung, in welchem alle Auswahltranistoren leiten sollen, liegen dann alle Wortlei­ tungen auf 0 V, so dass ungewollte Leckströme sowie Verlust­ leistungen wirksam reduziert werden können.

Zum Zugriff auf eine Speicherzelle muss, wie eingangs erläu­ tert wurde, der zugehörige Auswahltransistor über dessen Wort­ leitung gesperrt werden. Dies wird nun dadurch erreicht, dass diese Wortleitung auf ein negatives Potenzial gebracht wird, während alle anderen Auswahltransistoren des entsprechenden Blocks mit 0 V an deren Wortleitungen im geöffneten Zustand gehalten sind. Das heißt, nur an der zu der ausgewählten Spei­ cherzelle gehörenden Wortleitung liegt bei diesem Zugriff ein von Null verschiedenes Potenzial.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild zur Erläuterung eines Ausführungs­ beispiels der erfindungsgemäßen CFRAM-Anordnung und

Fig. 2 ein Schaltbild zur Erläuterung einer bestehenden CFRAM-Anordnung.

Fig. 2 ist bereits eingangs erläutert worden. In den Figuren werden für einander entsprechende Bauteile jeweils die glei­ chen Bezugszeichen verwendet.

Die erfindungsgemäße CFRAM-Anordnung verwendet Feldeffekt­ transistoren vom Verarmungstyp als Auswahltransistoren T_Dep10 bis T_Dep13 und einen Feldeffekttransistor vom Anreicherungstyp für den Block-Select-Transistor T_Enh. Im übrigen entspricht der Aufbau der Schaltung von Fig. 1 derjenigen von Fig. 2.

Feldeffekttransistoren vom Verarmungstyp sind, wie bereits oben erwähnt wurde, bereits bei einer Gatespannung von 0 V leitend und werden durch ein negatives Potenzial an ihrem Gate ausgeschaltet.

Soll beispielsweise auf die Speicherzelle Z2 zugegriffen wer­ den, so muss der zugehörige Auswahltransistor C_ferro2 über die Wortleitung WL2 gesperrt werden. Dies wird dadurch erreicht, dass die Wortleitung WL2 auf ein negatives Potenzial - Vpp ge­ bracht wird, während alle anderen Auswahltransistoren Z0, Z1 und Z3 des Blocks durch Anlegen eines Potenzials von 0 V an die Wortleitungen WL0, WL1 und WL3 im geöffneten Zustand ge­ halten sind. Auch der Block-Select-Transistor T_Enh wird im lei­ tenden Zustand gehalten, was dadurch geschieht, dass an die Block-Select-Leitung BS und damit an sein Gate das hohe Poten­ zial Vpp gelegt wird. Nur an der zu der ausgewählten Spei­ cherzelle Z2 gehörenden Wortleitung WL2 liegt also ein von Null verschiedenes Potenzial an, während alle anderen Wort­ leitungen auf 0 V sind. Damit ist der ausgewählte Speicher­ kondensator C_ferro2 mit der Plattenleitung PL und der Bitleitung BL verbunden, so dass zum Auslesen oder Beschreiben der Spei­ cherzelle Z2 nun zwischen die Bitleitung BL und die Plat­ tenleitung PL ein entsprechender Potenzialverlauf angelegt werden kann.

Im Ruhezustand werden alle Auswahltransistoren, also auch der Auswahltransistor T_Dep12 leitend geschaltet, was dadurch ge­ schieht, dass an alle Wortleitungen WL0 bis WL3 das Potenzial 0 V angelegt wird. Auch an der Block-Select-Leitung BS liegen 0 V an, die erforderlich sind, um den Block-Select-Transistor T_Enh auszuschalten.

Es liegt so also im Ruhezustand eine für die Verhinderung von Leckströmen optimale Situation vor, da hier alle Wortleitungen WL0 bis WL3 sowie auch die Block-Select-Leitung BS auf 0 V ge­ halten sind.

Die Transistoren T_Dep10 bis T_Dep13 und T_Enh sind vorzugsweise MOS- Transistoren, welche in CMOS-Technologie ausgeführt sein kön­ nen.

Für den Block-Select-Transistor, an dem das Select-Signal BS liegt, kann anstelle eines Feldeffekttransistors vom Anreiche­ rungstyp auch ein Feldeffekttransistor vom Verarmungstyp, näm­ lich ein Block-Select-Transistor T_Dep1 verwendet werden, wie dies rechts unten in Fig. 1 gezeigt ist. Die Verwendung dieses Block-Select-Transistors T_Dep1 vereinfacht die Herstellung der CFRAM-Anordnung, da dann alle Transistoren vom gleichen Typ sind.

In diesem Fall muß allerdings im Ruhezustand eine negative Spannung an die Block-Select-Leitungen BS angelegt werden, um die Block-Select-Transistoren auszuschalten. Der herstellungs­ technische Vorteil wird also durch den Nachteil erkauft, dass im Ruhezustand an allen Block-Select-Leitungen BS ein von Null verschiedenes Potenzial anliegen muß. Dennoch bleibt ein Vor­ teil erhalten, da alle Wortleitungen auf 0 V gehalten werden können und die Anzahl der Wortleitungen in der Regel viel grö­ ßer ist als die Anzahl der Block-Select-Leitungen.

Die Auswahltransistoren T_Dep10 bis T_Dep13 vom Verarmungstyp leiten bei einer Gatespannung von 0 V. Beim Auslesen einer Speicher­ zelle innerhalb eines Blocks muss an die Plattenleitung PL ein Potenzial angelegt werden. Dieses Potenzial liegt dann auch am jeweiligen Kanal der leitenden Auswahltransistoren an. Je nach Einsatzspannung der Auswahltransistoren reicht dann jedoch un­ ter Umständen eine Gatespannung von 0 V nicht mehr aus, um die Auswahltransistoren im leitenden Zustand zu halten. Es kann so erforderlich sein, an die Wortleitungen der leitenden Auswahl­ transistoren während eines Zugriffes ein entsprechendes posi­ tives Potenzial anzulegen. Dieses von Null verschiedene Poten­ zial muß aber nur an die entsprechenden Auswahltransistoren eines ausgewählten Blockes und nur während eines Zugriffs an­ gelegt werden. Der Vorteil, dass im Ruhezustand die Wortlei­ tungen alle auf 0 V gehalten werden können, bleibt erhalten.

Ein Zugriff kann also dadurch realisiert werden, dass die Wortleitung der ausgewählten Speicherzelle auf negatives Po­ tenzial gebracht wird, was den Auswahltransistor dieser Spei­ cherzelle sperrt, und die übrigen Auswahltransistoren des be­ troffenen Blocks auf positives Potenzial gebracht werden, um ein ausreichendes Gate-Kanal-Potenzial an diese Transistoren zu legen, so dass sie leitend werden. Alle anderen Wortlei­ tungen der CFRAM-Anordnung können auf dem vorteilhaften Wert von 0 V verbleiben.

Bezugszeichenliste

T_Enh

Block-Select-Transistor
T_Dep10

bis T_Dep13

Auswahltransistoren vom Verarmungstyp
T_Enh0

bis T_Enh3

Auswahltransistoren vom Anreicherungstyp
Z0 bis Z3 Speicherzellen
C_ferro0

bis C_ferro3

Speicherkapazitäten
WL0 bis WL3 Wortleitungen
BS Block-Select-Leitung
BL Bitleitung
PL Plattenleitung

Claims (10)

1. CFRAM-Anordnung mit einer Vielzahl von Speicherzellen (Z0 bis Z3), die jeweils aus einem ferroelektrischen Speicherkon­ densator (C_ferro0 bis C_ferro3)und einem Auswahltransistor (T_Dep10 bis T_Dep13) bestehen, wobei jeweils einem Block von mehreren Auswahltransistoren (T_Dep10 bis T_Dep13) ein Block-Select-Transi­ stor (T_Enh) zugeordnet ist, die Auswahltransistoren (T_Dep10 bis T_Dep13) und der Block-Select-Transistor (T_Enh) zwischen einer Plattenleitung (PL) und einer Bitleitung (BL) liegen und die Auswahltransistoren (T_Dep10 bis T_Dep13) jeweils an Wortleitungen (WL0 bis WL3) angeschlossen sind, dadurch gekennzeichnet dass die Auswahltransistoren (T_Dep10 bis T_Dep13) Feldeffekttran­ sistoren vom Verarmungstyp sind.

2. CFRAM-Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass in jeder Speicherzelle (20 bis 23) der Auswahltransistor (T_Dep10 bis T_Dep13) mit seiner Source-Drain-Strecke parallel zum Speicherkondensator (C_ferro0 bis C_ferro3) liegt.

3. CFRAM-Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in dem Block von Auswahltransistoren (T_Dep10 bis T_Dep13) die­ se mit ihren Source-Drain-Strecke zueinander in Reihe liegen.

4. CFRAM-Anordnung nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass der Block-Select-Transistor (T_Enh) mit seiner Source- Drain-Strecke in Reihe zu den Source-Drain-Strecken der Aus­ wahltransistoren (T_Dep10 bis T_Dep13) liegt.

5. CFRAM-Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Wortleitungen (WL0 bis WL3) an die Gates der Auswahl­ transistoren (T_Dep10 bis T_Dep13) angeschlossen sind.

6. CFRAM-Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Block-Select-Transistor (T_enh) ein Feldeffekttransi­ stor vom Anreicherungstyp ist.

7. CFRAM-Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Block-Select-Transistor (T_Dep1) ein Feldeffekttransi­ stor vom Verarmungstyp ist.

8. CFRAM-Anordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet dass die Feldeffekttransistoren MOS-Transistoren sind.

9. CFRAM-Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass die MOS-Transistoren in CMOS-Technologie hergestellt sind.

10. CFRAM-Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass bei einem Zugriff die Wortleitung (WL0 bis WL3) einer ausgewählten Speicherzelle (Z0 bis Z3) auf negativem Potential liegt und alle übrigen Auswahltransistoren des zugehörigen Blocks auf ein negatives Potential gebracht sind.