DE10036863C2 - Treiberschaltung zur Abgabe eines einstellbaren Ausgangssignalstroms - Google Patents

Description

Die Erfindung bezieht sich auf eine Treiberschaltung zur Abgabe eines einstellbaren Ausgangssignalstroms an einem Treiberausgang, wobei der Ausgangssignalstrom jeweils dem einen oder dem anderen binären Datenwert eines Eingangssi­ gnals entspricht, mit n eingangsseitig und ausgangsseitig parallel geschalteten Teil-Treiberschaltungen, die einzeln zur Einstellung des Ausgangssignalstroms durch ein Einstell­ signal in einen aktiven Zustand oder einen inaktiven Zustand versetzbar sind und im aktiven Zustand an ihren Ausgängen jeweils einen einem konstanten Referenzstrom entsprechenden Teilsignalstrom in Abhängigkeit vom Datenwert des Eingangs­ signals liefern, wobei die Summe der Teilsignalströme dem eingestellten Ausgangssignalstrom entspricht.

Zur Erzeugung der den Dateneingängen von Prozessoren zuge­ führten Signale werden üblicherweise Treiberschaltungen benutzt, die dafür sorgen, daß diese an Steuersignale die aufgrund der Prozessorspezifikation einzuhaltenden Kriterien wie Spannungswert und Flankensteilheit eingehalten werden. Der Spannungswert wird dabei dadurch festgelegt, daß die Treiberschaltung einen bestimmten Ausgangsstrom erzeugt, der an einem mit dem Treiberausgang verbundenen Widerstand einen Spannungsabfall erzeugt, der dem gewünschten Spannungswert des Prozessoransteuersignals entspricht. Da verschiedene Prozessoren auch verschiedene Spannungswerte der Ansteuer­ signale erfordern, ist es wünschenswert, wenn die Treiber­ schaltung verschiedene Ausgangsströme liefern kann, die dann an dem am Ausgang angeschlossenen Widerstand dem gewünschten Spannungswert zur Folge haben. Zur Erfüllung dieser Anfor­ derung sind in einer bekannten Treiberschaltung mehrere Teil-Treiberschaltungen vorgesehen, die jeweils mit Hilfe eines Steuersignals in einen aktiven oder einen passiven Zustand versetzt werden können. Je nach dem, wieviele Teil- Treiberschaltungen sich im aktiven Zustand befinden, wird am Treiberausgang ein größerer oder kleinerer Strom geliefert, so daß mit einer entsprechenden Auswahl des am Ausgang ange­ schlossenen Widerstandes die gewünschte Ansteuerspannung für den jeweiligen Prozessor erzeugt werden kann.

Wenn mit Hilfe einer solchen Treiberschaltung ein Daten­ signal an einen Prozessor geliefert werden soll, werden mit der Anstiegsflanke des dem Treibereingang zugeführten Daten­ signals jeweils gleichzeitig so viele Teil-Treiberschaltun­ gen veranlaßt, an den Treiberausgang Strom zu liefern, wie dies zur Erzeugung der gewünschten Ansteuerspannung des Prozessors erforderlich ist. Dieses gleichzeitige Schalten der jeweils aktiven Teil-Treiberschaltungen führt jedoch zu einer steilen Anstiegsflanke des erzeugten Ansteuersignals, die wiederum zur Erzeugung von Störsignalen in der die Treiberschaltung und den Prozessor enthaltenden Schaltungs­ anordnung führt. Diese Störungen treten immer bei einem Wechsel des Eingangssignals von einem hohen zu einem nied­ rigen Wert und umgekehrt auf und sind um so stärker, je mehr Treiberschaltungen sich im aktiven Zustand befinden, also zur Erzeugung des Ausgangsstroms beitragen.

Außerdem ändert sich die Dauer der Anstiegsflanke in Abhängigkeit davon, wieviele Teil-Treiberschaltungen jeweils den aktiven Zustand haben, also zur Lieferung des Ausgangsstroms beitragen. Dies ist jedoch uner­ wünscht, da beispielsweise bei der Ansteuerung von Prozessoren unter anderem die Anstiegsdauer einer der Parameter ist, die in der jeweiligen Anwendung einge­ halten werden müssen. Eine Stromänderung sollte daher nicht zu einer Änderung der Dauer der Anstiegsflanke führen.

Aus der DE 42 00 680 A1 ist eine Treiberschaltung bekannt, bei der mit Hilfe von Teil-Treiberschaltungen unterschiedliche Ausgangsströme erzeugt werden können. Die auf das Schalten der Teil-Treiberschaltungen zurückzuführenden Signalstörungen werden bei dieser bekannten Treiberschaltung dadurch vermieden, daß die Flankensteilheit des Ausgangsstromanstiegs verringert wird, was zwangsläufig zu einer längeren Dauer der Anstiegsflanke führt.

Der Erfindung liegt die Aufgabe zugrunde, eine Trei­ berschaltung der eingangs angegebenen Art so auszuge­ stalten, daß die auf die Schaltvorgänge in den Teil- Treiberschaltungen zurückzuführenden Signalstörungen unabhängig von der Anzahl der sich im aktiven Zustand befindlichen Teil-Treiberschaltungen möglichst gering­ gehalten werden und eine Änderung des gewünschten Aus­ gangsstroms nicht zu einer Änderung der Dauer der Anstiegsflanken führt.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß das Eingangssignal an eine erste Teil-Treiberschaltung direkt und an die zweite bis n-te Teil-Treiberschal­ tung über 1, 2 . . . bzw. n - 1 Verzögerungsglieder um 1 × Δt, 2 × Δt . . . . bzw. (n - 1) × Δt verzögert angelegt wird, und daß eine Steuereinheit vorgesehen ist, die die Einstellsignale für die Teil-Treiberschaltungen so erzeugt, daß für jeden einzustellenden Ausgangsstrom zumindest die erste und die n-te Teil-Treiberschaltung in den aktiven Zustand versetzt sind.

In der erfindungsgemäßen Treiberschaltung wird durch das verzögerte Zuführen des Eingangssignals erreicht, daß die Anstiegsflanke des Ausgangsstroms verlangsamt wird, so daß die auf die Flankensteilheit zurückzufüh­ renden Störungen deutlich verringert werden. Da aber bei der Erzeugung des gewünschten Ausgangsstroms stets die erste und die n-te Teil-Treiberschaltung den akti­ ven Zustand haben, bleibt die Dauer des Anstiegs vom niedrigsten zum höchsten Wert stets gleich. Auch die Störungen, die auf die Belastungen der Versorgungsspan­ nungsquelle durch das Einschalten der Teilsignalströme zurückzuführen sind, werden reduziert, da an einem Zeitpunkt jeweils nur ein Teilsignalstrom eingeschaltet wird, auch wenn zur Erzeugung des gewünschten Ausgangs­ signalstroms mehrere Teilsignalströme eingeschaltet werden müssen.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Aus der Ausgestaltung gemäß Anspruch 4 ergibt sich der Vorteil, daß bei den in den Teil- Treiberschaltungen stattfindenden Schaltvorgängen dafür gesorgt wird, daß jeder Zeit zumindest in einem der beiden Stromzweige der Referenzstrom fließt, so daß die Versor­ gungsspannungsquelle stets gleichmäßig belastet ist und somit über die Versorgungsspannungsleitung keine Störungen hervorgerufen werden können.

Bei Anwendung des erfindungsgemäßen Verfahrens wird er­ reicht, daß unabhängig von der Größe des einzustellenden Ausgangssignalstroms, also von der Anzahl der jeweils akti­ ven Teil-Treiberschaltungen stets die gleiche Zeitdauer vom Beginn des Stromanstiegs bis zum Erreichen des jeweiligen Maximalwerts vorliegt. Dadurch ist es möglich, daß mit der erfindungsgemäßen Treiberschaltung auch bei der Anwendung mit unterschiedlichen Prozessoren, für die unterschiedliche Ausgangssignalströme erzeugt werden müssen, die jeweiligen Prozessorspezifikationen bezüglich des Prozessoreingangs­ signals eingehalten werden können.

Die Erfindung wird nun anhand der Zeichnungen beispielshal­ ber erläutert. Es zeigen:

Fig. 1 ein schematisches Schaltbild der erfindungsgemäßen Treiberschaltung,

Fig. 2 eine Tabelle zur Erläuterung der Treiberschaltung von Fig. 1 und

Fig. 3 einen Schaltbild einer der Teil-Treiberschaltungen von Fig. 1.

Die Treiberschaltung 10 von Fig. 1 dient dazu, einen ein­ stellbaren Strom durch einen Widerstand RP zu erzeugen, der an diesem Widerstand RP einen an einem Ausgang 12 abgreif­ baren Spannungsabfall erzeugt, der das Ausgangssignal OUT darstellt. Dieses Ausgangssignal OUT soll dabei den Daten­ wert des einem Eingang 14 zugeführten Eingangssignals INP repräsentieren. Da die Treiberschaltung als differenzielle Schaltung ausgeführt ist, erzeugt sie auch einen durch einen Widerstand RN fließenden Strom, der an einem Ausgang 16 einen Spannungsabfall erzeugt, der das komplementäre Aus­ gangssignal OUTN darstellt, das den Datenwert eines dem Eingang 18 zugeführten komplementären Eingangssignals INN repräsentiert.

Wie zu erkennen ist, weist die Treiberschaltung 10 einen Eingang 19 auf, dem ein Referenzstrom I_ref zugeführt wird. Es sind sieben Teil-Treiberschaltungen TT1 bis TT7 vorge­ sehen, die jeweils einen Aktivierungseingang 20 aufweisen und mit Hilfe eines diesem Aktivierungseingang 20 zugeführten Einstellsignals in einen aktiven oder einen passiven Zustand versetzt werden können. Ferner weisen die Teil- Treiberschaltungen TT1 bis TT7 jeweils einen Direkteingang 22 für das dem Eingang 14 zugeführte direkte Eingangssignal INP sowie einen Komplementeingang 24 für das dem Eingang 18 zugeführte komplementäre Eingangssignal INN auf. Der Refe­ renzstrom I_ref wird den Teil-Treiberschaltungen TT1 bis TT7 jeweils an einem Eingang 26 zugeführt. Ferner weist jede Teil-Treiberschaltung TT1 bis TT7 einen Direktausgang 28 zur Abgabe des Stroms zur Erzeugung des Ausgangssignals OUT sowie einen Komplementausgang 30 zur Abgabe des Stroms zur Erzeugung des komplementären Ausgangssignals OUTN auf. Der Übersichtlichkeit der Darstellung wegen sind die einzelnen Eingänge und Ausgänge der Teil-Treiberschaltungen TT1 bis TT7 nur bei der ersten Teil-Treiberschaltung TT1 mit Bezugs­ zeichen versehen. Das dem Eingang 14 zugeführte direkte Eingangssignal INP wird dem Direkteingang 22 der ersten Trei­ berschaltung TT1 unverzögert und den weiteren Teil-Treiber­ schaltungen TT2 bis TT7 jeweils über ein Verzögerungsglied DP1 bis DP6 zugeführt. In gleicher Weise wird das an den Eingang 18 angelegte komplementäre Eingangssignal INN dem Komplementeingang 24 der ersten Teil-Treiberschaltung TT1 unverzögert und den Komplementeingängen der weiteren Trei­ berschaltungen TT2 bis TT7 über Verzögerungsglieder DN1 bis DN6 zugeführt.

Eine Steuereinheit 32 kann in Abhängigkeit von einem ihrem Eingang 34 zugeführten Steuersignal an ihren Ausgängen S1 bis S5 Einstellsignale EN1-EN5 abgeben, mit deren Hilfe die Teil-Treiberschaltungen TT1 bis TT7 zur Erzielung der gewünschten Stromwerte durch die Widerstände RP und RN in den aktiven oder passiven Zustand versetzt werden können, in dem sie zur Erzeugung des gewünschten Ausgangssignalstroms beitragen oder nicht beitragen.

Im hier beschriebenen Beispiel sei angenommen, daß der durch die Widerstände RP und RN fließende Strom auf Werte einge­ stellt werden soll, die dem vierfachen, fünffachen, sechsfachen oder siebenfachen Wert des Referenzstroms I_ref ent­ sprechen. Da jede der Teil-Treiberschaltungen TT1 bis TT7 mit dem Strombeitrag I_ref zum gesamten Ausgangssignalstrom beiträgt, müssen also zur Erzeugung des vierfachen Werts vier der Teil-Treiberschaltungen aktiv sein. In der Tabelle von Fig. 2 ist angegeben, wie diese Einstellung des Aus­ gangssignalstroms durch Verwendung einer unterschiedlichen Anzahl aktiver Teil-Treiberschaltungen erzielt wird.

Wenn beispielsweise der Ausgangssignalstrom den vierfachen Wert des Referenzstroms I_ref haben soll, dann haben die Einstellsignale EN1 und EN2 den niedrigen Signalwert L und die Einstellsignale EN3, EN4 und EN5 haben jeweils den hohen Signalwert H. Aufgrund der aus Fig. 1 ersichtlichen Ver­ drahtung werden mit diesen Signalen die Teiltreiberschal­ tungen TT1, TT3, TT5 und TT7 in den aktiven Zustand ver­ setzt, was auch aus dem rechten Abschnitt der Tabelle von Fig. 2 durch die Markierung mit X bei den entsprechenden Teil-Treiberschaltungen hervorgeht. Die Gründe dafür, warum die Teil-Treiberschaltungen in der aus Fig. 2 ersichtlichen Weise zur Erzielung der gewünschten Ausgangssignalströme in den aktiven Zustand versetzt werden, werden anschließend noch näher erläutert.

Wenn sich im angenommenen Fall bei aktiven Teil-Treiber­ schaltungen TT1, TT3, TT5 und TT7 das direkte Eingangssignal INP am Eingang 14 und Datenwert "L" auf den Datenwert "H" ändert, dann bewirkt dies, daß die Teil-Treiberschaltung TT1 an ihrem Direktausgang 28 praktisch unverzögert den Refe­ renzstrom I_ref abgibt. Bei einer Verzögerung von Δt der einzelnen Verzögerungsglieder DP1 bis DP6 liefert auch die Teil-Treiberschaltung TT3 nach einer Verzögerung um 2 × Δt den Ausgangsstrom I_ref an ihrem Komplementausgang 30. Nach einer weiteren Verzögerung um 2 × Δt liefert auch die Teil- Treiberschaltung TT5 den Referenzstrom I_ref an ihrem Komple­ mentausgang 30, bis schließlich die Teil-Treiberschaltung TT7 um weitere 2 × Δt verzögert das direkte Eingangssignal INP empfängt und an ihrem Komplementausgang 30 den Referenzstrom I_ref abgibt. Durch den Widerstand RP fließt somit ein zuneh­ mend größer werdender Strom bis zum vierfachen Wert des Referenzstroms I_ref, der den am Ausgang 12 als Ausgangs­ signal OUT auftretenden Spannungsabfall hervorruft. Mit diesem Spannungswert kann dann der Prozessor angesteuert werden, mit dem die Treiberschaltung 10 zusammenarbeitet.

Das komplementäre Eingangssignal INN am Eingang 18 ändert im geschilderten Fall seinen Datenwert vom Wert "H" zum Wert "L", was zur Folge hat, daß mit entsprechender Verzögerung über die Verzögerungsglieder DN1 bis DN6 der durch den Widerstand RN fließende Strom in vier Schritten vom vier­ fachen Wert des Referenzstroms I_ref bis auf 0 abnimmt. Ebenso wie der Anstieg des Stroms durch den Widerstand RP beträgt die Zeitdauer des Absinkens des Stroms durch den Widerstand RN insgesamt 6 × Δt.

Die Umschaltvorgänge der Eingangssignale INP und INN vom hohen Datenwert zum niedrigen und umgekehrt führen somit nicht zu großen sprunghaften Stromänderungen, sondern die Stromänderungen erfolgen stufenweise mit den entsprechenden Verzögerungszeiten durch die Verzögerungsglieder DP1 bis DP6 bzw. DN1 bis DN6, so daß relativ langsame Schaltflanken entstehen, die nicht zu großen Störungen führen. Aufgrund des langsamen Stromanstiegs und Stromabfalls treten einer­ seits keine Hochfrequenzstörungen auf, und andererseits ergeben die jeweils nur kleinen Stromänderungen keine sprunghaften Be- bzw. Entlastungen der Versorgungsspan­ nungsquelle, so daß auch über diesen Weg keine Störungen in der Gesamtschaltung hervorgerufen werden, von der die Treiberschaltung 10 nur eine Komponente darstellt.

Wenn mit der Treiberschaltung 10 ein Prozessor angesteuert werden soll, der eine höhere Ansteuerspannung erfordert, muß durch die Widerstände RP und RN ein größerer Strom erzeugt werden. Es soll beispielsweise der sechsfache Wert des Referenzstroms I_ref erzeugt werden, dann wird dies dadurch erreicht, daß die Steuereinheit 32 durch ein entsprechendes Signal an ihrem Steuereingang 34 so betätigt wird, daß an ihren Ausgängen S1 bis S4 Einstellsignale mit dem Wert "L" und am Ausgang S5 ein Einstellsignal mit dem Wert "H" abgegeben werden. Dies hat zur Folge, daß die Teiltreiber­ schaltungen TT1, TT3, TT4, TT5, TT6 und TT7 in den aktiven Zustand versetzt werden und somit zur Erzeugung des Aus­ gangssignalstroms beitragen. Da auch in diesem Fall sowohl die Teiltreiberschaltung T1, die die Eingangssignale von den Eingängen 14 und 18 unverzögert empfängt, als auch die Teil­ treiberschaltung TT7, die diese Eingangssignale mit der maximal möglichen Verzögerung empfängt, ergibt sich in den Widerständen RP und RN die gleiche Zeitdauer für die Ände­ rung des Stroms vom minimalen zum maximalen bzw. vom maxi­ malen zum minimalen Wert bei den entsprechenden Umschalt­ vorgängen der Eingangssignale.

Da bei allen einstellbaren Stromwerten die Teiltreiberschal­ tung TT1 und die Teiltreiberschaltung TT7 im aktiven Zustand sind, ergibt sich stets die gleiche Zeitdauer für die Strom­ änderungen in den Widerständen RP und RN bei den entspre­ chenden Umschaltvorgängen der Eingangssignale INP und INN. Aufgrund dieses Verhaltens können die für die anzusteuernden Prozessoren einzuhaltenden Spezifikationen hinsichtlich der Anstiegs- und Abfallflanken der Ansteuersignale zuverlässig eingehalten werden, da die Dauer der Flanken unabhängig von dem jeweils erzeugten Ausgangssignalstrom ist.

In Fig. 3 ist das Schaltbild einer Teil-Treiberschaltung dargestellt, wie sie in der Treiberschaltung von Fig. 1 verwendet werden. Die Teil-Treiberschaltung enthält zwei zueinander parallele Stromzweige mit jeweils einem p-Kanal- Feldeffekttransistor P1 und P2, wobei der Drain-Anschluß des Feldeffekttransistors P1 den Direktausgang 30 bildet, der mit dem Widerstand RN und dem Ausgang 16 verbunden ist, während der Drain-Anschluß des Feldeffekttransistors P2 den Direktausgang 28 bildet, der mit dem Widerstand RP und dem Ausgang 12 verbunden ist. Die beiden Widerstände RP und RN sind für alle Teil-Treiberschaltungen TT1 bis TT7 gemeinsam vorhanden.

Die Source-Anschlüsse der Feldeffekttransistoren P1 und P2 sind miteinander und mit dem Drain-Anschluß eines p-Kanal- Feldeffekttransistors P3 verbunden, dessen Source-Anschluß an der Versorgungsspannung V_cc liegt. Dieser Feldeffekt­ transistor P3 bildet zusammen mit einem weiteren p-Kanal- Feldeffekttransistor P4 eine Stromspiegelschaltung, die dafür sorgt, daß durch die Source-Drain-Strecke des Feldef­ fekttransistors P3 der dem Eingang 20 zugeführte Referenz­ strom I_ref fließt. Der Feldeffekttransistor P4 ist für alle Teil-Treiberschaltungen TT1 bis TT7 gemeinsam vorhanden. Durch diese Stromspiegelschaltung wird daher in jeder Teil- Treiberschaltung in die Source-Drain-Strecke des entspre­ chenden Feldeffekttransistors P3 der Referenzstrom I_ref gespiegelt.

Die Feldeffekttransistoren P1 und P2 werden vom direkten Eingangssignal INP bzw. vom komplementären Eingangssignal INN jeweils über eine Verzögerungsschaltung D1 bzw. D2 an­ gesteuert, deren Wirkungsweise im einzelnen noch genauer erläutert wird. Die Verzögerungsschaltung D1 enthält drei in Serie geschaltete Feldeffekttransistoren, nämlich zwei p- Kanal-Feldeffekttransistoren P5 und P6 sowie einen n-Kanal- Feldeffekttransistor N1 zwischen der Versorgungsspannungs­ leitung 36 und der Masseleitung 38. Die Gate-Anschlüsse der Feldeffekttransistoren P5 und N1 sind miteinander verbunden, und der Gate-Anschluß des Feldeffekttransistors P6 mit dem Ausgang eines Verzögerungsglieds 42 verbunden ist. Dem Verzögerungsglied 42 der Verzögerungsschaltung D1 wird das direkte Eingangssignal INP über eine NOR-Schaltung 44 zuge­ führt, deren erster Eingang der Direkteingang 22 der Teil- Treiberschaltung ist, während ihr zweiter Eingang der Ein­ gang 20 für das Einstellsignal ist.

Die Verzögerungsschaltung D2 enthält ebenfalls eine Serien­ schaltung aus drei Feldeffekttransistoren, nämlich einem p- Kanal-Feldeffekttransistor P7 und einem p-Kanal-Feldeffekttransistor P8 sowie einem n-Kanal-Feldeffekttransistor N2 zwischen der Versorgungsspannungsleitung 36 und der Masse­ leitung 38. Die Gate-Anschlüsse der Feldeffekttransistoren P7 und N2 sind miteinander, verbunden, und der Gate-Anschluß des Feldeffekttransistors P8 mit dem Ausgang eines Verzöge­ rungsglieds 48 verbunden ist. Das Verzögerungsglied 48 empfängt das komplementäre Eingangsignal INN über eine NOR- Schaltung 50, deren erster Eingang der Komplementeingang 24 der Teiltreiberschaltung ist, während der zweite Eingang mit dem Eingang 20 für das Einstellsignal verbunden ist.

Das Einstellsignal vom Eingang 20 wird über einen Negator 52 auch dem Gate-Anschluß eines p-Kanal-Feldeffekttransistors P9 zugeführt, der parallel zum Feldeffekttransistor P3 liegt.

Die Teil-Treiberschaltung von Fig. 3 arbeitet wie folgt:
Zunächst wird angenommen, daß sich die Teil-Treiberschaltung im aktiven Zustand befindet, was dadurch erreicht wird, daß an den Eingang 20 ein Einstellsignal mit dem Signalwert "L", also ein Signal mit niedrigem Spannungswert angelegt wird. Dies hat zur Folge, daß das Ausgangssignal der beiden NOR-Schaltungen 44 und 50 jeweils den komplementären Wert wie das den Eingängen 22 und 24 zugeführte Signal INP bzw. INN hat.

Weiterhin wird angenommen, daß ein statischer Zustand vor­ liegt, in dem das direkte Eingangssignal INP am Direktein­ gang 22 den Signalwert "H", also einen hohen Spannungswert hat, während das komplementäre Signal INN am Komplementein­ gang 24 den niedrigen Signalwert "L", also einen niedrigen Spannungswert hat. Am Ausgang der NOR-Schaltung 44 liegt somit ein Signal mit niedrigem Spannungswert, das auch an den verbundenen Gate-Anschlüssen der Feldeffekttransistoren N1 und P5 anliegt. Der Feldeffekttransistor N1 ist dadurch gesperrt, während sich der Feldeffekttransistor P5 im lei­ tenden Zustand befindet. Im statischen Zustand liegt auch am Gate-Anschluß des Feldeffekttransistors P6 das Signal mit niedrigem Spannungswert, so daß sich auch dieser Feldeffekt­ transistor P6 im leitenden Zustand befindet. Dies hat zur Folge, daß am Gate-Anschluß des Feldeffekttransistors P1 eine hohe Spannung liegt, die diesen Feldeffekttransistor in den gesperrten Zustand versetzt. Über diesen Feldeffekttran­ sistor kann daher der durch die erwähnte Spiegelung im Transistor P3 erzeugte Strom I_ref nicht fließen, so daß als Folge auch kein Strom durch den Widerstand RN nach Masse fließt. Am Ausgang 16 liegt somit das Ausgangssignal OUTN mit niedrigem Signalwert, also ein zum angenommenen Ein­ gangssignal INP komplementäres Signal. Das am Komplement­ eingang 24 anliegende komplementäre Eingangssignal INN versetzt über die NOR-Schaltung 50 die Feldeffekttran­ sistoren P7 und P8 in den gesperrten Zustand, während der Feldeffekttransistor N2 leitend wird. Dies hat zur Folge, daß am Gate-Anschluß des Feldeffekttransistors P2 ein Signal mit niedrigem Spannungswert anliegt, das diesen Feldeffekt­ transistor in den leitenden Zustand versetzt. Somit fließt über diesen Feldeffekttransistor P2 der im Feldeffekttran­ sistor P3 durch Spiegelung generierte Referenzstrom I_ref über den Widerstand RP nach Masse. Dieser Strom hat einen Spannungsabfall zur Folge, der als Ausgangssignal OUT am Direktausgang 12 auftritt. Der Signalwert am Ausgang 12 entspricht somit in diesem statischen Zustand dem Signalwert "H" des direkten Eingangssignals INP, während das Signalwert des Ausgangssignals OUTN dem Signalwert "L" des komplemen­ tären Eingangssignals INN entspricht.

Da, wie ohne weiteres zu erkennen ist, die Schaltung von Fig. 3 symmetrisch aufgebaut ist, ergibt sich das gleiche Verhalten im anderen statischen Zustand, wenn das direkte Eingangssignal INP den niedrigen Signalwert "L" und das komplementäre Eingangssignal INN den hohen Signalwert "H" hat. In diesem Fall ist der Feldeffekttransistor P1 leitend, während der Feldeffekttransistor P2 gesperrt ist, so daß dementsprechend am Widerstand RN ein Spannungsabfall auf­ tritt, der das Ausgangssignal OUTN darstellt, während durch den Widerstand RP kein Strom fließt, das Ausgangssignal OUT somit einen niedrigen Signalwert entsprechend dem Signalwert des direkten Eingangssignals INP hat.

Es wird nun der Fall betrachtet, daß das direkte Eingangs­ signal INP den niedrigen Signalwert "L" hat und auf den hohen Signalwert "H" umschaltet. Dementsprechend erfolgt am Komplementeingang 24 eine Umschaltung des komplementären Eingangssignals vom hohen Signalwert "H" auf den niedrigen Signalwert "L". Sobald am Direkteingang 22 der hohe Signal­ wert "H" anliegt, tritt am Ausgang der NOR-Schaltung 44 ein Signal mit dem niedrigen Signalwert "L" auf. Dieses Signal gelangt unverzögert an die Gate-Anschlüsse der Feldeffekt­ transistoren N1 und P5. Der Feldeffekttransistor N1 wird dadurch gesperrt, und der Feldeffekttransistor P5 geht in den leitenden Zustand über. Dies hat auf den leitenden Feldeffekttransistor P1 keinen Einfluß, solange der Feld­ effekttransistor P6 noch gesperrt ist. Erst wenn nach der durch das Verzögerungsglied 42 hervorgerufenen Verzögerung auch an den Gate-Anschluß des Feldeffekttransistors P6 das Signal mit dem niedrigen Wert "L" gelangt, geht auch dieser Feldeffekttransistor in den leitenden Zustand über, so daß an den Gate-Anschluß des Feldeffekttransistors P1 ein der Versorgungsspannung Vcc entsprechendes Signal gelangt, das diesen Feldeffekttransistor sperrt. Es ist hier zu beachten, daß das Sperren dieses Transistors P1 mit einer durch das Verzögerungsglied 42 hervorgerufenen Verzögerung erfolgt. Das am Ausgang OUTN vorhandene Signal mit dem hohen Signal­ wert "H" bleibt also für die Dauer dieser Verzögerung noch vorhanden, obwohl das direkte Eingangssignal INP bereits den anderen Zustand angenommen hat.

Auf Seiten des Komplementeingangs 24 erfolgt ein Umschalten des komplementären Eingangssignals vom Signalwert "H" auf den Signalwert "L", was zur Folge hat, daß am Ausgang der NOR-Schaltung 50 ein Signal mit dem hohen Signalwert "H" auftritt. Dieses Signal gelangt unverzögert an die verbun­ denen Gate-Anschlüsse der Feldeffekttransistoren N2 und P7, wodurch der Feldeffekttransistor N2 in den leitenden Zustand versetzt wird, während der Feldeffekttransistor P7 gesperrt wird. Diese Umschaltvorgänge der Feldeffekttransistoren N2 und P7 erfolgen unmittelbar mit dem Umschalten des komple­ mentären Eingangssignals INN, was zur Folge hat, daß der Feldeffekttransistor P2 unverzögert in den leitenden Zustand übergeht, so daß dementsprechend unverzögert auch das direkte Ausgangssignal OUT am Ausgang 12 den hohen Signal­ wert "H" annimmt. Nach einer Verzögerung durch das Verzö­ gerungsglied 48 gelangt das Signal mit dem hohen Signalwert auch an den Gate-Anschluß des Feldeffekttransistors P8, der dadurch gesperrt wird. Dies hat keine Auswirkung, da in diesem Schaltungszweig bereits der Feldeffekttransistor P7 gesperrt worden ist.

Die geschilderte Wirkungsweise zeigt, daß sich der Übergang des Feldeffekttransistors P1 vom leitenden in den gesperrten Zustand und der Übergang des Feldeffekttransistors P2 vom gesperrten in den leitenden Zustand um die Verzögerungszeit der Verzögerungsglieder 42 bzw. 48 überlappen. Dies hat zur Folge, daß kein Zeitpunkt vorhanden sein kann, an dem sich die beiden Transistoren im gesperrten Zustand befinden. Ohne das Vorsehen der Verzögerungsglieder 42 und 48 könnte auf­ grund unterschiedlicher, toleranzbedingter Signallaufzeiten in der Schaltung der Zustand eintreten, daß kurzzeitig beide Feldeffekttransistoren P1 und P2 gesperrt sind, was zu einer Belastungsänderung der die Versorgungsspannung Vcc liefern­ den Quelle führen würde. Diese Belastungsschwankung kann sich als Störung in einer elektronischen Schaltung bemerkbar machen, in der die hier beschriebene Treiberschaltung ver­ wendet wird. Durch die herbeigeführte Überlappung ist sichergestellt, daß immer zumindest durch einen der beiden Transistoren P1 oder P2 der Strom I_ref fließt, so daß immer die gleichen Belastungsverhältnisse der Versorgungsspannungsquelle vorliegen.

Aufgrund des symmetrischen Aufbaus der Teil-Treiberschaltung von Fig. 3 ergeben sich beim Umschalten des direkten Eingangssignals INP vom niedrigen Signalwert "L" auf den hohen Signalwert "H" und dem zugehörigen Umschalten des komplemen­ tären Eingangssignals INN vom hohen Signalwert "H" auf den niedrigen Signalwert "L" die jeweils entsprechenden Über­ gänge der Feldeffekttransistoren vom leitenden in den ge­ sperrten Zustand und umgekehrt, wobei auch hierbei gewähr­ leistet ist, daß zu keinem Zeitpunkt die beiden Feldeffekt­ transistoren P1 und P2 gesperrt sind, sondern wie im zuvor geschilderten Fall eine Überlappung der Zustandsänderungen in der Weise eintritt, daß zu jedem Zeitpunkt zumindest einer der beiden Transistoren den leitenden Zustand hat.

Mit Hilfe des Einstellsignals EN am Eingang 20 kann die Treiberschaltung von Fig. 3 in den inaktiven Zustand versetzt werden. Wenn dieses Einstellsignal EN den hohen Signalwert "H" hat, tritt am Ausgang der beiden NOR- Schaltungen 44 und 50 jeweils ein Signal mit dem niedrigen Wert "L" auf, das zur Folge hat, daß die beiden Feldeffekt­ transistoren P1 und P2 gesperrt werden, so daß durch keinen der Widerstände RP und RN Strom fließen kann, der einen Spannungsabfall an einem der Ausgänge 12 bzw. 16 erzeugen könnte. In diesem Zustammenhang ist zu bemerken, daß das Umschalten der Teil-Treiberschaltung vom aktiven in den inaktiven Zustand nur einmal vorgenommen wird, wenn durch das Signal am Eingang 34 der Steuereinheit 32 festgelegt wird, wie hoch der durch die Treiberschaltung einzustellende Ausgangssignalstrom sein soll. Daher führt dieses gleich­ zeitige Sperren der Transistoren P1 und P2 nicht zu den Störungen, die beim periodischen Umschalten der Eingangs­ signale INP und INN zwischen den beiden Signalwerten auf­ treten würden, wenn die oben geschilderte Überlappung der leitenden Zeitperioden der Feldeffekttransistoren P1 und P2 nicht vorgesehen wäre.

Claims (5)

1. Treiberschaltung zur Abgabe eines einstellbaren Aus­ gangssignalstroms an einem Treiberausgang, wobei der Ausgangssignalstrom jeweils dem einen oder dem ande­ ren binären Datenwert eines Eingangssignals ent­ spricht, mit n eingangsseitig und ausgangsseitig parallel geschalteten Teil-Treiberschaltungen, die einzeln zur Einstellung des Ausgangssignalstroms durch ein Einstellsignal in einen aktiven Zustand oder einen inaktiven Zustand versetzbar sind und im aktiven Zustand an ihren Ausgängen jeweils einen einem konstanten Referenzstrom entsprechenden Teil­ signalstrom in Abhängigkeit vom Datenwert des Ein­ gangssignals liefern, wobei die Summe der Teilsi­ gnalströme dem eingestellten Ausgangssignalstrom entspricht, dadurch gekennzeichnet, daß das Ein­ gangssignal an eine erste Teil-Treiberschaltung (TT1) direkt und an die zweite bis n-te Teil-Trei­ berschaltung (TT2-TT7) über 1, 2, . . . bzw. n - 1 Ver­ zögerungsglieder (DP1-DP6, DN1-DN6) um 1 × Δt, 2 × Δt . . . bzw. (n - 1) × Δt verzögert angelegt wird, und daß eine Steuereinheit (32) vorgesehen ist, die die Ein­ stellsignale für die Teil-Treiberschaltungen (TT1- TT7) so erzeugt, daß für jeden einzustellenden Aus­ gangsstrom zumindest die erste (TT1) und die n-te Teil-Treiberschaltung (TT7) in den aktiven Zustand versetzt sind.

2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Teil-Treiberschaltungen (TT1-TT7) differenzielle Treiberschaltungen sind, die einen Direkteingang (22) für das direkte Eingangssignal (INP) und einen Komplementeingang (24) für das komplementäre Eingangssignal (INN) sowie einen Direktausgang (12) zur Abgabe eines dem direkten Eingangs­ signal (INP) entsprechenden Ausgangssignalstroms und einen Komplementausgang (16) zur Abgabe des komplementären Aus­ gangssignalstroms aufweist, und daß sowohl das direkte Eingangssignal (INP) als auch das komplementäre Eingangs­ signal (INN) den Eingängen (22, 24) der Teil-Treiberschal­ tungen (TT1-TT7) über Verzögerungsglieder (DP1-DP6, DN1-DN6) zugeführt werden.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich­ net, daß jede Teil-Treiberschaltung (TT1-TT7) einen Strom­ zweig (P3, P2) von einer den Referenzstrom liefernden Strom­ quelle zum Direktausgang (12) und einen Stromzweig (P3, P1) von dieser Stromquelle zum Komplementausgang (16) aufweist, daß jeder Stromzweig einen Schalter (P1, P2) enthält, von denen der eine vom direkten Eingangssignal (INP) und der andere vom komplementären Eingangssignal (INN) so gesteuert wird, daß immer wenigstens einer der beiden Schalter (P1, P2) geschlossen ist.

4. Treiberschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Schalter (P1, P2) von MOS-Feldeffekttransistoren gebildet sind, daß jede Teil-Treiberschaltung (TT1-TT7) eine erste Verzögerungsschaltung (D1) enthält, die eine Spannung zur Steuerung des dem Eingang (22) für das direkte Eingangs­ signal (INP) zugeordneten MOS-Feldeffekttransistor erzeugt und eine zweite Verzögerungsschaltung (D2) enthält, die eine Spannung zur Steuerung des dem Eingang (24) für das komple­ mentäre Eingangssignal (INN) zugeordneten MOS-Feldeffekt­ transistor erzeugt, wobei diese Verzögerungsschaltungen (D1, D2) bei einer Änderung des Datenwerts des Eingangssignals die von ihnen erzeugte Spannung zum Umschalten der von ihnen gesteuerten MOS-Feldeffekttransistoren vom gesperrten in den leitenden Zustand diesen MOS-Feldeffekttransistoren unver­ zögert zuführt, und die von ihnen erzeugte Spannung zum Umschalten der MOS-Feldeffekttransistoren vom leitenden in den gesperrten Zustand diesen MOS-Feldeffekttransistoren verzögert zuführt.

5. Verfahren zur Erzeugung eines einstellbaren Ausgangs- Signalstroms unter Verwendung einer Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zur Ab­ gabe eines minimalen Ausgangs-Signalstroms mit dem zweifa­ chen Wert des Referenzstroms (I_ref) durch das Einstellsignal die das Einstellsignal direkt empfangende Teil-Treiber­ schaltung (TT1) und die das Einstellsignal mit einer Verzö­ gerung von (n - 1) × Δt empfangende Teil-Treiberschaltung (TT7) in den aktiven Zustand versetzt werden und daß zur Abgabe höherer Ausgangs-Signalströme weitere Teil-Treiberschaltun­ gen (TT2-TT6) durch das Einstellsignal in den aktiven Zustand versetzt werden, denen das Einstellsignal mit unterschiedlichen Verzögerungen zwischen Δt und (n - 1) × Δt zugeführt wird.