DE10036446B4

DE10036446B4 - Vorrichtung zum Erzeugen einer Speicheradresse, Mobilstation und Verfahren zum Schreiben/Lesen von Daten

Info

Publication number: DE10036446B4
Application number: DE10036446A
Authority: DE
Inventors: Joo Heung Lee
Original assignee: LG Information and Communications Ltd
Current assignee: LG Electronics Inc
Priority date: 1999-07-30
Filing date: 2000-07-26
Publication date: 2008-12-24
Anticipated expiration: 2020-07-27
Also published as: US6788617B1; CN1282918A; DE10036446A1; KR20010011874A; CN1217266C; KR100357126B1

Abstract

Es wird eine Vorrichtung zum Erzeugen von Speicheradressen, die zum Erzeugen von Speicheradressen geeignet ist, die in Zeilen/Spaltenrichtungen mit Bezug auf Daten transponiert sind, die darin aufeinanderfolgend gespeichert sind, sowie eine Mobilstation, die die selbe Vorrichtung verwendet, und ein Verfahren zum Schreiben/Lesen von Daten geschaffen. Die Vorrichtung enthält einen Zähler, der 2<SUP>2n</SUP> aufeinanderfolgende Adressen in 2n-Bitströmen erzeugt, um Adressen in Zeilenrichtung zu schaffen, und einen Barrel-Shifter, der die erzeugten 2n-Bitströme um "n" Bits verschiebt, um Adressen in Spaltenrichtung zu schaffen. Dadurch wird die Schaltungsanordnung eines Bildcodierers der Mobilstation oder einer Verschachtelungseinrichtung in einem mobilen Kommunikaltionssystem reduziert und es wird eine schnellere Operationsgeschwindigkeit erreicht.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Transponierungsspeicher und insbesondere auf eine Vorrichtung, die Speicheradressen erzeugt.
2. Hintergrund der verwandten Technik
Ein Transponierungsspeicher wird in einem mobilen Kommunikationssystem in einem Codierer, in einem Decodierer oder in einer Verschachtelungseinrichtung verwendet. In einer Mobilstation mit Bildübertragungsfunktion codiert der Codierer Bilddaten zur Übertragung an einen Gegenteilnehmer und der Decodierer empfangt die codierten Bilddaten und decodiert sie in die ursprünglichen Bilddaten. Die Verschachtelungseinrichtung ist vorgesehen, um einen Bündelungsfehler der Daten zu minimieren, die in einem Kommunikationssystem des CDMA-Typs übertragen werden.
Es werden nun der Codierer und der Decodierer der Mobilstation beschrieben. 1 erläutert einen Blockschaltplan, der einen Teil eines Codierers der verwandten Technik zeigt.
Wie in 1 gezeigt ist, ist der Codierer des Standes der Technik mit einem 2D DCT-Abschnitt 100 zum Empfangen von Bilddaten und zum zweimaligen Anwenden einer diskreten Kosinus-Transformation (DCT) auf Bilddaten, mit einem Quantisierungsabschnitt 110 zum Empfangen und zum Quantisieren der Bilddaten vom DCT-Abschnitt 100 und mit einem Zickzack-Abtastblock 120 zum Abtasten der Gleichstrom- und Wechselstrom-Komponenten der Bilddaten, die zum Codieren der Gleichstrom- und Wechselstrom-Komponenten im Quantisierungsabschnitt 110 in Zickzackform quantisiert werden, ausgerüstet. Ein Abschnitt 130 zur Codierung mit variabler Länge (VLC) dient zur Zuweisung von Codes mit kurzer Länge an Zeichen mit einer großen Häufigkeit in bezug auf die Wahrscheinlichkeit und dem Zuweisen von Codes mit einer großen Länge an Zeichen mit einer geringen Häufigkeit. Ein Kanalpuffer 140 puf fert die codierten Bilddaten. Ein Abschnitt 150 zur inversen Quantisierung dient dazu, die DCT-Daten vom Quantisierungsabschnitt 110 einer inversen Quantisierung zu unterziehen, und ein 2D IDCT-Abschnitt 160 dient dazu, die DCT-Daten vom Abschnitt 150 der inversen Quantisierung zweifach einer inversen diskreten Kosinus-Transformation (IDCT) zu unterziehen.
Der 2D DCT-Abschnitt 100 ist mit einer ersten DCT-Einrichtung 101 zum Empfangen und Anwenden der DCT auf die Bilddaten, mit einem Transponierungsspeicher 102 zum Speichern der DCT-Bilddaten in Zeilenrichtung und zum Präsentieren in Spaltenrichtung, und mit eine zweiten DCT-Einrichtung 103 zum Anwenden der DCT auf die Daten vom Transponierungsspeicher 102 ausgerüstet. Ein Generator 104 der Adressen in Zeilenrichtung erzeugt eine Schreibadresse des Transponierungsspeichers 102 und ein Generator 105 der Adressen in Spaltenrichtung erzeugt eine Leseadresse des Transponierungsspeichers 102.
Der 2D IDCT-Abschnitt 160 ist mit einer ersten IDCT-Einrichtung 163 zum Empfangen und Anwenden der IDCT auf die DCT-Daten vom Abschnitt 150 der inversen Quantisierung, mit einem Transponierungsspeicher 162 zum vorübergehenden Speichern der IDCT-Daten in Zeilenrichtung und zum Präsentieren in Spaltenrichtung und mit einer zweiten IDCT-Einrichtung 161 ausgerüstet, um die Daten vom Transponierungsspeicher 162 der IDCT zu unterziehen. Ein Generator 164 der Adressen in Zeilenrichtung erzeugt eine Schreibadresse des Transponierungsspeichers 162 und ein Generator 165 der Adressen in Spaltenrichtung erzeugt eine Leseadresse des Transponierungsspeichers 162. Die Zickzack-Abtastblock 120 ist mit einem Zickzack-Abtastabschnitt 121 versehen, um die quantisierten Daten in Zickzackform abzutasten. Ein Generator 122 der Adressen in Spaltenrichtung und ein Zickzack-Adressengenerator 123 schaffen eine Abtastung bzw. eine Ausgangsadresse für den Zickzack-Abtastabschnitt 121. Eine genaue Beschreibung wird an dieser Stelle weggelassen, da der Decodierer ein System aufweist, das zu dem des Codierers umgekehrt ist.
Die Funktionsweise des Codierers der verwandten Technik wird nun beschrieben. Bilddaten weisen eine starke Korrelation zwischen benachbarten Daten auf. Deswegen wird eine zweidimensionale Datenoperation, wie etwa eine DCT, ausgeführt, indem eine eindimensionale Operation unter Verwendung orthogonaler Transformationscharakteristiken zweimal ausgeführt wird. Somit werden die Daten, die in der ersten DCT-Einrichtung 101 einer ersten eindimensionalen Operation unterzogen werden, im Transponierungsspeicher 102 gemäß der Schreibadresse gespeichert, die in Zeilenrichtung im Generator 104 der Adressen in Zeilenrichtung erzeugt wird. Die Daten, die in Zeilenrichtung im Transponierungsspeicher 102 gespeichert sind, werden durch die Leseadresse präsentiert, die in Spaltenrichtung im Generator 105 der Adressen in Spaltenrichtung erzeugt wird, und werden in der zweiten DCT-Einrichtung 103 zum zweiten Mal einer eindimensionalen Operation unterzogen. Der voranstehende Prozeß ist auf den IDCT-Prozeß anwendbar mit der Ausnahme, daß die Daten gemäß einer Schreibadresse gespeichert werden, die in Zeilenrichtung im Transponierungsspeicher 162 im 2D IDCT-Abschnitt 160 erzeugt wird, und in Spaltenrichtung gemäß einer Leseadresse präsentiert werden, die in Spaltenrichtung erzeugt wird. Zwischenzeitlich werden die Daten gemäß der vom Generator 122 der Adressen in Spaltenrichtung gelieferten Schreibadresse in Spaltenrichtung zum Zickzack-Abtastabschnitt 121 geliefert. Die Lage der Bilddaten, die in den Transponierungsspeicher 102 eingegeben oder von diesem ausgegeben werden, ist in den 2A bzw. 2B gezeigt.
Es wird nun der Generator der Adressen in Spaltenrichtung im Codierer der verwandten Technik beschrieben. 3 erläutert die in 1 gezeigten Generatoren der Adressen in Zeilen/Spaltenrichtung.
Wie in 3 gezeigt ist, muß der Generator der Adressen in Spaltenrichtung vorhanden sein, um die Leseadresse zum Präsentieren der im Transponierungsspeicher 102 und 162 gespeicherten Daten zu liefern, da die Daten vom Transponierungsspeicher 102 oder 162 eine transponierte Matrix aufweisen. Deswegen ist der Generator der Adressen in Spaltenrichtung 105 oder 164 mit einem ersten Zähler 300 zum Liefern von 2ⁿ (d. h. 0, 1, 2, 3, 4, 5, 6, 7, wenn n = 3) versehen, indem ein Impulssignal jedesmal dann aufwärtsgezählt wird, wenn das Impulssignal an einen Freigabeanschluß geliefert wird. Ein Anfangswertgenerator 310 übernimmt einen neuen Wert vom ersten Zähler 300 als Anfangswert jedesmal dann, wenn der neue Wert vom ersten Zähler 300 geliefert wird. Ein zweiter Zähler 330 dient dazu, wiederholt auf 2ⁿ zu zählen, um ein Ausführungssignal immer dann zu erzeugen, wenn der Zählerstand 2ⁿ beträgt, und um das Ausführungssignal als ein Freigabesignal an den ersten Zähler 300 und an den Anfangswertgenerator 310 zu liefern. Ferner liefert eine Schrittweiteneinrichtung 340 ständig 2ⁿ und ein Akkumulator 320 akkumu liert den 2ⁿ-Wert von der Schrittweiteneinrichtung 340 2ⁿ mal unter Verwendung des Signals vom Anfangswertgenerator 310 als ein Anfangswert und gibt dann den akkumulierten Wert aus.
Nun wird die Funktionsweise des Generators der Adressen in Spaltenrichtung beschrieben. Wie in 4 gezeigt ist, wird angenommen, daß der Ausführungsspeicher 102 oder 162 ein Quadrat mit 2ⁿ_2ⁿ ist. Somit liefert dann, wenn der erste Zähler 300, der zweite Zähler 330 und der Anfangswertgenerator 310 initialisiert werden, der erste Zähler 300 "0", so daß der Anfangswertgenerator 310 den Akkumulator 320 auf "0" initialisiert, damit der Akkumulator 320 eine Adresse von "0" liefert. Nachfolgend addiert der Akkumulator 320 die 2ⁿ von der Schrittweiteneinrichtung 340, um 2ⁿ zu liefern. Der Akkumulator 320 addiert weiterhin nacheinander 2ⁿ von der Schrittweiteneinrichtung 340, um wiederholt akkumulierte 2ⁿ-Werte (2_2ⁿ, 3_2ⁿ, 4_2ⁿ, 5_2ⁿ, 6_2ⁿ, ..., 2²ⁿ–2ⁿ) als Adressen einer ersten Spalte des Transponierungsspeichers 102 zu liefern. Anschließend erzeugt der zweite Zähler 330, der eine Anzahl von Wiederholungen liefert, ein Ausführungssignal und der erste Zähler 300 wird durch das Ausführungssignal freigegeben, um eine "1" zu liefern und der Anfangswertgenerator 310 initialisiert den Akkumulator 320 auf "1". Der Akkumulator 320 liefert demzufolge "1" und anschließend wird die 2ⁿ von der Schrittweiteneinrichtung 340 wiederholt 2ⁿ-mal zur "1" vom Akkumulator 320 addiert, um die Adressen der zweiten Spalte zu schaffen ("1", 1 + 2ⁿ, 1 + 2_2ⁿ, 1 + 3_2ⁿ, 1 + 4_2ⁿ, 1 + 5_2ⁿ, 1 + 6_2ⁿ, ..., 1 + 2²ⁿ–2ⁿ). In gleicher Weise liefert der erste Zähler 300 2, 3, 4, 5, 6 und 7 und der Akkumulator akkumuliert wiederholt die 2ⁿ von der Schrittweiteneinrichtung 340 2ⁿ-mal immer dann, wenn der erste Zähler 300 die Werte 2, 3, 4, 5, 6 und 7 liefert. Somit kann der Generator der Adressen in Spaltenrichtung Leseadressen in Spaltenrichtung für alle Spalten des 2ⁿ_2ⁿ-Transponierungsspeichers erzeugen.
Wie obenstehend beschrieben wurde, weist der Codierer der verwandten Technik jedoch im Generator der Adressen in Spaltenrichtung zahlreiche Probleme auf. Erstens gestalten die zweiten Zähler und die zwei Akkumulatoren im Generator der Adressen in Spaltenrichtung der verwandten Technik die Hardware kompliziert, die schwierig herzustellen ist (z. B. vergrößerte Ausmaße, erhöhte Kosten, längere Zeit). Ferner senkt die für die Generierung des Generators der Adressen in Spaltenrichtung notwendige Initialisierung jedes der Zähler, des Anfangswertgenerators und des Akkumulators zu einem geeigneten Zeitpunkt die Codier- oder Decodierrate der Bilddaten oder verlangsamt diese.
Die obenstehenden Referenzen sind an derjenigen Stelle, an der dies für geeignete Lehren zusätzlicher oder alternativer Einzelheiten, für Merkmale und/oder für den technischen Hintergrund geeignet erscheint, durch Literaturhinweis eingefügt.
US 5,081,700 A beschreibt ein Verfahren zum Drehen eines Bildes mit hoher Geschwindigkeit und eine Vorrichtung zum Verschieben des Ausgangs eines Bitmatrixgenerators um 90°, wobei ein Barrelshifter und eine lineare Array-Verschiebeeinheit verwendet werden. In einer Rückkopplung ist ein Rotations-RAM-Speicher angeordnet, dessen Ausgang mit dem Eingang des Barrelshifters verbunden ist.
DE 38 29 261 beschreibt ein Verfahren zur Abfrage der Daten eines Bildspeichers einer Datenverarbeitungsanlage, wobei der Bildspeicher Speicherplätze mit doppelt so vielen Binärstellen aufweist, wie von der Verarbeitungseinheit abgefragt werden können. Somit können beliebige Speicherinhalte ab einer beliebigen Binärstelle im Bildspeicher abgefragt werden. Dazu adressiert die Verarbeitungseinheit eine Adresssteuerung unter Verwendung einer Pixeladresse über ein Adressregister sowie über Adressleitungen den Bildspeicher. Das vom Bildspeicher ausgegebene Datenwort wird in einem Barrelshifter solange rotiert, bis die einer Pixelnummer entsprechende Binärstelle an erster Stelle des Datenworts steht.
EP 0 319 430 B1 beschreibt eine Vorrichtung und ein Verfahren mit einem Zwischenspeicher insbesondere zur Zeilen- und Spaltenverschiebung von Datensequenzen. Dazu ist ein Zwischenspeicher vorgesehen, der in zwei identische Hälften unterteilt ist, die zusammen mit einer Vorrichtung zum Aneinanderreihen der Lese- und Schreibvorgänge betrieben werden, wodurch ein gleichzeitiges Lesen in einer Speicherhälfte und ein Schreiben in der anderen Speicherhälfte ermöglicht wird.
Die DE 44 12 610 C2 beschreibt einen Pufferspeicher mit einer Zeilen/Spaltenmatrixumstellung zur zeilenweise Aufnahme sowie zur spaltenweisen Ausgabe mit einem Transpornierungsspeicher, bei dem ein zeitgleiches zeilenweises Aufnehmen sowie ein spaltenweises Ausgeben von Daten möglich ist.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der Erfindung, eine Speicheradressen erzeugende Vorrichtung, eine Mobilstation mit einer derartigen Vorrichtung sowie ein Verfahren zum Schreiben/Lesen von Daten zu schaffen, mit denen sich die Grösse und die Kosten der Vorrichtung zum Erzeugen von Speicheradressen reduzieren lassen und ein schnelleres und effizienteres Erzeugen der Adressen in Spaltenrichtung eines Transponierungsspeichers ermöglicht wird.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.
Vorzugsweise enthält der Speicheradressengenerator einen Zähler, der nacheinander 2²ⁿ Adressen in 2ⁿ Bitströmen erzeugt, um Adressen in Zeilenrichtung zu schaffen, sowie einen Barrel-Shifter, die die erzeugten 2ⁿ Bitströme einer trommelförmigen Verschiebung um n Bits unterzieht, um Adressen in Spaltenrichtung zu schaffen.
Weiter kann der Speicheradressengenerator einen Zähler enthalten, der nacheinander 2²ⁿ Adressen eines ersten 2n-Bitstroms und eines zweiten 2n-Bitstroms erzeugt, wobei der erste 2n-Bitstrom um n Bits verschoben ist, und einen Multiplexer umfaßt, der als Antwort auf ein Wählsignal entweder den ersten 2n-Bitstrom oder den zweiten 2n-Bitstrom wählt.
Weitere Vorteile, Aufgaben und Merkmale der Erfindung werden teils in der nachfolgenden Beschreibung angegeben und teils für Durchschnittsfachmann bei der Überprüfung der folgenden Beschreibung deutlich oder können aus der Praxis der Erfindung gelernt werden. Die Aufgaben und Vorteile der Erfindung können realisiert und erzielt werden, wie dies insbesondere in den beigefügten Ansprüchen dargestellt ist.
KURZBESCHREIBUNG DER ZEICHNUNG
Die Erfindung wird mit Bezug auf die nachfolgende Zeichnung, in der gleiche Bezugszeichen gleiche Elemente bezeichnen, genau beschrieben, worin:
1 einen Blockschaltplan eines Teils eines Codierers des Standes der Technik erläutert, der Bilddaten codiert;
2A und 2B Diagramme sind, die das Schreiben/Lesen vom Transponierungsspeicher von 1 erläutern;
3 ein Schaltplan ist, der einen Generator der Adressen in Spaltenrichtung von 1 erläutert;
4 ein Diagramm ist, das Adressen eines Transponierungsspeichers des Standes der Technik erläutert;
5 einen Blockschaltplan erläutert, der eine bevorzugte Ausführungsform einer Vorrichtung zeigt, die gemäß der vorliegenden Erfindung eine Speicheradresse erzeugt;
6 einen Blockschaltplan erläutert, der eine weitere bevorzugte Ausfüh rungsform einer Vorrichtung zeigt, die gemäß der vorliegenden Erfindung eine Speicheradresse erzeugt;
7 ein Diagramm ist, das einen Transponierungsspeicher der Größe 8_8 zum Erzeugen einer Speicheradresse gemäß der vorliegenden Erfindung erläutert;
8 ein Schaltplan ist, der ein System erläutert, das einen Barrel-Shifter enthält, wenn eine bevorzugte Ausführungsform einer Vorrichtung, die gemäß der vorliegenden Erfindung eine Speicheradresse erzeugt, auf einen quadratischen Transponierungsspeicher mit n = 3 angewendet wird;
9 ein Schaltplan ist, der Operationen eines Barrel-Shifters erläutert, wenn eine bevorzugte Ausführungsform einer Vorrichtung, die gemäß der vorliegenden Erfindung eine Speicheradresse erzeugt, auf einen quadratischen Transponierungsspeicher mit n = 3 angewendet wird;
10 ein Schaltplan ist, der einen Teil eines Codierers in einer Mobilstation gemäß bevorzugter Ausführungsformen der vorliegenden Erfindung erläutert;
11 ein Diagramm ist, das die Parallelverarbeitung von Schreibadressen und Leseadressen in bevorzugten Ausführungsformen einer Vorrichtung erläutert, die gemäß der vorliegenden Erfindung in einem Codierer eine Speicheradresse erzeugt; und
12 ein Schaltplan ist, der eine Verschachtelungseinrichtung in einem mobilen Kommunikationssystem gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung erläutert.
GENAUE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Es wird nunmehr genauer auf bevorzugte Ausführungsformen gemäß der vorliegenden Erfindung Bezug genommen, deren Beispiele in der beigefügten Zeichnung erläutert werden. Die bevorzugten Ausführungsformen gemäß der vorliegenden Erfindung offenbaren eine Vorrichtung, die eine Speicheradresse erzeugt, die aus Adressen in Zeilen- und/oder Spaltenrichtung eines Transponierungsspeichers besteht, der eine verminderte Größe, erhöhte Geschwindig keit und eine gleichzeitige Doppelverwendung aufweist, sowie dessen Verwendung in einem Kommunikationssystem. Die bevorzugten Ausführungsformen erzeugen eine Speicheradresse gemäß der vorliegenden Erfindung in einer gewünschten Richtung, (z. B. in einer Spaltenrichtung), indem ein benötigter Bitstrom verschoben wird, und verarbeiten eine Schreibadresse in Zeilenrichtung und eine Leseadresse in Spaltenrichtung parallel.
5 erläutert einen Blockschaltplan, der eine Vorrichtung zum Erzeugen einer Speicheradresse gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. In der Beschreibung bevorzugter Ausführungsformen wird angenommen, daß alle Transponierungsspeicher, die nachfolgend beschrieben werden, Quadrate mit einer Größe von 2ⁿ_2ⁿ sind. Es ist jedoch nicht beabsichtigt, daß die vorliegende Erfindung in dieser Weise eingeschränkt wird.
Wie in 5 gezeigt ist, enthält die Vorrichtung zum Erzeugen einer Speicheradresse gemäß der ersten bevorzugten Ausführungsform einen Zähler 500 zum Liefern von 2²ⁿ Arten von 2n-Bitströmen, einen Barrel-Shifter 510 zum Verschieben der 2n-Bitströme vom Zähler 500 um n Bits. Die Vorrichtung zum Erzeugen einer Speicheradresse gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung erzeugt vorzugsweise nacheinander Speicherleseadressen in einer Richtung (d. h. einer Spaltenrichtung), die der Richtung der Speicherschreibadressen entgegengesetzt ist. Adressen des Transponierungsspeichers, die sich in der Zeilenrichtung schrittweise erhöhen und vom Zähler 500 geliefert werden, werden als Addr_row dargestellt und Adressen des Transponierungsspeichers, die sich in der Spaltenrichtung schrittweise erhöhen und vom Zähler 500 geliefert werden, werden als Addr_col dargestellt. Somit weisen Addr_row und Addr_col einen Wert und eine Korrelation auf, die in den Gleichungen (1) und (2) beschrieben werden. Addr_row = A2n-1_22n-1, + A2n-2_22n-2 + ... + A1_21 + A0_20 (1). Addr_col = An-1_22n-1 + ... + A0_2n + A2n-1_2n-1 + ... + An_20 (2)
Unter Berücksichtigung einer Korrelation zwischen den beiden Gleichungen (1) und (2) kann Addr_col gemäß den bevorzugten Ausführungsformen durch eine trommelförmige Verschiebung von Addr_row um n Bits erzeugt werden.
6 erläutert einen Blockschaltplan, der eine Vorrichtung zum Erzeugen einer Speicheradresse gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. In der Vorrichtung zum Erzeugen einer Speicheradresse gemäß der zweiten bevorzugten Ausführungsform wird die Funktion des Barrel-Shifters 510 durch Neuanordnung der Bits vom Zähler 520 ausgeführt. Das heißt, die Vorrichtung zum Erzeugen einer Speicheradresse gemäß der zweiten bevorzugten Ausführungsform der vorliegenden Erfindung enthält einen Zähler 520 zum Erzeugen eines ersten Bitstroms der Adressen in Zeilenrichtung von "0" bis 2ⁿ – 1, wobei jede aus 6 aufeinanderfolgenden Bits besteht, und eines zweiten Bitstroms, der die 6 Bits vom ersten Bitstrom aufweist, die um n Bits verschoben sind, sowie einen Multiplexer 530 zum wahlweisen Weiterleiten entweder des ersten oder des zweiten Bitstroms, die im Zähler 530 erzeugt wurden. Wie beschrieben wurde, ist n gleich drei, es ist jedoch nicht beabsichtigt, daß die vorliegende Erfindung in dieser Weise eingeschränkt ist. Das heißt, der Zähler 520 weist einen ersten Ausgangsanschluß, um nacheinander 2n Adressen in 2n Bitströmen zu liefern (z. B. einen ersten Bitstrom), und einen zweiten Ausgangsanschluß zum Vertauschen der Positionen der höchstwertigen n Bits und der niedrigstwertigen n Bits der 2n Bitströme (z. B. des zweiten Bitstroms) und zum Liefern der 2n Bitströme auf. Vorzugsweise sind die ersten Bitströme vom Zähler 520 die Adressen in Zeilenrichtung und die zweiten Bitströme sind Adressen in Spaltenrichtung und ein Steuersignal "Sel" wird an den Multiplexer 530 geliefert, um eine Adresse in Spaltenrichtung zu wählen. Deswegen wählt der Multiplexer 530 dann, wenn das Steuersignal "Sel" die Adresse in Zeilenrichtung wählt, einen ersten Bitstrom, der von 0 bis 2ⁿ – 1 nacheinander vom Zähler 520 empfangen wurde, Lind der Multiplexer 530 wählt dann, wenn das Steuersignal "Sel" die Adresse in Spaltenrichtung wählt, einen zweiten Bitstrom der Spaltenrichtung, der vom Zähler 520 in der Reihenfolge "0", 2ⁿ, 2_2ⁿ, 3_2ⁿ, 4_2ⁿ, 5_2ⁿ, 6_2ⁿ, ... 2²ⁿ – 1 empfangen wird.
Es werden nun Operationen der Vorrichtungen zum Erzeugen einer Speicheradresse gemäß der ersten oder zweiten bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben. 7 erläutert einen Transponierungsspeicher der Größe 8_8, mit dem die Operationen einer Vorrichtung zum Erzeugen einer Speicheradresse gemäß bevorzugter Ausführungsformen beschrieben werden. 8 erläutert ein System eines Barrel-Shifters, wenn eine Vorrichtung zum Erzeugen einer Speicheradresse gemäß der ersten bevorzug ten Ausführungsform auf einen quadratischen Transponierungsspeicher mit n = 3 verwendet wird, und 9 erläutert Operationen eines Barrel-Shifters, wenn eine Vorrichtung zum Erzeugen einer Speicheradresse gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung auf einen quadratischen Transponierungsspeicher mit n = 3 angewendet wird. Eine Vorrichtung zum Erzeugen einer Speicheradresse gemäß bevorzugter Ausführungsformen der vorliegenden Erfindung ist sowohl als Schreibadressengenerator als auch als Leseadressengenerator für den Transponierungsspeicher verwendbar. Außerdem können die Schreibadresse in Zeilenrichtung und die Leseadresse in Spaltenrichtung mit einer Zeitdifferenz und vorzugsweise durch Parallelverarbeitung erzeugt werden. Bei einer derartigen gleichzeitigen Generierung werden die Richtungen von Schreiben und Lesen vertauscht, nachdem eine gesamte Periode der Adressen erzeugt wurden. Die Operationen der Vorrichtung zum Erzeugen einer Speicheradresse gemäß bevorzugter Ausführungsformen wird unter der Annahme eines Falls beschrieben, bei dem die Vorrichtung auf einen Transponierungsspeicher der Größe 2³_2³ (d. h. n = 3) angewendet wird.
Die Vorrichtung zum Erzeugen einer Speicheradresse gemäß den ersten und zweiten bevorzugten Ausführungsformen kann die Ausgänge des Zählers 500, die sich schrittweise von 0 bis 63 erhöhen, oder den ersten Bitstrom des Zählers 500 als Adressen in Zeilenrichtung verwenden, und kann dann, wenn die im Transponierungsspeicher gespeicherten Daten gelesen werden, die Ausgänge des Barrel-Shifters 510, die die im Zähler 500 erzeugten 6 Bitströme sind, wobei sie jeweils um 3 Bits verschoben sind, oder den zweiten Bitstrom des Zählers 520 als die Adressen in Spaltenrichtung verwenden. Wenn beispielsweise die Zähler einen Bitstrom von "000001" der 6 Bits erzeugen, der "1" entspricht, unterzieht der Barrel-Shifter 510 oder der zweite Bitstrom den Bitstrom einer trommelförmigen Verschiebung, um "001000" zu erzeugen, was "8" entspricht. Anschließend liefert der Transponierungsspeicher Daten in der Spaltenrichtung gemäß der Adressen "0", "8" und "16", die in der Vorrichtung zum Erzeugen einer Speicheradresse erzeugt wurden. Der Barrel-Shifter 510 kann außerdem durch Bitanordnung realisiert werden. Der Barrel-Shifter 510 kann auf der Grundlage von Hardware durch Austauschen der 3 höchstwertigen Bits und der 3 niedrigstwertigen Bits der parallelen 6 Bit-Adressen, die in der Zeilenrichtung empfangen wurden, realisiert werden. Somit können die gewünschten Adressen, d. h. Adressen, die sich in der Spaltenrichtung schrittweise erhöhen, erzeugt werden.
Es werden nun bevorzugte Ausführungsformen eines Bildcodierers in einer Mobilstation und einer Verschachtelungseinrichtung eines mobilen Kommunikationssystems beschrieben, die eine Vorrichtung zum Erzeugen einer Speicheradresse gemäß der vorliegenden Erfindung verwenden. 10 ist ein Blockschaltplan, der einen Teil des Codierers der bevorzugten Ausführungsform in einer Mobilstation erläutert. Die bevorzugte Ausführungsform eines Codierers kann die ersten oder zweiten bevorzugten Ausführungsformen einer Vorrichtung verwenden, die gemäß der vorliegenden Erfindung eine Speicheradresse erzeugt.
Wie in 10 gezeigt ist, enthält die bevorzugte Ausführungsform des Codierers in einer Mobilstation, die eine Speicheradresse erzeugt, einen 2D DCT-Abschnitt 800, um die Bilddaten zu empfangen und sie zweimalig der DCT zu unterziehen, einen Quantisierungsabschnitt 810, um die Bilddaten vom DCT-Abschnitt 800 zu empfangen und zu quantisieren sowie einen Zickzack-Abtastblock 820 zum Abtasten der Gleichstrom- und Wechselstrom-Komponenten der Bilddaten, die im Quantisierungsabschnitt 810 zur Codierung der Gleichstrom- und Wechselstrom-Komponenten in Zickzackform quantisiert wurden. Ein VCL-Abschnitt 830 dient zum Zuweisen von Codes mit kurzer Länge auf Zeichen mit großer Häufigkeit im Hinblick auf die Wahrscheinlichkeit und dem Zuweisen von Codes mit großer Länge auf Zeichen mit geringer Häufigkeit, um Zeichen vom Zickzack-Abtastblock 820 zu codieren. Ein Kanalpuffer 840 puffert die codierten Bilddaten. Ein Abschnitt 850 zur inversen Quantisierung dient dazu, die DCT-Daten vom Quantisierungsabschnitt 810 einer inversen Quantisierung zu unterziehen, und ein 2D IDCT-Abschnitt 860 dient dazu, die DCT-Daten vom Abschnitt 850 zur inversen Quantisierung der IDCT zu unterziehen.
Der Transponierungsspeicher 802 im 2D DCT-Abschnitt 800, der Zickzack-Abtastblock 820 und der Transponierungsspeicher 862 im 2D IDCT-Abschnitt 860 weisen Speicheradressengeneratoren gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung auf. Der 2D DCT-Abschnitt 800 enthält eine erste DCT-Einrichtung 801, um die Bilddaten zu empfangen und der DCT zu unterziehen, einen Transponierungsspeicher 802 zum Speichern der DCT-Bilddaten in einer Zeilenrichtung oder Spaltenrichtung und um sie in der Zeilenrichtung oder Spaltenrichtung zu präsentieren, sowie eine zweite DCT-Ein richtung 803, um die Daten vom Transponierungsspeicher 802 der DCT zu unterziehen. Ein Speicherschreibadressengenerator 804 erzeugt eine Schreibadresse des Transponierungsspeichers 802 und ein Speicherleseadressengenerator 805 erzeugt eine Leseadresse des Transponierungsspeichers 802. Der 2D IDCT-Abschnitt 860 enthält eine erste IDCT-Einrichtung 863, um die DCT-Daten vom Quantisierungsabschnitt 810 zu empfangen und sie der IDCT zu unterziehen, einen Transponierungsspeicher 862 zum vorübergehenden Speichern der IDCT-Daten in der Zeilenrichtung oder in der Spaltenrichtung und um sie in der Spaltenrichtung oder in der Zeilenrichtung zu präsentieren sowie eine zweite IDCT-Einrichtung 861, um die Daten vom Transponierungsspeicher 862 der IDCT zu unterziehen. Ein Speicherschreibadressengenerator 865 erzeugt eine Schreibadresse des Transponierungsspeichers 862 und ein Speicherleseadressengenerator 864 dient zum Erzeugen einer Leseadresse des Transponierungsspeichers 862.
Der Zickzack-Abtastblock 820 enthält einen Zickzack-Abtastabschnitt 821 zum Durchführen einer Zickzack-Abtastung der quantisierten Daten, einen Generator 822 der Adressen in Spaltenrichtung und einen Zickzack-Adressengenerator 823 zum Schaffen einer Abtastung bzw. einer Ausgangsadresse an den Zickzack-Adressengenerator 821. Wie obenstehend beschrieben ist, sind die jeweiligen Adressengeneratoren 804, 805, 864, 865, 822 und 823 vorzugsweise Speicheradressengeneratoren gemäß den ersten und zweiten bevorzugten Ausführungsformen der vorliegenden Erfindung.
Es werden nun Operationen der bevorzugten Ausführungsform des Codierers beschrieben. 11 ist ein Diagramm, das die Parallelverarbeitung von Schreibadresse und Leseadresse in einer Vorrichtung zum Erzeugen einer Speicheradresse erläutert, indem in der bevorzugten Ausführungsform des Codierers eine Schreibadresse und eine Leseadresse gleichzeitig erzeugt werden.
Die Bilddaten, die zum 2D DCT-Abschnitt 800 geliefert werden, werden einer ersten DCT unterzogen und vorübergehend im Transponierungsspeicher 802 gespeichert. Der Speicheradressengenerator 804 erzeugt einen Bitstrom aus Bits von "0" bis "63" als Schreibadressen. Das heißt, es kann entweder der Bitstrom vom Zähler 500 in 5 oder der erste Bitstrom in 6 als Schreibadressen verwendet werden. Der Speicherleseadressengenerator 805 beginnt vorzugsweise die Leseadresse für die Adresse "0" zu dem Zeitpunkt zu erzeu gen, wenn der Speicherschreibadressengenerator 804 die Schreibadresse für die Adresse "50" (110010) erzeugt. Demzufolge erzeugt der Speicherleseadressengenerator 805 die Leseadresse in Spaltenrichtung für die Adresse 41 (101001) zu dem Zeitpunkt, wenn der Speicherschreibadressengenerator 804 die Schreibadresse für eine letzte Adresse 63 (111111) erzeugt. Als die Adressen in Spaltenrichtung können entweder der Bitstrom vom Barrel-Shifter 510 im Block 5 oder der zweite Bitstrom in 6 verwendet werden. Der Speicherschreibadressengenerator 804 erzeugt die Schreibadresse in Spaltenrichtung für die Adresse "0" zu dem Zeitpunkt, wenn der Speicherleseadressengenerator 805 die Leseadresse in Spaltenrichtung für die Adresse 49 erzeugt. In der Fortsetzung erzeugt der Speicherschreibadressengenerator 804 nachfolgend die Schreibadresse in Spaltenrichtung für die Adresse "14" zu dem Zeitpunkt, wenn der Speicherleseadressengenerator 805 die Leseadresse in Spaltenrichtung für die Adresse 63 erzeugt. Der Speicherschreibadressengenerator 804 erzeugt in ähnlicher Weise die Schreibadresse in Spaltenrichtung für die Adresse "22" zu dem Zeitpunkt, wenn der Speicherleseadressengenerator 805 die Leseadresse in Zeilenrichtung für die Adresse 0 erzeugt.
Somit erzeugt der Speicherschreibadressengenerator 804 der vorliegenden Erfindung nach der Erzeugung einer Periode von Schreibadressen in Zeilenrichtung in der nächsten Periode die Schreibadressen in Spaltenrichtung. In ähnlicher Weise erzeugt der Speicherleseadressengenerator 805 nach Beendigung der Erzeugung von einer Periode von Adressen in Spaltenrichtung in der nächsten Periode Leseadressen in Zeilenrichtung. Wie obenstehend beschrieben ist, können die Adressen in Zeilenrichtung gewählt werden, indem im Fall des Speicheradressengenerators in 5 die Bitströme gewählt werden, die im Zähler 500 erzeugt werden, und anschließend können in der nächsten Periode die Adressen in Zeilenrichtung gewählt werden, indem die Bitströme vom Barrel-Shifter 510 gewählt werden. Bei Verwendung eines in 6 gezeigten Speicheradressengenerators können dann, wenn der Multiplexer 530 veranlaßt wird, den ersten Bitstrom vom Zähler 520 zu wählen, die Adressen in Zeilenrichtung gewählt werden, und wenn der Multiplexer 530 veranlaßt wird, den zweiten Bitstrom vom Zähler 520 zu wählen, können die Adressen in Spaltenrichtung gewählt werden.
Außerdem können die Bilddaten im Fall des Zickzack-Abtastabschnitts 821 und der 2D IDCT-Einrichtung 860 durch das selbe obenstehend beschriebene Verfahren an den Zickzack-Abtastabschnitt 821 und den Transponierungsspeicher 862 geliefert werden und von diesen weitergegeben werden. Deswegen wird hier eine genaue Beschreibung weggelassen. Da weiterhin ein Decodierer ein System aufweist, das zu dem Codierer entgegengesetzt ist, können die bevorzugten Ausführungsformen des Speicheradressengenerators auf den Decodierer in der gleichen Weise wie auf der Codierer angewendet werden. Deswegen wird hier eine genaue Beschreibung weggelassen.
Da, wie obenstehend beschrieben wurde, der selbe Speicheradressengenerator gemäß der bevorzugten Ausführungsformen der vorliegenden Erfindung die Adressen in Zeilenrichtung oder in Spaltenrichtung erzeugen kann, und das Datenschreiben/Lesen zum/vom Transponierungsspeicher in dem Codierer, auf den der Speicheradressengenerator angewendet wird, zwischen Spalte und Zeile abwechseln kann, kann der Speicheradressengenerator vereinfacht werden, ein Wirkungsgrad der Speicherbenutzung kann erhöht werden und die Zeitperiode der Operation kann reduziert werden.
Es wird nun eine bevorzugte Ausführungsform einer Verschachtelungseinrichtung in einem mobilen Kommunikationssystem beschrieben, das einen Speicheradressengenerator gemäß der vorliegenden Erfindung aufweist. 12 ist ein Blockschaltplan, der eine Verschachtelungseinrichtung erläutert, die gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung für eine Vorwärtsverbindung in einem mobilen Kommunikationssystem vorgesehen ist.
Wie in 12 gezeigt ist, werden die zu übertragenden Sprachinformationen in der Vorwärtsverbindung des mobilen Kommunikationssystems unter Verwendung einer Impulscodemodulation (PCM) und eines Vocoders (nicht gezeigt) digitalisiert und die jeweiligen Kanaldaten (Synchronisationskanal, Rufkanal und Zugriffskanal) werden wiederholt der Faltungscodierung 900, 910 und 920 unterzogen, so daß der Empfänger Fehler erkennen und korrigieren kann. Die durch die Faltungscodierungen 900, 910 und 920 codierten Daten werden in den Verschachtelungseinrichtungen 930, 940 und 960 neu geordnet, so daß die Daten rasches Fading in einem Funkintervall überstehen können. Anschließend werden die Daten von den jeweiligen Kanälen durch PN-Folgen verschlüsselt und an den Modulationsanschlüssen (nicht gezeigt) für die Übertragung moduliert. Die Verschachtelungseinrichtungen 930, 940 und 960 enthalten Speicher für die vorübergehende Speicherung der Daten, die über die jewei ligen Kanäle empfangen werden, und deswegen können bevorzugte Ausführungsformen der Speicheradressengeneratoren und Verfahren für das Schreiben/Lesen in/von den Speichern verwendet werden. Unter der Annahme, daß die Speicher der Verschachtelungseinrichtungen 930, 940 und 960 eine Größe von 2ⁿ_2ⁿ aufweisen, erzeugt ein Speicherschreibadressengenerator die sequentiellen Adressen in Zeilenrichtung und schreibt die Daten in den Speicher und der Speicherleseadressengenerator erzeugt eine Adresse in Spaltenrichtung, wenn die Daten an eine vorgegebene Adresse geschrieben sind, um die gespeicherten Daten in der Spaltenrichtung weiterzugeben. In einer nächsten Periode gibt der Speicherschreibadressengenerator die Schreibadressen in der Spaltenrichtung weiter und der Speicherleseadressengenerator gibt die Leseadressen in der Zeilenrichtung weiter. Der voranstehende Vorgang kann wiederholt werden.
Wie obenstehend beschrieben wurde, weisen bevorzugte Ausführungsformen einer Vorrichtung zum Erzeugen von Speicheradressen, eine Mobilstation durch deren Verwendung und ein Verfahren zum Schreiben/Lesen von Daten zahlreiche Vorteile auf. Da Adressen in einer gewünschten Richtung (z. B. Zeilen- oder Spaltenrichtung) ohne die Verwendung von mehreren Zählern und Akkumulatoren erzeugt werden können, können die bevorzugten Ausführungsformen der Vorrichtung zum Erzeugen einer Speicheradresse ein Hardwaresystem eines Bild-Codieres/Decodierers in einer Mobilstation oder von Verschachtelungseinrichtungen in einem mobilen Kommunikationssystem vereinfachen. Da weiterhin der selbe Speicheradressengenerator sowohl als Speicherschreibadressengenerator als auch als Speicherleseadressengenerator verwendet werden kann, ist der Speicheradressengenerator wirtschaftlich. Da bevorzugte Ausführungsformen von Verfahren zum Schreiben/Lesen in/von einem Speicher der vorliegenden Erfindung gleichzeitiges Schreiben und Lesen ermöglicht, ist die Operationsgeschwindigkeit schneller und ein Wirkungsgrad der Speicheranalyse ist hervorragend.

Claims

Speicheradressengenerator (804, 805) mit einem Zähler (500, 520) und einer Verschiebeeinrichtung dadurch gekennzeichnet, dass der Zähler (500, 520) nacheinander mehrere Adressen mit einer vorgeschriebenen Bitanzahl m erzeugt, um Adressen einer ersten Richtung zu schaffen; und die Verschiebeeinrichtung (510) die aufeinanderfolgenden Adressen mit der vorgeschriebenen Bitanzahl m um n Bits verschiebt, um Adressen einer zweiten Richtung zu schaffen, wobei m ≠ n ist.
Speicheradressengenerator nach Anspruch 1, wobei die Adressen der ersten Richtung Zeilenadressen und die Adressen der zweiten Richtung Spaltenadressen sind.
Speicheradressengenerator nach Anspruch 1, wobei die Verschiebeeinrichtung ein Barrel-Shifter (510) ist.
Speicheradressengenerator nach Anspruch 1, wobei die Adressen für einen Speicher der Grösse 2ⁿ × 2ⁿ sind und die vorgeschriebene Bitanzahl m = 2n beträgt, die Anzahl der aufeinanderfolgenden Adressen 2²ⁿ beträgt und eine erste Spaltenadresse einer fünfzigsten (50) Zeilenadresse entspricht.
Speicheradressengenerator nach Anspruch 1, wobei die Verschiebeeinrichtung einen Multiplexer (530) umfasst, der als Antwort auf ein Wählsignal (sel) entweder die Adressen der ersten Richtung oder die Adressen der zweiten Richtung ausgibt, wobei die Adressen der zweiten Richtung verschoben werden, indem die m Bits der Adressen der ersten Richtung verschieden zur Reihenfolge der m Bits der Adressen der ersten Richtung angeordnet werden.
Speichergenerator nach Anspruch 5, wobei der Zähler (520) einen ersten Ausgangsanschluss und einen zweiten Ausgangsanschluss umfasst, die jeweils einen Bitstrom mit der Breite von 2n ausgeben, wobei die Positionen der höchstwertigen n Bits und der niedrigstwertigen n Bits im Bitstrom des zweiten Ausgangsanschlusses zum Bitstrom des ersten Ausgangsanschlusses zueinander vertauscht sind.
Speicheradressengenerator nach Anspruch 1, wobei eine Anfangsadresse der zweiten Adressen erzeugt wird, indem eine von den Adressen der ersten Richtung gewählte Adresse um n Bit verschoben wird.
Speicheradressengenerator nach Anspruch 7, wobei die Adressen der ersten Richtung Spaltenadressen und die Adressen der zweiten Richtung Zeilenadressen sind.
Mobilstation zum Codieren und Übertragen von Bilddaten, umfassend: – einen Transponierungsspeicher (802), der die Bilddaten speichert; – einen Speicheradressengenerator (804, 805) nach einem der vorhergehenden Ansprüche zur Erzeugung der Adressen zum Speichern der Bilddaten im Transponierungsspeicher (804).
Mobilstation nach Anspruch 9, dadurch gekennzeichnet, dass ein Speicherschreibadressengenerator (804) als Antwort auf ein erstes Steuersignal (sel1) Schreibadressen des Transponierungsspeichers (802) abwechselnd in einer Zeilenrichtung und in einer Spaltenrichtung erzeugt; und ein Speicherleseadressengenerator (805), der als Antwort auf ein zweites Steuersignal (sel2) Leseadressen des Transponierungsspeichers (802) abwechselnd in der Spaltenrichtung und in der Zeilenrichtung erzeugt.
Mobilstation nach Anspruch 10, wobei jeder der Speicheradressengeneratoren enthält: einen Zähler (500), der nacheinander Adressen mit einer Breite von m Bit erzeugt; und einen Barrel-Shifter (510), der die aufeinanderfolgenden Adressen mit einer Breite von m Bit um n Bits verschiebt, um die Schreib- und Leseadressen zu schaffen.
Mobilstation nach Anspruch 11, wobei m gleich 2n ist.
Mobilstation nach Anspruch 9, wobei jeder der Speicheradressengeneratoren einen Zähler (520) umfasst, der nacheinander 2²ⁿ Adressen erzeugt, um einen ersten Bitstrom mit der Breite von 2n und einen zweiten Bitstrom mit der Breite von 2n zu schaffen, wobei der zweite Bitstrom den um n Bits verschobenen ersten Bitstrom enthält; und einen Multiplexer (530), der als Antwort auf ein Wählsignal (sel) den ersten Bitstrom oder den zweiten Bitstrom wählt.
Verfahren zum Übertragen von Daten für einen Transponierungsspeicher (802), mit einer vorgeschriebene Anzahl von Zellen, umfassend: Speichern einer ersten periodischen vorgeschriebenen Anzahl von Daten in einer Zeilenrichtung nacheinander im Transponierungsspeicher (802); Lesen der ersten periodischen Daten in einer Spaltenrichtung nacheinander, Speichern einer zweiten periodischen vorgeschriebenen Anzahl von Daten im Transponierungsspeicher (802) nacheinander in der Spaltenrichtung; und Lesen der zweiten periodischen Daten in der Zeilenrichtung nacheinander dadurch gekennzeichnet, dass das die Leseadressen und Schreibadressen zeitgleich erzeugt werden und das Lesen der ersten periodischen Daten in Spaltenrichtung zeitgleich zum Speichern der ersten periodischen vorgeschriebenen Anzahl von Daten in einer Zeilenrichtung dann beginnt, wenn eine im voraus eingestellte Anzahl der ersten periodischen Daten in der Zeilenrichtung gespeichert sind, wobei nacheinander mehrere Adressen mit einer vorgeschriebenen Bitanzahl m erzeugt werden, um Adressen einer ersten Richtung zu schaffen; und aufeinanderfolgende Adressen mit der vorgeschriebenen Bitanzahl m um n Bits verschoben werden, um Adressen einer zweiten Richtung zu schaffen, wobei m ≠ n ist.
Verfahren nach Anspruch 14, ferner umfassend das Speichern in Zeilenrichtung, das Lesen in Spaltenrichtung, das Speichern in Spaltenrichtung und das Lesen in Zeilenrichtung für eine zusätzliche vorgeschriebene Anzahl periodischer Daten.
Verfahren nach Anspruch 14, wobei der Transponierungsspeicher (802) eine Größe von 2ⁿ × 2ⁿ aufweist und die vorgeschriebene Anzahl 2²ⁿ beträgt.