DE2744886C3 - Schaltungsanordnung zum Umschwenken einer Binärdatenmatrix - Google Patents
Schaltungsanordnung zum Umschwenken einer BinärdatenmatrixInfo
- Publication number
- DE2744886C3 DE2744886C3 DE2744886A DE2744886A DE2744886C3 DE 2744886 C3 DE2744886 C3 DE 2744886C3 DE 2744886 A DE2744886 A DE 2744886A DE 2744886 A DE2744886 A DE 2744886A DE 2744886 C3 DE2744886 C3 DE 2744886C3
- Authority
- DE
- Germany
- Prior art keywords
- bit
- memory
- matrix
- bits
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 title claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 125000004122 cyclic group Chemical group 0.000 claims description 11
- 239000003607 modifier Substances 0.000 claims description 8
- 210000004027 cell Anatomy 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- WPWLFFMSSOAORQ-UHFFFAOYSA-N 5-bromo-4-chloro-3-indolyl acetate Chemical compound C1=C(Br)C(Cl)=C2C(OC(=O)C)=CNC2=C1 WPWLFFMSSOAORQ-UHFFFAOYSA-N 0.000 description 1
- 101100321992 Drosophila melanogaster ABCD gene Proteins 0.000 description 1
- VUFOSBDICLTFMS-UHFFFAOYSA-M ethyl-hexadecyl-dimethylazanium;bromide Chemical compound [Br-].CCCCCCCCCCCCCCCC[N+](C)(C)CC VUFOSBDICLTFMS-UHFFFAOYSA-M 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/60—Rotation of whole images or parts thereof
- G06T3/606—Rotation of whole images or parts thereof by memory addressing or mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
Die Erfindung betrifft eine Schallungsanordnung zum Umschwenken einer Binärdatenmatrix mit einer Mehrzahl
von je aus einer Bitkette bestehenden Zeilen, insbesondere als Speichereinheit in einer elektronischen
Rechenanlage.
Eine Binärdatenmatrix kann bekanntlich so betrachtet werden, als seien die Bitketten nach Zeilen oder nach
Spalten der Matrix geordnet.
In jedem Verarbeitungsvorgang kann es bekanntlich erforderlich sein, im Speicher einer Digitalrechenanlage
über eine Datenmatrix zu verfügen, die aus Bitketten in Zeilen- oder aber in Spaltenanordnung besteht. Dies ist
beispielsweise der Fall bei durch vertikale Ablesefenster
κι erfolgenden optischen Aufnahmen, die nach etwaigen
Verarbeitungen zu Datenmatrizen mit spaltenweise angeordneten Bitketten führen, welche für eine durch
waagerechte Abtastung erfolgende Fernsehwiedergabe ungeeignet sind.
ι". In solchen Fällen ist ein sogenanntes Umschwenken
der Datenmatrix notwendig, indem die in der Speichermatrix ursprünglich in einer Richtung geordneten
Bitketten in eine andere Richtung geschwenkt werden, insbesondere von einer Zeilenanordnung in eine
.Ό Spaltenanordnung oder umgekehrt.
Es sind bereits verschiedene Schaltungsanordnungen zum Umschwenken einer Binärdatenmatrix bekanntgeworden,
die jedoch aufwendig und im Betrieb langsam sind.
.»"i So is' beispielsweise im IBM Technical Disclosure
Bulletin Vol. 17, Nr. 10, März 1975, Seiten 3026-3028, eine solche Schaltungsanordnung beschrieben, bei der
Schieberegister Anwendung finden und deren Wirkungsweise auf der jeweiligen Auswahl eines Schiebere-
K) gisters beruht, in das eine ankommende Information
eingebracht oder aus dem eine gewünschte Information entnommen werden soll. Das Umschwenken der
Ausgangsmatrix wird dadurch erreicht, daß bei der Datenentnahme die Reihenfolge der Auswahl der
Ji Schieberegister entsprechend verändert wird.
Die Auswahl erfolgt dabei mit Hilfe eines Schalters, der seitens einer Hauptsteuereinrichtung verstellt wird.
Diese bekannte Schaltungsanordnung ist weder imstande. Umschwenkungen in beliebiger Schwenkrich-
Ki tung und um andere Schwenkwinkel als 90° auszuführen,
noch wahlweise eine Umschwenkung der ankommenden Bitketten vorzunehmen odtr nicht vorzunehmen.
Ihre Verwendungsmöglichkeit ist demnach be-
•i1) schränkt.
Aufgabe der Erfindung ist es somit, eine Schaltungsanordnung zum Umschwenken von Binärdalenmatrizen,
insbesondere zur Verwendung als Speichereinheit in einer elektronischen Digitalrechenanlage zu schaffen,
w die eine den komplizierten Programmiertechniken
gerecht werdende Vielseitigkeit im Einsatz gestattet, einen einfachen Aufbau besitzt und einen raschen
Arbeitsablauf gewährleistet.
Diese Aufgabe wird nach der Erfindung durch das
r>r> Kennzeichen des Patentanspruches gelöst.
Die Wirkungsweise dieser Schaltungsanordnung stützt sich im wesentlichen auf die Kombination der
zyklischen Bitumsetzung, der die Bitketten vor dem Einbringen in den Digitalspeicher unterworfen werden
W) und der vorgesehenen Art der Adressierung der
Speicherzellen in der Ablesephase.
Die zyklische Umsetzung der Bits hat zur Folge, daß die eine Spalte der ursprünglichen Matrix bildenden
Bits, d. h. diejenigen Bits, welche dazu bestimmt sind, in der umgeschwenkten Matrix eine Zeile zu bilden, in
verschiedene Spalten des Speichers eingereih' werden. Die darauffolgende Adressierung einer einzigen Zehe je
Spalte der Matrix beim Ablesen kann demnach /.u dem
gewünschten Ergebnis führen, die Parallelablesung (mittels eines einzigen Zugangs, beispielsweise zufolge
der Steuerung seitens einer entsprechenden Information der Rechenanlage und somit in äußerst kurzer Zeit)
sämtlicher Bits einer modifizierten Bitkette zu ermöglichen, welche völlig einer Zeile der umgeschwenkten
Matrix entspricht, mit Ausnahme der Reihenfolge der Bits, welche sodann durch die nach der Ablesung
durchgeführte Bitumsetzung zweckmäßig abgeändert wird. Auf diese Weise ist die Umschwenkung oer
Datenmatri* (beispielsweise Austausch der Zeilen durch
Spalten oder umgekehrt, mit Rechts- oder Linksschwenkung um 90°) unter Niedrighaltung der Verarbeitungszeiten und Verwendung üblicher, wenig kostspieliger
Schaltungsgruppen möglich gemacht.
Mit Hilfe der Schaltungsanordnung nach der Erfindung lassen sich Datenmatrizen jeder beliebigen Art
umschwenken. Die einzige Einschränkung ist die, daß die umzuschwenkende Matrix aus einer oder mehreren
Einheiten bestehen muß, die die gleiche Anzahl (n) von
Zeilen und Spähen besitzen müssen, so daß jede Matrixeinheit für sich umgeschwenkt werden kann.
Allgemein gesehen muß die Matrix eine Zeilenanzahl N = c ■ η besitzen, wobei c eine beliebige ganze von
Null verschiedene Zahl sein kann.
Während in der vorliegenden Beschreibung ausdrücklich auf die Verarbeitung von Bitketten bezug
genommen wird, die Zeilen der Matrix entsprechen, so versteht es sich doch, daß kein grundsätzlicher
Unterschied dann besteht, wenn man Bitketten in Betracht ziehen würde, die Spalten der Matrix
entsprechen. Dieselben wären lediglich nach Verarbeitung als Spalten anstatt als Zeilen der umgeschwenkten
Matrix zu betrachten.
Die Schaltungsanordnung ist ferner grundsätzlich auch dann anwendbar, wenn man mehrdimensionale
Matrizen umschwenken wolke, d. h. solche, in denen jedes Datum durch iä2 Bits kodiert ist. In diesem Fall
liegt in jeder Kodestufe (deren Anzahl k ist) eine normale Unter-Matrix vor. Indem man die k Unterma-Irizen
parallel umschwenkt, läßt sich die Umschwenkung von mehrdimensionalen Daten erzielen.
Der allgemeine Aufbau und die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung werden
nachfolgend unter Bezugnahme auf die Zeichnung näher erläutert.
F i g. 1 zeigt das allgemeine Blockschema der Schaltungsanordnung als Speichereinheit einer elektronischen
Rechenaiilage,
F i g. 2 zeigt eine aus zwei Einheiten mit je vier Zeilen und vier Spalten bestehende Binärdatenmatrix in
grafischer Darstellung, die der Umschwenkung unterworfen werden soll,
F i g. 3 veranschaulicht eine Zwischenstufe des Umschwenkungsvorganges
nach zyklischer Umsetzung der Bitketten zum Einbringen in den Digitalspeicher,
Fig.4 zeigt grafisch die Logik der Ableseadressierungdes
Digitalspeichers,
Fig. 5-8 zeigen Beispiele von erhaltenen umgeschwenkten Matrizen und
Fig. 9 ist ein Blockschema eines Ausführungsbeispiels einer in der Schaltungsanordnung verwendbaren
IMtumsetzeinrichtung.
Die in Fig. 1 gezeigte Schaltungsanordnung 22, welche insbesondere eine Speichereinheit einer elektronischen
Digitalrechenanlage darstellen kann, besteht aus folgenden Schaltungsteilen: eine, mit einer Steuereinheit
13 versehene, erste zjklisehe Bitumsetzeinrichtung 12, der Bitketten zugeführt werden, die Zeilen der
umzuschwenkenden Matrix darstellen und die in der Zentraleinheit der Rechenanlage bzw. in einem anderen
Informationsgeber 11 erzeugt werden; ein matrixförmiger
Digitalspeicher 14, bestehend aus Zeilen und Spalten von Zellen, die einzeln adressierbar sind; eine,
dem Digitalspeicher 14 zugeordnete Steuereinrichtung 15 zur Abgabe von Schreib- bzw. Ablesesteuersignalen;
ein Adressenmodifikator 17, dem von der Zentraleinheit der Rechenanlage bzw. von einem anderen Adressengeber
16 Adressen zugeführt werden und dem eine Steuereinrichtung IS zugeordnet ist; eine, ebenfalls mit
einer Steuereinheit 20 versehene, zweite Bitumsetzeinrichtung 19.
Es ist zu bemerken, daß die beiden Bitumsetzeinrichtungen 12 und 19 eine einzige Einheit darstellen können,
sofern bei der Ausführung der Schaltungsanordnung geeignete Schaltungsmaßnahmen getroffen werden.
Die Auswerteeinrichtung 21 der umgeschwenkten Matrix kann die Zentraleinheit der Rechenanlage oder
ein anderes Verarbeitungsgeräi sein.
Es sei nun angenommen, man verfüge über eine
Matrix M bestehend aus zwei Einheiten M' und M" (Fig. 2), die je vier Zeilen und vier Spalten von ßits
ο,— b\ umfassen, welche Matrix um 90° in Umschwenkrichtung
nach links umgeschwenkt werden soll, um die in F i g. 5 gezeigte Gestalt anzunehmen.
Um dies zu erreichen, wirkt man auf die Steuereinheiten 13, 18 und 20 (die in einer einzigen allgemeinen
Steuereinheit zusammengefaßt sein können) derart ein. daß die nachfolgend erläuterte Datenverarbeitung
stattfindet.
Der Schaltungsanordnung 22 werden von der Zentraleinheil der Rechenanlage (bzw. vom Informationsgeber
16) der Reihe nach die acht in Fig. 2 gezeigten Bitke'.ten vvo-uv zugeführt. Die umzuschwenkende
Matrix ist somit in eine Mehrzahl von Bitketten unterteilt, die je einer Zeile der Matrix
entsprechen. Durch geeignete Einstellung der Steuereinheit 13 wird erreicht, daß die zyklische Umsetzeinrichtung
12 eine zyklische Umsetzung der Bits einer jeden Bitkette ausführt, wobei sicherzustellen ist, daß in
jeder Einheit der Matrix die Umsetzung um eine Anzahl von Bitstellen erfolgt, welche Anzahl von jeder Bitkette
zur folgenden um eine Stelle zunimmt. So werden die Bits der Bitkette wQ um keine Stelle umgesetzt, jene der
Bitkette ivi um eine Stelle, jener der Bitkette uoum zwei
Stellen und jene der Bitkette W1 um drei Stellen, die Bits
der Bitkette w4 wieder um keine Stelle, jene der Bitkette
H^ um eine Stelle, jene der Bitkette wh um zwei Stellen
und jene der Bitkette Wy um drei Stellen.
Zufolge der Steuerung der Steuereinrichtung 15.
welche in dieser Phase das Einschreiben bzw. Eintragen der umgesetzten Bitketten wo'-ivj', die aus der
zyklischen Bitumsetzeinrichtung 12 austreten, in den Digitalspeicher 14 steuern, sowie unter der Kontrolle
des Adressengebers 16 (mit dem Adressenmodifikator 17, der beispielsweise aus einem programmierbaren
ROM-Speicher besteht, in Ruhezustand) werden die besagten umgesetzten Bitketten in entsprechende
Zellenzeilen des Speichers 14 eingetragen, wobei sich ein vorläufiges Bild gemäß der F i g. 3 ergibt.
Durch zweckmäßige Steuerung des Adressenmodifikators 17 seitens der Steuereinrichtung 18 kann nun je
Spalte des Speichers 14 eine Zelle adressiert wurden, so daß der Speicher parallel abgelesen wird: es wird dabei
eine Folge von modifizierten Bitketten »»"-ii;"
abgelesen, welche Bitketten den Zeilen der gewünsdi
ten umgeschwenkten Matrix M' entsprechen, die durch
zwei, gelrennt um 90° links umgeschwenkte Matrixeinheiten
M'' und M"r gebildet ist (siehe F i g. 5).
Dies wird insbesondere durch Adressierung der verschiedenen Zellen des Speichers 14 gemäß der in
F i g. 4 grafisch dargestellten Logik erreicht.
Für die Bitkette ho" werden im Speicher 14 die Zellen
entsprechend dem Bit ba der Zeile 1 (F i g. 3), dem Bit b\
der Zeile 2, dem Bit b2 der Zeile 3 und dem Bit öj der
Zeile 0 adressiert, für die Bitkette ηί" die Zellen
entsprechend dem Bit bo der Zeile 2, dem Bit b\ der Zeile 3, dem Bit bi der Zeile 0 und dem Bit bj der Zeile 1, usw.
Diese modifizierten Bitkellen ho" - ivr" sind wie folgt
zusammengesetzt:
IVd" | = 0.3 | 3.3 | 2.3 | 1.3 |
Hi" | = 1.2 | 0.2 | 3.2 | 2.2 |
H)" | = 2.1. | 1.1. | 0.1 | 3.1 |
Wl" | = 3.0 | 2.0 | 1.0 | 0.0 |
Wt," | = 4.3 | 7.3 | 6.3 | 5.3 |
H," | = 5.2 | 4.2 | 7.2 | 6.2 |
«»" | = 6.1 | 5.1 | 4.1 | 7.1 |
H -" | = 7.0 | 6.0 | 5.0 | 4.0 |
Mittels der /weiten zyklischen Bitumsetzeinrichlung 19 werden die Bits in den sieben modifizierten Bitketten
Wu" - W1" sodann derart zyklisch umgesetzt, daß die
korrekte Bitaufeinanderfolge wiederhergestellt wird, die z. B. für die Bilkette iv0" die folgende ist: 3.3, 2.3. 1.3.
0.3. Die Anzahl der Bilstellen. um die die Umsetzung erfolgt, verändert sich zyklisch in der in Fig.4 in der
Spalte ROT angegebenen Weise.
Die aus der zyklischen Bitumsetzeinrichtung 19 austretenden umgesetzten Bitketten w,"' - W1'" werden
als entsprechende Zeilen der umgeschwenkten Matrix gemäß Fig. 5 der Auswerteeinrichtung 21 zugeleitet.
Die umgeschwenkte Matrix M' weist nun die in der Ursprungsmatrix Min Zeilenanordnung aufscheinenden
Bitketten ho- iv7 in Spaltenanordnung auf (siehe die in
F i g. 5 mit iv.,' - wf bezeichneten Bitketten).
Mit der beschriebenen Schaltungsanordnung lassen sich Umschwenkungen der Ausgangsmatrix nicht nur
um 90 in Schwenkungsrichtung nach links, sondern durch zweckmäßige Änderung der den Bitumsetzeinrichtungen
12 und 19 und dem Adressenmodifikator 17 erteilten Steuerungen auch Umschwenkungen in anderer
Richtung und um andere Winkel, z. B. um 90' in Schwenkrichtung nach rechts und um 45° in Schwcnkrichlung
nach links oder nach rechts, wie in den F i g. 6.7 bzw. 8 schemalisch dargestellt ist, durchführen.
Ferner ist es möglich, die eine oder die andere der zyklischen Umsetzeinrichtungen 12 und 19. oder beide,
unwirksam zu machen, gegebenenfalls bei gleichzeitiger unwirk->ammachung des Adressenmodifikators Ϊ7.
Auf diese Weise läßt sich die Schaltungsanordnung für die unterschiedlichsten derartigen Verarbeitungen
verwenden, um Grenzfall auch für solche, die weder eine Umschwenkung der Matrix noch eine zyklische
Umsetzung der einzelnen Bitketten vorsehen. So wird 7- B. für Umschwenkungen der Matrix um 45° nur eine
ausgangsseitige zyklische Bitumsetzung mittels der Einrichtung 19 durchgeführt, während die Bitumsetzeinrichtung
12 unwirksam gemacht wird.
Es wurde der besondere Anwendungsfall in Betracht gezogen, in dem die Schaltungsanordnung die Spciclicrcinheit
einer Digitalrechcnanlage bildet, welche somit die Möglichkeit erhall, auf zwei verschiedene Arten,
nach Zeilen oder nach Spalten, an den Speicher
, heranzutreten. Die Schallungsanordnung kann jedoch
gerade so gut für sich allein verwendet werden, sofern sie an zweckmäßige Informations- und Adressengeber
sowie an eine Auswerteeinrichtung der erzeugten Information angeschlossen wird.
ι Die im Blockschema der Fig. 1 dargestellten Schaltungsteile, wie der Adressengeber 16 (beispielsweise
die Zentraleinheit einer Rcchenanlage), der Adressenmodifikalor 17 (beispielsweise ein /weckmäßig
programmierbarer ROM-Speicher) usw. sind als
ι dem Fachmann bekannt zu betrachten.
Ein Ausführungsbeispiel einer zyklischen Bitumset/-cinrichiung,
wie sie in der Schallungsanordnung Verwendung finden kann, ist in Ii g. 9 gezeigt.
Die Einrichtung umfaßt vier Multiplexschaltungen
Die Einrichtung umfaßt vier Multiplexschaltungen
ι 31 —34 je mit vier Eingängen /, - U und einem einzigen
Ausgang I). Den Eingängen werden, mit unterschiedlicher
Anordnung für die verschiedenen Multiplexschallungen, die der Umsetzung zu unterwerfenden Bits
A - Dzugeführt. An den Ausgängen der Multiplexschaltungen wird abwechselnd eines oder ein anderes der
eingegebenen Bits zur Verfügung gestellt, und zwar in Abhängigkeit einer, allen Multiplexschaltungen gemeinsamen
Auswahlsteuerung über die Eingänge S und S".
Zur Auswahlsteuerung der Multiplexschaltungen 31—34 dient eine Gruppe logischer Elemente, welche
zwei logische UND-Glieder 35, 36. sechs logische NICHT-UN D-Glicder 37-42 und zwei logische
NIC'HT-Glieder 43, 44 umlaßt. Ferner sind Eingänge .'/ii-ai für Bitpaare zur Angabe des Unisetzungsgrades
(die z. B. aus den beiden weniger bedeutsamen Bits der seitens des Adressengebers 16 der Fig. 1 erzeugten
Adressensignale bestehen können), zwei Eingänge D
und S zur Steuerung der Rechts- bzw. Linksumsetzung (welche Steuerungen von den Steuereinheiten 13 und 20
der F i g. 1 abgegeben werden) und ein Eingang R für die Umseizsteuerung (die ebenfalls seitens der Steuereinheiten
13 und 20 abgegeben werden) vorgesehen.
Die Wirkungsweise der zyklischen Umsetzeinrichtung nach F i g. 9 ist folgende.
Wenn am Sieuereingang R eine niedrige logische
Stufe vorliegt, was bedeutet, daß keine Umsetzung durchgeführt werden soll, dann weisen die Ausgänge
der UND-Glieder 35, 36 beide eine niedrige logische Stufe auf. dann sind die Multiplexschaltungen 31—34 in
ihren unwirksamen Ruhezuständen und in ihren Ausgängen scheint die gleiche Bitfolge ABCD wie an
ihren Eingängen auf.
Wenn an den Steuereingangen R und D oder S eine hohe logische Stufe vorliegt, und die Kombination der
Steuerbus a„ und a, gleich 10. 01 oder 11 ist. dann
ergeben sich an den Eingängen S'. S" verschiedene Kombinationen von logischen Stufen, welche entsprechende
Umschaltungen der Multiplexschaltungen 31—34 zur Erzeugung verschiedener Ausgangsbilder
herbeiführen, wie z. B. für Linksumseizungen BCDA,
CDAB und DABC Auf diese Weise wird jeweils die gewünschte zyklische Umsetzung der Eingangsbits
erreicht.
Hierzu 4 Blatt Zeichnunsen
Claims (7)
1. eine, mit Steuermitteln (13) versehene erste zyklische Bitumsetzeinrichtung (12), der von
einem Informationsgeber (II) aufeinanderfolgend Bitketten zugeführt werden und die eine
zyklische Umsetzung der Bits einer jeden Bitkette um eine Anzahl von Bitstellen durchführt,
die von jeder Bitkette zur folgenden um eine Stelle zunimmt;
2. einen aus Zeilen und Spalten einzeln adressierbarer Zellen bestehenden, matrixförmigen Digitalspeicher
(14), dessen Dateneingang mit dem Ausgang der ersten Bitumsetzeinrichtung (12) verbunden ist;
3. eine, dem Digitalspeicher (14) zugeordnete Schreib- bzw. Ablesesteuereinrichtung (15), zum
Steuern des Einschreibens der Bitketten mit zyklisch umgesetzten Bits in den Speicher bzw.
des Ablesens von modifizierten Bitkelten aus dem Speicher:
4. einen, dem Digitalspeicher (14) zugeordneten Adressengeber (16), zur Adressierung ausgewählter
Zellen des Speichers;
5. einen, zwischen den Adressengeber (16) und den Digitalspeicher (14) geschalteten Adressenmodifikator(17);
6. eine, dem Adressenmodifikator (17) zugeordnete Steuereinrichtung (18), zur Umsteuerung der
Adressierung des Digitalspeichers (14) seitens des Adressengebers (16) von einem Einschreibzustand,
in welchem sämtliche Zellen einer Speicherzeile des Digitalspeichers (14) bei jeder
Schreibsteuerung gleichzeitig adressiert werden, um das parallele Einschreiben der Bitketten
mit umgesetzten Bits in entsprechende Zellenzeilen des Speichers zu gestalten, in einen
Ablesezustand, in welchem bei jeder Ablesesteuerung eine Zelle jeder Speicherspalte
adressiert wird, um das parallele Ablesen der modifizierten Bitketten zu gestatten, die je alle
in einer entsprechenden Zeile der gewünschten umgeschwenkten Matrix enthaltenen Bits umfassen;
7. eine, mit Steuermittel (20) versehene zweite zyklische Bitumsetzeinrichtung (19), der vom
Digitalspeicher (14) aufeinanderfolgend die modifizierten Bitketten zugeführt werden und
die eine zyklische Umsetzung der Bits einer jeden modifizierten Bitkette ausführt, um die
Bi'aufeinanderfolge entsprechend jener der betreffenden Zeile der umgeschwenkten Matrix
zu verändern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT7725276A IT1084325B (it) | 1977-06-30 | 1977-06-30 | Procedimento ed apparecchio per la rotazione di una matrice di datibinari, particolaremente destinati all'impiego come utilita' di memoria a duplice modo di accesso per calcolatori elettronici. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2744886A1 DE2744886A1 (de) | 1979-01-04 |
DE2744886B2 DE2744886B2 (de) | 1980-12-11 |
DE2744886C3 true DE2744886C3 (de) | 1981-08-06 |
Family
ID=11216205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2744886A Expired DE2744886C3 (de) | 1977-06-30 | 1977-10-06 | Schaltungsanordnung zum Umschwenken einer Binärdatenmatrix |
Country Status (4)
Country | Link |
---|---|
US (1) | US4163281A (de) |
DE (1) | DE2744886C3 (de) |
FR (1) | FR2396358A1 (de) |
IT (1) | IT1084325B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4370732A (en) * | 1980-09-15 | 1983-01-25 | Ibm Corporation | Skewed matrix address generator |
US4667308A (en) * | 1982-07-21 | 1987-05-19 | Marconi Avionics Limited | Multi-dimensional-access memory system with combined data rotation and multiplexing |
US4799149A (en) * | 1983-03-30 | 1989-01-17 | Siemens Aktiengesellschaft | Hybrid associative memory composed of a non-associative basic storage and an associative surface, as well as method for searching and sorting data stored in such a hybrid associative memory |
DE3311665A1 (de) * | 1983-03-30 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Hybrid-assoziativspeicher, bestehend aus einem nicht assoziativen basisspeicher und einer assoziativen oberflaeche |
JPS62194561A (ja) * | 1986-02-21 | 1987-08-27 | Toshiba Corp | 半導体記憶装置 |
US4858106A (en) * | 1987-04-03 | 1989-08-15 | General Electric Company | Automated method implemented on a distributed data processing system for partitioning a data string into two substrings |
US5081700A (en) * | 1989-02-15 | 1992-01-14 | Unisys Corporation | Apparatus for high speed image rotation |
US5111192A (en) * | 1989-12-20 | 1992-05-05 | Xerox Corporation | Method to rotate a bitmap image 90 degrees |
US20090057579A1 (en) * | 2007-06-28 | 2009-03-05 | Immunitor Usa | Spinning infrared emitter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3417375A (en) * | 1966-03-25 | 1968-12-17 | Burroughs Corp | Circuitry for rotating fields of data in a digital computer |
US3969704A (en) * | 1974-07-19 | 1976-07-13 | Nanodata Corporation | Word transformation apparatus for digital information processing |
US3996559A (en) * | 1974-11-07 | 1976-12-07 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences, vertical sequences and regularly spaced rectangular subarrays from an array stored in a modified word organized random access memory system |
-
1977
- 1977-06-30 IT IT7725276A patent/IT1084325B/it active
- 1977-09-29 FR FR7729907A patent/FR2396358A1/fr active Granted
- 1977-09-29 US US05/837,862 patent/US4163281A/en not_active Expired - Lifetime
- 1977-10-06 DE DE2744886A patent/DE2744886C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IT1084325B (it) | 1985-05-25 |
DE2744886B2 (de) | 1980-12-11 |
FR2396358A1 (fr) | 1979-01-26 |
DE2744886A1 (de) | 1979-01-04 |
FR2396358B1 (de) | 1980-10-31 |
US4163281A (en) | 1979-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4025151C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung | |
DE3001189C2 (de) | Programmierbare sequentielle logische Schaltungseinrichtung | |
DE3587137T2 (de) | Inhaltsadressierbarer speicher. | |
DE2424820C3 (de) | Einrichtung zur Durchsuchung eines Datenspeichers | |
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE2549336A1 (de) | Wortorganisierte speichereinrichtung fuer bildliche darstellungen betreffende daten | |
DE3209679C2 (de) | ||
DE3501272A1 (de) | Adaptives, selbstausbesserndes prozessorfeld | |
DE3533800C1 (de) | Verfahren zum Betreiben eines hochintegrierten Wellenfront-Feldrechners sowie entsprechender Wellenfront-Feldrechner | |
DE2347387A1 (de) | Permutationsschaltung | |
DE3233333A1 (de) | Treiberschaltung fuer eine fluessigkristall-anzeigevorrichtung | |
DE2744109C2 (de) | ||
DE3618136C2 (de) | ||
DE112019003326T5 (de) | Speichererweiterte neuronale netzwerkarchitekturen eines codierers-decodierers | |
DE2926322C2 (de) | Speicher-Subsystem | |
DE2744886C3 (de) | Schaltungsanordnung zum Umschwenken einer Binärdatenmatrix | |
DE3782540T2 (de) | Zeichenmusterumsetzschaltung. | |
DE3505314C2 (de) | ||
DE2513059C3 (de) | Zeichengenerator zur Zeichendarstellung | |
DE2415600C2 (de) | ||
DE4210109C2 (de) | Sortiervorrichtung zum Sortieren von Daten und Sortierverfahren | |
DE2121490C3 (de) | Orthogonaler Datenspeicher | |
DE2949189C2 (de) | Elektronenstrahl-Belichtungsvorrichtung | |
DE3024153A1 (de) | Speicher-subsystem | |
DE102007011801A1 (de) | Schaltung zum Erzeugen eines Fehlercodierungsdatenblocks, System mit der Schaltung, Vorrichtung zum Erzeugen eines Fehlercodierungsdatenblocks, Schaltung zum Erzeugen eines Fehlercodierungsdatenblocks, Verfahren zum Erzeugen eines Fehlercodierungsdatenblocks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |