DE10021595A1 - Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen - Google Patents

Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen

Info

Publication number
DE10021595A1
DE10021595A1 DE2000121595 DE10021595A DE10021595A1 DE 10021595 A1 DE10021595 A1 DE 10021595A1 DE 2000121595 DE2000121595 DE 2000121595 DE 10021595 A DE10021595 A DE 10021595A DE 10021595 A1 DE10021595 A1 DE 10021595A1
Authority
DE
Germany
Prior art keywords
configuration
programming
integrated semiconductor
arrangement
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000121595
Other languages
English (en)
Other versions
DE10021595B4 (de
Inventor
Simon Muff
Wolfgang Hoppe
Martin Gall
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000121595 priority Critical patent/DE10021595B4/de
Publication of DE10021595A1 publication Critical patent/DE10021595A1/de
Application granted granted Critical
Publication of DE10021595B4 publication Critical patent/DE10021595B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

Die Erfindung betrifft eine Anordnung zur Auswahl einer Konfiguration einer integrierten Halbleiterschaltung aus mehreren möglichen Konfigurationen, die dadurch gekennzeichnet ist, dass alle Versorgungs- und Signalleitungen für alle möglichen Konfigurationen und zusätzlich ein oder mehrere Programmierpin(s) (1, 2) aus dem Chipgehäuse (4) nach außen geführt sind und dass die jeweils gewünschte Konfiguration durch Anlegen eines entsprechenden Programmiersignals an den oder die Programmierpin(s) (1, 2) auswählbar ist.

Description

Die Erfindung betrifft eine Anordnung zur Auswahl einer Kon­ figuration einer integrierten Halbleiterschaltung aus mehre­ ren möglichen Konfigurationen.
Verschiedene integrierte Halbleiterschaltungen, wie z. B. Speicherchips, I/O-Chips, Prozessoren und dergleichen, können in unterschiedlichen Konfigurationen, Organisationsformen oder Betriebsmodi betrieben werden. Zum Beispiel können DRAM- Chips in einer x4-, x8- oder x16-Konfiguration arbeiten. Da­ bei brauchen die im Stand der Technik bekannten Speicherchips in der gewünschten Konfiguration eine besondere Leitungsfüh­ rung des Chips auf Waferebene und der Anschlusspads, die zu den Anschlusspins des Chipgehäuses geführt sind. Für jede Konfiguration ist deshalb ein besonderes Package-Design und ein besonderer Redistributionlayer nötig.
Daher resultieren komplizierte und teure Herstellungsverfah­ ren, längere Testzeiten und schließlich höhere Produktionsko­ sten bei der Herstellung von Halbleiterchips in unterschied­ licher Konfiguration.
Eine derartige Flexibilität bezüglich der Konfigurierbarkeit ist aufgrund der sich verändernden Kundenanforderungen und der von ihnen gewünschten verschiedenartigen Anwendungsformen der Halbleiterschaltung, z. B. bei Speicherchips in x4-, x8- bzw. x16-Organisation notwendig. Hier ist jedoch zu erwähnen, dass integrierte Halbleiterspeicherschaltungen nicht die ein­ zige Schaltungsart bilden, die mehrere und jeweils unter­ schiedliche Konfigurationen in gehäuster Form bieten bzw. notwendig machen. Somit ist es den auf diesem Gebiet einschlägigen Fachleuten ohne weiteres einsichtig, dass die sich stellenden Probleme und die durch die Erfindung vorgeschlage­ ne Lösung ebenso für andere Halbleiterschaltungstypen gelten, soweit diese mehr als eine Konfiguration im Betrieb mit einer übergeordneten System- oder Baugruppenebene haben bzw. bie­ ten.
Es ist Aufgabe der Erfindung, eine Anordnung zur Auswahl der Konfiguration einer integrierten Halbleiterschaltung so zu ermöglichen, dass alle möglichen Konfigurationen, die auf Baugruppen- oder Systemebene erforderlich sein können, mit einem einzigen Redistribution-Design verwirklicht werden kön­ nen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass alle Versorgungs- und Signalleitungen für alle möglichen Konfigu­ rationen und zusätzlich ein oder mehrere Programmierpin(s) aus dem Chipgehäuse nach außen geführt sind und dass die je­ weils gewünschte Konfiguration durch Anlegen eines entspre­ chenden Programmiersignal an den oder die Programmierpin(s) auswählbar ist.
Es muss hier bemerkt werden, dass die Bezeichnung "Pin" jede Art einer elektrischen Verbindung zwischen dem Chip und einer Schaltungsanordnung der nächsten Ebene bedeutet, einschließ­ lich
  • 1. Leadframe Package Pins,
  • 2. Area Array Balls,
  • 3. Drahtbonds für Chip-on-Board oder
  • 4. vertikale Verbindungsstrukturen, wie erhöhte Kontaktpads, Säulen, µSprings usw. zwischen einem Flip-Chip-Werkzeug und einem Schaltungsplattensubstrat.
Wenn in einem Ausführungsbeispiel der integrierte Halbleiter­ schaltungschip einen Halbleiterspeicher mit z. B. drei möglichen unterschiedlichen Konfigurationen aufweist, sind zwei Programmierpins zur Konfigurationsauswahl aus dem Chipgehäuse notwendig und ausreichend.
Mit der erfindungsgemäß vorgeschlagenen Anordnung läßt sich die Auswahl der jeweiligen Konfiguration entweder durch eine besonders gestaltete gedruckte Schaltungsplatte oder durch andere Elemente bewirken, die zum Programmieren auf oder zu der Baugruppe mit den aus dem Chipgehäuse herausgeführten Programmierpins Kontakt herstellen können.
Mit dieser Maßnahme läßt sich der oben beispielhaft ange­ führte DRAM-Speicher in seiner maximalen Konfiguration, d. h. in seiner x16-Konfiguration, auf der Baugruppe oder auf Sy­ stemebene testen und damit die Kosten für die Testphase sen­ ken.
Damit läßt sich ein so gestalteter DRAM-Speicherchip mit dem­ selben internen Design für alle Konfigurationen verwenden und die jeweilige besondere Baugruppen- oder Systemkonfiguration erst nach der zweiten Montagephase, d. h. der Montage des Chips auf dem Schaltungsplattensubstrat oder nach der Montage des den Chip enthaltenden Schaltungsplattensubstrats im Gerät vom System festlegen.
Nachstehend wird anhand der einzigen Figur ein Ausführungs­ beispiel der erfindungsgemäßen Anordnung beispielhaft für ei­ nen 256M DRAM-Speicherchip beschrieben.
Die Figur zeigt schematisch in ebener Ansicht ein universel­ les Redistribution-Design für einen beispielhaft gewählten 256M S19 x4- x8- x16-DRAM-Speicherchip, bei dem die Gehäuse­ pins in Form von Area Array Balls 10 mit Pads 1, 2 und 5-8 eines in der Papierebene liegenden Schaltungsplattensubstrats 3 verbunden sind. D. h., dass zwei mit bx4 und bx8 bezeichnete Programmierpins und sämtliche Daten-, Adress- und Versor­ gungsspannungsleitungen, wie durch die dick eingezeichneten Verdrahtungsleitungen angedeutet ist, mit entsprechenden Pads 1, 2 und 5-8 auf dem Schaltungsplattensubstrat 3 verbunden sind.
Die mit den Substratpads 1 und 2 verbundenen Programmierpins bx4 und bx8 dienen zur Wahl der Konfiguration (Programmie­ rung) des Chips jeweils in x4-, x8- oder x16-Organisation. Durch diese Verbindung der Programmierpins bx4 und bx8 mit entsprechenden Pads oder Leitungen des Schaltungsplatten­ substrats läßt sich der Speicherchip auf Baugruppen- oder Sy­ stemebene in die gewünschte Konfiguration versetzen.
Es ist zu bemerken, dass bei dem in der Figur dargestellten beispielhaften Redistribution-Design für ein DRAM, das eine verhältnismäßig geringe Anzahl von I/O-Verbindungsleitungen benötigt, die Verdrahtung der Area Array Balls mit den Sub­ stratpads durch feine gedruckte Leitungen auf dem Substrat durchführbar ist. Allerdings kann in manchen Fällen, bei de­ nen eine größere Anzahl von Eingangs- und Ausgangsleitungen nötig ist, die Leitungsführung nur mit noch dünneren Leitun­ gen und vertikalen Verbindungen zur gedruckten Schaltungs­ platte nötig werden, die mit einer Waferskale-Ausrüstung ein­ hergeht.
Das vorgeschlagene Redistribution-Design ermöglicht eine be­ sonders hohe Flexibilität hinsichtlich der Leitungsbreite und Führung soweit die geforderten elektrischen Kennwerte erfüllt werden.
In dem in der Figur dargestellten Ausführungsbeispiel wurde beispielhaft ein 256M S19 x4-, x8-, x16-SDRAM-Speicherchip über eine Area Array Ball Anordnung und eine feine Leitungsführung auf der gedruckten Schaltungsplatte mit Pads dersel­ ben verbunden.
Wie schon erwähnt, läßt sich die erfindungsgemäße Anordnung jedoch auch mit andersartigen elektrischen Verbindungssyste­ men zwischen Chip und Baugruppe anwenden.

Claims (4)

1. Anordnung zur Auswahl einer Konfiguration einer integrier­ ten Halbleiterschaltung aus mehreren möglichen Konfiguratio­ nen, dadurch gekennzeichnet, dass alle Versorgungs- und Signalleitungen für alle möglichen Kon­ figurationen und zusätzlich ein oder mehrere Programmier­ pin(s) (1, 2) aus dem Chipgehäuse (4) der Halbleiterschaltung nach außen geführt sind und dass die jeweils gewünschte Kon­ figuration durch Anlegen eines entsprechenden Programmiersi­ gnals an den oder die Programmierpin(s) (1, 2) auswählbar ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der integrierte Halbleiterchip einen Halbleiterspeicher mit drei möglichen unterschiedlichen Konfigurationen (x4, x8, x16) aufweist und dass zwei Programierpins (1, 2) zur Konfi­ gurationswahl aus dem Chipgehäuse geführt sind.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei einem auf einem gedruckten Schaltungsplattensubstrat (3) montierten Halbleiterchip der oder die Programmierpin(s) (1, 2) mit jeweils einer Leiterbahn oder einem Verbindungsan­ schlusspad des Schaltungsplattensubstrats (3) verbunden ist bzw. sind und die Konfigurationswahl auf Baugruppenebene oder durch ein den Halbleiterchip beinhaltendes übergeordnetes Sy­ stem ausführbar ist.
4. Anordnung nach einem der Ansprüche 2-3, dadurch gekennzeichnet, dass der integrierte Halbleiterchip eine x16-Daten- und/oder Adressorganisation als die maximal mögliche Konfiguration hat.
DE2000121595 2000-05-04 2000-05-04 Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen Expired - Fee Related DE10021595B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000121595 DE10021595B4 (de) 2000-05-04 2000-05-04 Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000121595 DE10021595B4 (de) 2000-05-04 2000-05-04 Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen

Publications (2)

Publication Number Publication Date
DE10021595A1 true DE10021595A1 (de) 2001-11-15
DE10021595B4 DE10021595B4 (de) 2006-01-19

Family

ID=7640681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000121595 Expired - Fee Related DE10021595B4 (de) 2000-05-04 2000-05-04 Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen

Country Status (1)

Country Link
DE (1) DE10021595B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638175A1 (de) * 1996-09-18 1998-03-26 Siemens Ag Integrierte Schaltung mit einem diese in sich aufnehmenden Gehäuse

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638175A1 (de) * 1996-09-18 1998-03-26 Siemens Ag Integrierte Schaltung mit einem diese in sich aufnehmenden Gehäuse

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.S.SHUBAT et al.: A Family of User-Programmable Peripherals with a Functional Unit Architecture *
in: IEEE Journal of Solid-State Circuits, Vol. 27, No. 4, 1992, S. 515-529 *

Also Published As

Publication number Publication date
DE10021595B4 (de) 2006-01-19

Similar Documents

Publication Publication Date Title
DE60208579T2 (de) Mehrchip-verbindungssystem
DE19721967C2 (de) Speicherbaustein
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE10316355B3 (de) Leistungshalbeitermodul mit flexibler äusserer Anschlussbelegung
DE10154556A1 (de) Gestapelte Halbleiterbauelementestruktur
DE10055001A1 (de) Speicheranordnung mit einem zentralen Anschlussfeld
DE10126310A1 (de) Leiterplatatenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE112005003538T5 (de) IC-Chip-Baustein, Testeinrichtung und Schnittstelle zum Ausführen eines Funktionstests eines in dem Chip-Baustein enthaltenen Chips
DE102006022136A1 (de) Halbleiterspeicherbauelement
DE10339770A1 (de) FBGA-Anordnung
DE102006008454B4 (de) Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10021595A1 (de) Anordnung zur Auswahl der Konfiguration integrierter Halbleiterschaltungen
DE10297047B4 (de) Lötfreie Leiterplatten-Baugruppe
DE2415047C3 (de)
DE10125725B4 (de) Ball-Grid-Array-Packung
DE19902348A1 (de) Kugelrasterarray-Prüftechnik
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102004042042A1 (de) Speichermodul mit mehreren Speicherchips
DE10339890A1 (de) Halbleiterbauelement
DE102004042074A1 (de) Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee