DE10014306A1 - Systemträger für einen Halbleiterchip mit einem Leiterrahmen - Google Patents

Systemträger für einen Halbleiterchip mit einem Leiterrahmen

Info

Publication number
DE10014306A1
DE10014306A1 DE10014306A DE10014306A DE10014306A1 DE 10014306 A1 DE10014306 A1 DE 10014306A1 DE 10014306 A DE10014306 A DE 10014306A DE 10014306 A DE10014306 A DE 10014306A DE 10014306 A1 DE10014306 A1 DE 10014306A1
Authority
DE
Germany
Prior art keywords
webs
web
bends
flat conductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10014306A
Other languages
English (en)
Other versions
DE10014306B4 (de
DE1067267T1 (de
Inventor
Bruno Golz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10014306A priority Critical patent/DE10014306B4/de
Priority to US09/816,930 priority patent/US6563201B1/en
Publication of DE10014306A1 publication Critical patent/DE10014306A1/de
Application granted granted Critical
Publication of DE10014306B4 publication Critical patent/DE10014306B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Ein Systemträger für einen Halbleiterchip weist einen Leiterrahmen (1) auf, wobei sich eine Vielzahl von kleinflächigen Signalflachleitern (4) von Stegen (2, 3) des Leiterrahmens aus erstrecken, die an ihren freien Enden Kontaktanschlußflächen (5) aufweisen. Verbleibende Flächen (6) zwischen den Stegen (2, 3) und der Vielzahl von Signalflachleitern (4) sind mit großflächigen Flachleitern (7) belegt. Zwischen den großflächigen Flachleitern (7) und den Stegen (2, 3) sind Verbindungsstege (9) mit Abwinklungen (8) in unterschiedlichen Abständen von den Stegen (2, 3) angeordnet.

Description

Die Erfindung betrifft einen Systemträger für einen Halblei­ terchip mit einem Leiterrahmen.
Derartige Systemträger werden in der Halbleitertechnologie verwendet, um Flachleiter unterschiedlicher Größe in vorbe­ stimmten Positionen an Längsstegen und Querstegen eines Lei­ terrahmens zu halten. Kleinflächige Flachleiter, die sich von den Stegen aus ers trecken, sind an ihren freien Enden mit Kontaktanschlußflächen versehen. Diese Kontaktanschlußflächen sind mit mikroskopisch kleinen, d. h. nur unter einem Lichtmi­ kroskop erkennbaren Kontaktflächen auf dem Halbleiterchip insbesondere über Bonddrähte mittels Drahtbondtechnologie oder über Löthöcker mittels Flip-Chip-Technologie verbunden. Großflächige Flachleiter sind zur Stromzuführung oder als Vo­ lumenausgleichsstücke vorgesehen. Zwischen den großflächigen Flachleitern und den Stegen des Leiterrahmens sind Abwinklun­ gen aufweisende Verbindungsstege vorgesehen.
Unter Großflächigkeit der Flachleiter wird in diesem Zusam­ menhang ein Mehrfaches der Fläche eines kleinflächigen und langgestreckten Signalflachleiters verstanden. Großflächige Flachleiter können zum Beispiel eine Trapezform oder eine Dreiecksform entsprechend den verbleibenden Flächen zwischen Leiterrahmen und Signalflachleitern aufweisen. Großflächige Flachleiter neigen dazu bei einem Einkapseln des Systemträ­ gers in eine Kunststoffgußmasse ihre vorbestimmte Position zu ändern und Bondverbindungen zu gefährden.
Die Aufgabe der Erfindung ist es, einen Bruch von Bondverbin­ dungen bei dem Einkapseln mittels eines geeigneten Systemträ­ gers zu vermeiden.
Diese Aufgabe wird mit den Merkmalen des Gegenstands des un­ abhängigen Anspruchs gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Gemäß der Erfindung werden die Abwinklungen in den Verbin­ dungsstegen für großflächige Flachleiter in unterschiedlichen Abständen von den Stegen des Leiterrahmens vorgesehen, so daß sich keine deckungsgleiche Drehachse für die Abwinklungen ausbilden kann, um die sich die großflächigen Flachleiter elastisch schwenken, verschieben oder um die sie schwingen könnten, da die Abwinklungen in unterschiedlichen Abständen von den Stegen des Leiterrahmens angeordnet sind. Außerdem wird damit die räumliche Lage der großflächigen Flachleiter fixiert, so daß ihre freien Enden nicht mehr ungehindert schwingen können. Insgesamt wird dadurch ohne Einbringen zu­ sätzlicher Abwinklungen in den Verbindungsstegen und ohne formstabilere Materialien einsetzen zu müssen, die Steifig­ keit der großflächigen Flachleiter erhöht.
In einer Ausführungsform der Erfindung weisen die großflächi­ gen Flachleiter langlochartige Öffnungen auf, die so dimen­ sioniert sind, daß das verbleibende Flachleitermaterial eine an die Signalflachleiter angepaßte Breite erhält. Diese Aus­ führung hat den Vorteil, daß in den verbleibenden trapezför­ migen oder großflächigen Flächen zwischen den Stegen und der Vielzahl von Signalflachleitern das Aufschrumpfen der Kunst­ stoffgußmasse beim Spritzgußvorgang für ein Kunststoffhalb­ leitergehäuse in allen Bereichen des Systemträgers vergleichmäßigt wird und somit Durchbiegungen und Verwerfungen des Kunststoffgehäuses für einen Halbleiterchip reduziert werden.
Dazu erstreckt sich der Leiterrahmen in einem kartesischen Koordinatensystem in X-/Y-Richtung, und die Abwicklungen sind in Z-Richtung angeordnet. Die großflächigen Flachleiter lie­ gen in einer Ebene, die zu der Ebene der Signalflachleiter in Z-Richtung versetzt ist. Dieser Versatz hat zunächst histori­ sche Gründe und entspricht der jeweiligen Dicke der Halblei­ terchips, so daß die großflächigen Flachleiter mit der Unter­ seite des Halbleiterchips verbindbar sind. Da jedoch diese Verbindbarkeit aus den obengenannten Gründen für moderne Halbleiterchips nicht mehr erforderlich ist oder auch nicht mehr ausgeführt werden kann, dienen diese Abwinklungen der Verbindungsstege zwischen großflächigen Flachleitern und Ste­ gen des Leiterrahmens dazu, die Flachleiter in einer versetz­ ten Ebene anzuordnen, um dem Kunststoffhalbleitergehäuse eine verbesserte Stabilität zu geben.
Aufgrund der erhöhten Steifigkeit durch die versetzte Anord­ nung der Abwinklungen in den Verbindungsstegen werden die Schwingungen der großflächigen Flachleiter soweit reduziert, daß die obengenannten negativen Effekte nicht mehr auftreten und die Bonddrahtverbindungen nicht gefährdet werden. Beim Spritzgießen des Kunststoffgehäuses wird somit ein stabiler Zustand des Systemträgers erreicht.
In einer weiteren Ausführungsform der Erfindung weist ein einzelner großflächiger Flachleiter zwei Verbindungsstege zu einem Steg des Leiterrahmens auf, wobei einer der Verbin­ dungsstege seine Abwinklungen in Z-Richtung in größerem Ab­ stand von dem Steg des Leiterrahmens aufweist als der andere.
Dieses ist in vorteilhafter Weise die einfachste Ausführungs­ form der vorliegenden Erfindung.
In einer weiteren Ausführungsform weist ein einzelner groß­ flächiger Flachleiter drei Verbindungsstege auf, wobei ein mittlerer Verbindungssteg seine Abwinklungen in Z-Richtung in größerem Abstand von dem Steg des Leiterrahmens als die bei­ den anderen Verbindungsstege aufweist. Diese Ausführungsform hat gegenüber der einfachsten Ausführungsform, die oben auf­ geführt ist, den zusätzlichen Vorteil, daß mit drei Verbin­ dungsstegen und entsprechenden, im Abstand versetzten Ab­ winklungen die Steifigkeit und Lagetreue des großflächigen Flachleiters beträchtlich erhöht werden kann, wobei der mitt­ lere Verbindungssteg mit seinen Abwicklungen bis in das Zen­ trum des großflächigen Flachleiters hineinragen kann.
Der mittlere Verbindungssteg eines großflächigen Flachleiters mit drei Verbindungsstegen kann in einer weiteren Ausfüh­ rungsform eine Abwinklung in Z-Richtung in geringerem Abstand von dem Steg des Leiterrahmens aufweisen als die beiden ande­ ren Verbindungsstege. In diesem Fall werden die Randzonen des großflächigen Flachleiters wesentlich verkürzt, und der Mit­ tenbereich des Flachleiters entsprechend verlängert, so daß eine stabile Lage des großflächigen Flachleiters gewährlei­ stet werden kann.
In einer weiteren Ausführungsform kann ein einzelner großflä­ chiger Flachleiter mehrere Verbindungsstege zu einem Steg mit zwei unterschiedlichen Abständen der Abwicklung der Verbin­ dungsstege von dem Steg des Leiterrahmens aufweisen, wobei die Abwicklungen in alternierenden Abständen zum Steg des Leiterrahmens angeordnet sind. Diese Ausführungsform der Er­ findung ist insbesondere dann einzusetzen, wenn die Fläche des großflächigen Flachleiters aufgrund zunehmender Chipgrö­ ßen und zunehmender Signalleiterbahnen größer wird. Die al­ ternierende Anordnung der Abstände der Abwinklungen der Ver­ bindungsstege hat darüber hinaus den Vorteil, daß an mehreren Punkten der großflächige Flachleiter versteift wird.
In einer weiteren Ausführungsform der Erfindung sind bei ei­ nem großflächigen Flachleiter mit mehreren Verbindungsstegen zu einem Steg des Leiterahmens die Abwicklungen gruppenweise in bezug auf die Abstände angeordnet, wobei die Gruppe der Verbindungsstege mit dem größten Abstand der Abwinklungen von dem Steg im Bereich der längsten Erstreckung des großflächi­ gen Flachleiters angeordnet sind. Damit wird in vorteilhafter Weise gewährleistet, daß die längste Erstreckung des großflä­ chigen Flachleiters verkürzt wird, weil die Verbindungsstege entsprechend verlängert werden, damit die Abwinklungen einen größeren Abstand von dem Steg des Leiterrahmens erreichen. Dieses bietet gegenüber einer alternierenden Anordnung der Abstände der Abwinklungen von dem Quersteg eine erhöhte Sta­ bilität insbesondere für die längste Erstreckung des großflä­ chigen Flachleiters.
Mit einer weiteren Ausführungsform der Erfindung können die Abwinklungen gestaffelt in bezug auf die Abstände zu dem Steg angeordnet sein, wobei der Verbindungssteg mit dem größten Abstand der Abwinklungen von dem Steg des Halbleiterrahmens im Bereich der längsten Erstreckung des großflächigen Flach­ leiters angeordnet ist.
Zwar ist das Werkzeug zum Einsenken der Abwinklungen in ge­ staffelter Weise komplizierter aufgebaut, als wenn lediglich zwei unterschiedliche Abstandsgrößen berücksichtigt werden müssen, jedoch liefert die Staffelung der Abstände der Abwinklungen in den Verbindungsstegen die größtmögliche Stei­ figkeit für den großflächigen Flachleiter und damit die größtmögliche Stabilität des Trägersystems beim Einkapseln einer elektronischen Halbleiterschaltung in ein Kunststoff­ gußgehäuse.
Ausführungsformen der Erfindung werden nun anhand von Zeich­ nungen näher erläutert.
Fig. 1 zeigt eine perspektivische Ansicht eines Ausschnit­ tes eines Systemträgers für einen Halbleiterchip gemäß einer ersten Ausführungsform der Erfindung.
Fig. 2 zeigt eine Querschnittsansicht des Systemträgers der Fig. 1.
Fig. 3 zeigt eine perspektivische Ansicht eines Aus­ schnitts eines Systemträgers für Halbleiterchips gemäß einer zweiten Ausführungsform der Erfindung.
Fig. 4 zeigt eine Querschnittsansicht des Systemträgers der Fig. 3.
Fig. 5 zeigt eine perspektivische Ansicht eines Aus­ schnitts eines Systemträgers für einen Halbleiter­ chip gemäß einer dritten Ausführungsform der Erfin­ dung.
Fig. 6 zeigt eine Querschnittsansicht des Systemträgers der Fig. 5
Fig. 7 zeigt eine Draufsicht auf einen weiteren Systemträ­ ger.
Fig. 8 zeigt einen prinzipiellen Aufbau eines großflächi­ gen Flachleiters in perspektivischer Ansicht.
Fig. 9 zeigt einen Querschnitt des großflächigen Flachlei­ ters aus Fig. 8 entlang einer Schnittlinie C-C.
Fig. 1 zeigt eine perspektivische Ansicht eines Aus­ schnitts eines Systemträgers für einen Halbleiterchip gemäß einer ersten Ausführungsform der Erfindung. Dieser Ausschnitt zeigt von dem Leiterrahmen 1 einen Abschnitt eines Quersteges 3, an dem zwei Verbindungsstege 9a und 9b mit Abwinklungen 8a und 8b vorgesehen sind. Der großflächige Flachleiter 7 wird durch einen Längsschenkel 15 und einen Querschenkel 16 be­ grenzt, die an dem freien Ende 17 enden. Der großflächige Flachleiter 7 weist langlochförmige Öffnungen 10 auf, die so dimensioniert sind, daß das verbleibende Material 11 Stege bildet, die in ihrer Breite den in Fig. 7 gezeigten Signal­ flachleitern entsprechen. Die Abstände der Abwinklungen 8a und 8b von dem Quersteg 3 sind unterschiedlich und bilden keine gemeinsam fluchtende Biegelinie.
Fig. 2 zeigt den Abstandsunterschied der Abwinklungen 8a und 8b von dem Quersteg 3 im Querschnitt. Aufgrund dieses Unter­ schiedes wird der großflächige Flachleiter 7 derart stabili­ siert, daß sein freies Ende 17 mit einer äußerst geringen Am­ plitude in Pfeilrichtung B schwingen kann. Damit wird der großflächige Flachleiter 7 in seiner räumlichen Lage auf dem Systemträger stabilisiert und versteift, so daß die Gefahr des Bruches von Bondverbindungen oder Kontakthöckerverbindun­ gen beim Spritzgußprozeß einer Kunststoffgußmasse zur Bildung eines Halbleitergehäuses vermindert wird.
Fig. 3 zeigt eine perspektivische Ansicht eines Ausschnitts eines Systemträgers für einen Halbleiterchip gemäß einer zweiten Ausführungsform der Erfindung, bei dem anstelle von zwei Verbindungsstegen drei Verbindungsstege 9 den großflä­ chigen Flachleiter 7 über die Abwinklungen 8 mit einem Quer­ steg 3 des Leiterrahmens 1 verbinden. Mit dieser Ausführungsform ist der Abstand der Abwinklung 8 des mittleren Verbin­ dungssteges 12 von dem Quersteg 3 größer als der Abstand der beiden äußeren Abwinklungen 8. Damit wird insbesondere der Mittenbereich des großflächigen Flachleiters stabilisiert und ein Schwingen des freien Endes 17 des großflächigen Flachlei­ ters 7 in den Pfeilrichtungen B wird stark reduziert. Da sich keine gemeinsame Biegekante für den großflächigen Flachleiter 7 an den drei Abwinklungen ausbilden kann, wird die gegenüber dem Leiterrahmen 1 versetzte Ebene des großflächigen Flach­ leiters räumlich stabilisiert.
Fig. 4 zeigt einen Querschnitt durch den Systemträger der Fig. 3 und zeigt die vergrößerte Länge des mittleren Verbin­ dungssteges 12 gegenüber dem äußeren Verbindungsstegen 8 und 9, deren Abwinklungen 8 sich unmittelbar an den Quersteg 3 des Leiterrahmens 1 anschließen.
Fig. 5 zeigt eine perspektivische Ansicht eines Ausschnitts eines Systemträgers für einen Halbleiterchip gemäß einer dritten Ausführungsform der Erfindung. Auch in dieser Ausfüh­ rungsform sind nur drei Verbindungsstege 9 mit Abwinklungen 8 zu dem Quersteg 3 des Leiterrahmens 1 vorgesehen, jedoch mit, dem Unterschied, daß die Abwinklungen 8 des mittleren Verbin­ dungssteges 12 in einem kleineren Abstand zum Quersteg 3 des Leiterrahmens 1 angeordnet sind. Mit dieser dritten Ausfüh­ rungsform der Erfindung werden insbesondere der Längsschenkel 15 und der Querschenkel 16 gegenüber der Mitte des großflä­ chigen Flachleiters 7 versteift, so daß die Schwingungsampli­ tude in Pfeilrichtung B stark begrenzt ist.
Fig. 6 zeigt eine Querschnittsansicht der Fig. 5 und zeigt die vergrößerte Länge der äußeren Verbindungsstege 9 gegen­ über dem mittleren Verbindungssteg 12, dessen Abwinklungen 8 sich unmittelbar an den Quersteg 3 des Leiterrahmens 1 an­ schließen.
Fig. 7 zeigt eine mögliche weitere Ausführungsform des Sy­ stemträgers in einer Draufsicht. Insbesondere bei rechteck­ förmigen Leiterrahmen 1 bilden sich verbleibende trapez- oder großflächige Flächen zwischen den Querstegen 3 und einer Vielzahl von Signalflachleitern 4 aus, in denen entweder großflächige Flachleiter 7 angeordnet und zur Stromversorgung vorgesehen sind, oder die großflächige Flachleiter 7 aufwei­ sen, die lediglich als Volumenausgleichsstücke vorgesehen sind. Die großflächigen Flachleiter 7 sind über Abwinklungen 8 aufweisende Verbindungsstege 9 an den Querstegen 3 befe­ stigt.
In der Draufsicht der Fig. 7 sind an den Längsstegen 2 des Leiterrahmens 1 bis zu 40 Signalflachleiter 4 angeordnet, die an ihren freien Enden Kontaktanschlußflächen 5 aufweisen, welche mit Kontaktflächen auf einem Halbleiterchip entweder über Bonddrähte mittels Drahtbondtechnologie oder über Löt­ höcker mittels Flip-Chip-Technologie verbunden werden. Zwi­ schen den Querstegen 3 des Leiterrahmens 1 und den Signal­ flachleitern 4 liegen trapezförmige Flächen 6, die beim ab­ schließenden Vergießen des Systemträgers mit einer Kunst­ stoffgußmasse eine Verwölbung des Halbleitergehäuses verursa­ chen können und aus diesem Grund mit großflächigen Flachlei­ tern 7 als Volumenausgleichsstücke belegt sind. Diese groß­ flächigen Flachleiter 7 können jedoch auch der Stromversor­ gung des Halbleiterchips dienen, wozu die freien Enden der großflächigen Flachleiter zu Kontaktanschlußflächen 14 ausge­ bildet sind, von denen aus durch Mehrfachbonddrähte oder ent­ sprechende Kontakthöcker das Halbleiterchip mit Strom ver­ sorgt werden kann. Diese großflächigen Flachleiter 7 sind über Verbindungsstege 9 mit den Querstegen 3 des Leiterrah­ mens verbunden. Diese Verbindungsstege 9 weisen zur Verstei­ fung der Verbindungsstege Abwinklungen 8 auf.
Diese Abwinklungen 8 werden zur Versteifung in unterschied­ lichen Abständen von den Querstegen 3 in die Verbindungsstege 9 eingebracht, um ein Federn oder Schwingen der großflächigen Flachleiter 7, insbesondere während des Spritzgußvorgangs beim Gießen des Halbleitergehäuses zu vermeiden. Bei gleich­ mäßigen Abständen der Abwinklungen 8 können die großflächigen Flachleiter während des Spritzvorgangs ihre Lage relativ leicht verändern, so daß beim Spritzvorgang ein instabiler Zustand auftreten kann, der sich negativ auf die Formgebung des Halbleitergehäuses auswirken kann, insbesondere wenn die großflächigen Flachleiter 7 als Volumenausgleichsstücke vor­ gesehen sind.
Fig. 8 zeigt einen prinzipiellen Aufbau eines großflächigen Flachleiters 7, der über zwei Verbindungsstege 9 mit einem Quersteg 3 eines Leiterrahmens 1 verbunden ist, wie es bei dem Systemträger der Fig. 7 im Bereich A zu sehen ist. Dabei weisen die Abwinklungen 8 von den Querstegen in diesem Bei­ spiel gleiche Abstände auf. Fig. 8 zeigt somit die schwin­ gungsgefährdete Anordnung der Abwinklungen 8 in den Verbin­ dungsstegen 9. Die Abwinklungen 8 in Fig. 8 fluchten zuein­ ander und bilden eine Schwingungsachse oder Biegelinie, um die der großflächige Flachleiter 7 in Pfeilrichtung B mit großer Amplitude schwingen kann, was bei dem anschließenden Spritzgußprozeß erhebliche Probleme nach sich ziehen kann. Eine möglich Lösung dieser Probleme ist, daß die großflächi­ gen Flachleiter unmittelbar über die Unterseite des Halblei­ terchips miteinander verbunden sind. Aufgrund der Verkleine­ rung der Kontaktflächen auf dem Chip selbst und der damit verbundenen verkürzten Chiplänge ist jedoch für diese Lösung kein ausreichender Platz mehr zur Anbringung der freien Enden 17 der großflächigen Flachleiter 7 an der Chipunterseite des Halbleiterbauteils vorhanden, so daß die freien Enden 17 der großflächigen Flachleiter 7 beim Spritzgießen des Halbleiter­ gehäuses um die in Fig. 8 gezeigte große Amplitude in Pfeil­ richtung B schwingen können.
Fig. 9 zeigt einen Querschnitt des großflächigen Flachlei­ ters 7 der Fig. 8 entlang einer Schnittlinie C-C und ver­ deutlicht, daß die Abwinklungen auf einer gemeinsamen fluch­ tenden Biegelinie angeordnet sind, um die der großflächige Flachleiter schwingen, sich schwenken oder sich verbiegen kann.

Claims (10)

1. Systemträger für einen Halbleiterchip mit einem Leiter­ rahmen (1), der sich in Längsstegen (2) und Querstegen (3) gliedert, wobei sich eine Vielzahl von kleinflächi­ gen Signalflachleitern (4) von den Stegen (2, 3) er­ strecken, die an ihren freien Enden Kontaktanschlußflä­ chen (5) aufweisen, welche mit Kontaktflächen auf dem Halbleiterchip insbesondere über Bonddrähte mittels Drahtbondtechnologie oder über Löthöcker mittels Flip- Chip-Technologie verbindbar sind, wobei verbleibende trapezförmige oder dreieckförmige Flächen (6) zwischen den Stegen (2, 3) und der Vielzahl von Signalflachlei­ tern (4) mit großflächigen Flachleitern (7) belegt sind, die zur Stromversorgung mit dem Halbleiterchip verbind­ bar sind oder als Volumenausgleichsstücke vorgesehen sind, wobei zwischen den großflächigen Flachleitern (7) und den Stegen (2, 3) Abwinklungen (8) aufweisende Ver­ bindungsstege (9) vorgesehen sind, und wobei die Ab­ winklungen (8) in den Verbindungsstegen (9) in unter­ schiedlichen Abständen von den Stegen (2, 3) angeordnet sind.
2. Systemträger nach Anspruch 1, dadurch gekennzeichnet, daß die großflächigen Flachleiter (7) langlochartige Öffnun­ gen (10) aufweisen und das verbleibende Flachleitermate­ rial (11) eine an die Signalflachleiter (4) angepaßte Breite aufweist.
3. Systemträger nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß sich in einem kartesischen Koordinatensystem der Leiter­ rahmen (1) in X- und Y-Richtung erstreckt, und die Ab­ winklungen (8) in Z-Richtung angeordnet sind.
4. Systemträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die großflächigen Flachleiter (7) in einer Ebene, die zu der Ebene der Signalflachleiter (4) in Z-Richtung ver­ setzt ist, angeordnet sind.
5. Systemträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein einzelner großflächiger Flachleiter (7) zwei Verbin­ dungsstege (9) zu einem Steg (2, 3) des Leiterrahmens (1) aufweist, wobei einer der Verbindungsstege (9) seine Abwinklungen (8) in Z-Richtung in größerem Abstand von dem Steg (2, 3) des Leiterrahmens (1) als der andere aufweist.
6. Systemträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein einzelner großflächiger Flachleiter (7) drei Verbin­ dungsstege (9, 12) zu einem Steg (2, 3) aufweist, wobei ein mittlerer Verbindungssteg (12) seine Abwinklungen (8) in Z-Richtung in größerem Abstand von dem Steg (2, 3) des Leiterrahmens (1) als die beiden anderen Verbin­ dungsstege (9) aufweist.
7. Systemträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein einzelner großflächiger Flachleiter (7) drei Verbin­ dungsstege (9, 12) zu einem der Stege (2, 3) aufweist, und ein mittlerer Verbindungssteg (12) seine Ab­ winklung (8) in Z-Richtung in geringerem Abstand von dem Steg (2, 3) des Leiterrahmens (1) als die beiden anderen Verbindungsstege (9) aufweist.
8. Systemträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein einzelner großflächiger Flachleiter (7) mehrere Ver­ bindungsstege (9) zu einem der Stege (2, 3) mit zwei un­ terschiedlichen Abständen der Abwinklungen (8) der Ver­ bindungsstege (9) von dem Steg (2, 3) des Leiterrah­ mens (1) aufweist, und die Abwinklungen (8) in alternie­ renden Abständen zu dem Steg (2, 3) des Leiterrahmens (1) angeordnet sind.
9. Systemträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein einzelner großflächiger Flachleiter (7) Verbindungs­ stege (9) zu einem der Stege (2, 3) mit zwei unter­ schiedlichen Abständen der Abwinklungen (8) der Verbin­ dungsstege (9) von dem Steg (2, 3) des Leiterrahmens (1) aufweist, und die Abwinklungen (8) gruppenweise in bezug auf die Abstände angeordnet sind, wobei die Gruppe der Verbindungsstege (9) mit dem größeren Abstand der Ab­ winklungen (8) von dem Steg (2, 3) im Bereich (13) der längsten Erstreckung des großflächigen Flachleiters (7) angeordnet ist.
10. Systemträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein einzelner großflächiger Flachleiter (7) Verbindungs­ stege (9) zu einem der Stege (2, 3) mit unterschiedli­ chen Abständen der Abwinklungen (8) der Verbindungsstege (9) von dem Steg (2, 3) des Leiterrahmens (1) auf­ weist, und die Abwinklungen (8) gestaffelt in bezug auf die Abstände angeordnet sind, wobei der Verbindungs­ steg (9) mit dem größten Abstand der Abwinklungen (8) von dem Steg (2, 3) des Leiterrahmens (1) im Be­ reich (13) der längsten Erstreckung des großflächigen Flachleiters (7) angeordnet ist.
DE10014306A 2000-03-23 2000-03-23 Systemträger für einen Halbleiterchip mit einem Leiterrahmen Expired - Fee Related DE10014306B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10014306A DE10014306B4 (de) 2000-03-23 2000-03-23 Systemträger für einen Halbleiterchip mit einem Leiterrahmen
US09/816,930 US6563201B1 (en) 2000-03-23 2001-03-23 System carrier for a semiconductor chip having a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10014306A DE10014306B4 (de) 2000-03-23 2000-03-23 Systemträger für einen Halbleiterchip mit einem Leiterrahmen

Publications (2)

Publication Number Publication Date
DE10014306A1 true DE10014306A1 (de) 2001-10-04
DE10014306B4 DE10014306B4 (de) 2005-12-22

Family

ID=7635964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10014306A Expired - Fee Related DE10014306B4 (de) 2000-03-23 2000-03-23 Systemträger für einen Halbleiterchip mit einem Leiterrahmen

Country Status (2)

Country Link
US (1) US6563201B1 (de)
DE (1) DE10014306B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867483B2 (en) * 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
US7741161B2 (en) 2003-12-31 2010-06-22 Carsem (M) Sdn. Bhd. Method of making integrated circuit package with transparent encapsulant

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
JP2005159235A (ja) * 2003-11-28 2005-06-16 Seiko Epson Corp 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US9113547B2 (en) * 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
MY184608A (en) 2013-12-10 2021-04-07 Carsem M Sdn Bhd Pre-molded integrated circuit packages
DE112016006376B4 (de) * 2016-02-08 2024-01-04 Mitsubishi Electric Corporation Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19835393A1 (de) * 1998-08-05 1999-11-04 Siemens Ag Bauelement mit wenigstens einer integrierten elektronischen Schaltung und Verfahren zur Herstellung des Bauelementes
US6011220A (en) * 1995-11-16 2000-01-04 Kabushiki Kaisha Toshiba Semiconductor packaged device and lead frame used therein

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872530B2 (ja) 1995-10-18 2007-01-24 株式会社ルネサステクノロジ 半導体装置およびその製造に用いるリードフレーム
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
JPH1145973A (ja) 1997-07-23 1999-02-16 Mitsui High Tec Inc 半導体装置用リードフレーム
JP4080006B2 (ja) * 1997-08-29 2008-04-23 株式会社ルネサステクノロジ 半導体装置
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
TW423124B (en) * 1998-11-27 2001-02-21 Walsin Advanced Electronics Lead frame with heat dissipation plate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011220A (en) * 1995-11-16 2000-01-04 Kabushiki Kaisha Toshiba Semiconductor packaged device and lead frame used therein
DE19835393A1 (de) * 1998-08-05 1999-11-04 Siemens Ag Bauelement mit wenigstens einer integrierten elektronischen Schaltung und Verfahren zur Herstellung des Bauelementes

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 11045973 A. In: Patent Abstracts of Japan *
JP 9116074 A. In: Patent Abstracts of Japan *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867483B2 (en) * 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
US7741161B2 (en) 2003-12-31 2010-06-22 Carsem (M) Sdn. Bhd. Method of making integrated circuit package with transparent encapsulant

Also Published As

Publication number Publication date
DE10014306B4 (de) 2005-12-22
US6563201B1 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
DE102008033465B4 (de) Leistungshalbleitermodulsystem und leistungshalbleitermodul mit einem gehause sowie verfahren zur herstellung einer leis- tungshalbleiteranordnung
DE102009002992B4 (de) Leistungshalbleitermodulanordnung mit eindeutig und verdrehsicher auf einem Kühlkörper montierbarem Leistungshalbleitermodul und Montageverfahren
DE10232566A1 (de) Halbleiterbauteil
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE60038526T2 (de) Elektronische Baugruppe
EP0750344B1 (de) Leistungs-Halbleitermodul mit Anschlussstiften
DE10358360A1 (de) Verbindermontageaufbau und Verbindermontageverfahren
DE102005003390B4 (de) Substrat für ein FBGA-Halbleiterbauelement
DE10014306A1 (de) Systemträger für einen Halbleiterchip mit einem Leiterrahmen
EP1783831B1 (de) Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE69823574T2 (de) Halbleitervorrichtung, Leiterplatte und deren Kombination
DE3903615C2 (de)
DE102014222601B4 (de) Vorrichtung mit montierten elektronischen Komponenten und Halbleitervorrichtung mit derselben
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE4213250C2 (de) Doppelseitig SMD-bestückte Leiterplatte mit besonderen Maßnahmen zur Verminderung von Temperaturwechselspannungen
DE19912605B4 (de) Leiterplattenverstärkungsglied und elektronische Baugruppe
DE112005000980T5 (de) Einzelzeilen-Verbindungsfeld-Anordnung eines integrierten Schaltungs Chips
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE19923523A1 (de) Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
EP0238712A1 (de) Gesteuerte Umschalter-Matrix
EP0892432B1 (de) Anschlussanordnung für eine SMD - fähige Hybridschaltung
DE10139985A1 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee