DD271595A1 - Rueckseitenmetallisierung von si-halbleiterbauelementen - Google Patents

Abstract

Die Erfindung beinhaltet eine Rueckseitenmetallisierung von Si-Halbleiter und ist in der Mikroelektronik bei der Fertigung von Halbleiterbauelementen, insbesondere bei der Herstellung von SMD-Leistungsbauelemente anwendbar. Fuer eine Chipmontage auf Cu-Traeger ist zum Ausgleichen der mechanischen Spannungen eine Erhoehung der Schichtdicke der Veredlungsschicht auf den Traegern erforderlich. Zur Erzielung einer kostenguenstigen Chipmontage auf duenn veredelten Cu-Traegern und einen guten mechanischen und niederohmigen elektrischen Kontakt zwischen Chiprueckseite und Traeger durch Anwendung bekannter Kontaktierverfahren wird eine Rueckseitenmetallisierung durchgefuehrt. Erfindungsgemaess besteht die Rueckseitenmetallisierung der Si-Halbleiter aus einer als Haftvermittler dienenden 30 bis 300 nm dicken Gold-Schicht und einer darauf als Deckschicht aufgebrachten 1 bis 20 mm dicken Silberschicht.

Description

präparieren, da die Edelmetalldeckschicht nur eine gute Benetzung mit dem Lot und die Drahtbondfähigkolt für Au-Mlkrodrflhte gewährleisten muß.

Das Aufbringen der Au· und Ag-Schlcht kann durch die bekannten Vorfahren Bedampfen, Sputtern oder galvanisch erfolgen, wobei beide Schichten auch getrennt durch unterschiedliche Verfahren realisiert werden können.

Ausfuhrur gsbelsplol

Die Erfindung soll nachfolgend an einem Ausführungsbelsp.el nflher erläutert werden. Dabei geht es um die Herstellung einen npn-Halbleiterbauelementes mit einer Substratdotierung von 1 · 10¹¹Cm"¹.

Auf der Rückseite des Sl-Halbleiterwafere wird eine Rückseitenmetallisierung, bestehend aus 2 Schichten, präpariert. Zuerst wird als Haftvermittler eine ISOnm dicke Qoidschicht aufgedampft, In der 1 % Antimon eingelagert ist. Danach wirr* als Deckschicht auf der Qoidschicht galvanisch eine 5μη dicke Silberschicht abgeschieden. Anschließend erfolgt bei 400°C in einer Hj/Nj-Atmosphäre eine Elntemperung beider Schichten. Die so präparierten Chips können mit bekannten Chipmontageverfahren spannungsarm auf dünn versilberten Cu-Träger montiert werdon.

Claims (2)

1. Patentansprüche:

   1. Rückseitenmetallisierung von Si-Halbleiterbauelementen^nsbesondore zur Herstellung von SMD-Leistungsbauelementen, mit einem guten mechanischen und nlederohmlgen elektrischen Kontakt zwischen Chiprückseite und Träger durch Anwendung der bekannten Kontaktlerverfahren zur Chipmontage auf dünn veredelten Cu-Trägern, dadurch gekennzeichnet, daß die Rückseitenmetallisierung dos Si-Halbleiters aus einer als Haftvermittler dienenden 30 bis 300 nm dicken Goldschicht und einar darauf als Deckschicht aufgebrachten Ibis 20 pm dicken Silberschicht besteht, die beide bei einer Temperatur, die über dem eutektischen Punkt von Au/Si liegt, getempert sind.
2. 2. Rückseitenmetallisierung von Si-Halbleiterbauelementen, nach Anspruch 1, dadurch gekennzeichnet, daß in die Goldschicht Dotierungsstuffe eingebaut sind.

   Anwendungsgebiet der Erfindung

   Die Erfindung ist anwendbar In der Mikroelektronik hei der Fertigung von Halbleiterbauelementen, insbesondere bei der Herstellung von SMD-Lelstungsbauelementen.

   Charakteristik der bekannten technischen Lotungen

   Bei Montage von Halbleiterchips auf Träger Ist es in vielen Fällen notwendig, einen nlederohmlgen elektrischen Kontakt zwischen Chiprückseite und Träger zu realisieren. Dieser elektrische Kontakt wird entweder direkt bei der Chipmontage oder bei der Aufbringung der für die Montage geeigneten Rückseitenmetallisierungsschichten hergestellt. Die Art der Rückseitenmetallisierurig wii u vom später anzuwendenden Chlpmontageverfahren bestimmt. Für das eutektische Anlegieningen auf vergoldete Träger genügt es, eine vorzugsweise mit Dotierungsstoffen versehene Goldschicht auf die Wafarrückseite aufzubringen, während das Löten oder Kleben komplizierte Metallisierungssysteme verlangt, die einerseits einen guten mechanischen und ohmschen elektrischen Kontakt zum Halbleitersubstrat gewährleisten und andererseits /um Lot oder Kleber kompatibel sind. Bekannte Rückseitenmetallisierungen sind Al/Ni/Au, Ti/Ni/Ag. Diese Systeme verlangen einen relativ hohen Präparationsaufwand.

   Bei dor Montage von Si-Chips auf Träger aus Kupfer oder Kupferlegierungen kommt es auf Grund der unterschiedlichen thermischen Ausdehnungskoeffizienten zu mechanische Spannungen, die in der Lotfuge ausgeglichen werden müssen, um Chipbrüche zu vermeiden. Die bekannten Rückseitenmetallisierungen sind nicht in der Lage, einen bedeutenden Teil dieser Spannungen abzubauen, so daß eine entsprechend dicke Verodlungsschicht auf dem Träger aufgebracht werden muß oder duktile Lote verwendet werden müssen. Als Veredlungsschicht kommen hauptsächlich Ag-Schlchten zum Einsatz, die aber auf Grund der meisten angewandten Veredlungstechnologien nicht nur auf Chipmontagefläche aufgebracht werden, sondern den gesamten Träger, Trägerstreifen oder Trägerband einschließlich Randen eifen und Drahtbondflächen bedecken und somit bei einer Erhöhung der Ag-Schichtdicko dia Ökonomie des Bauelementes negativ beeinflußt wird. Als duktile Lote kommen Weichlote auf Pb- und Sn-Basis zum Einsatz, bei denen aber eine schnellere Alterung als bei Goldlote bei thermischer Wechselbelastung eintritt.

   Ziel der Erfindung

   Ziei der Erfindung ist es, eine Rückseitonmetallisierung von Si-Halbleiterwafer, insbesondere für die Herstellung von SMD-Leistunysbauelementen anzugeben, die eine kostengünstige Chipmontage auf dünn veredelten Cu-Trägern ermöglicht, einfach zu präparieren und kompatibel zu den bekannten Loten und Klebern ist.

   Darlegung des Wesens der Erfindung

   Daraus leitet sich die zu lösende technische Aufgabenstellung so ab, eine Rückseitenmetallisierung zu entwickeln, mit der beim Einsatz bekannter Chipkontaktierverfahren ein guter mechanischer und niederohmiger elektrischer Kontakt zwischen Chiprückseite und Träger hergestellt werden kann sowie die mechanischen Spannungen zwischen Si-Chips und Cu-Träger wesentlich abgebaut werden, um somit Chipbrüche und damit Bauelementeausfälle zu vermeiden. Erfindungsgemäß wird diese Aufgabe so gelöst, daß auf der Rückseite des Si-Halbleiterwafers eine Rückseitenmetallisierung, bestehend aus 2 Schichten, präpariert wird. Als erste Schicht wird als Haftvermittler eine 30 bis 300nm dicke Goldschicht aufgebracht, in der bei Notwendigkeit Dotierungsstoffe eingebaut werden. Auf der Goldschicht wird als Deckschicht je nach Chipmontageverfahren, Chipgröße und Trägermaterial eine 1 bis 20pm dicke Silberschicht aufgebracht. Zur Erzielung einer guten Haftung erfolgt eine Temperung bei einer Temperatur, die über dem eutektischen Punkt von Au/Si liegt. Dabei erfolgt bei Hinsatz von Dotierungsstoffen gleichzeitig durch Einbau der Dotanten in das Silizium die Realisierung des ohmschen Kontaktes. Chips mit dieser Rückseitenmetallisierung lassen sich mit den bekannten goldhaltigen und goldfreien Loten oder Chipklobern auf entsprechendes Trägermaterial montieren. Durch optimale Ag-Schichtdicke lassen sich die mechanischen Spannungen auf eine für das Halbleiterkristall ungefährliche Größe reduzieren. Die Trägerstreifen oder Trägerbänder lassen sich kostengünstig