DD147019A1 - Npn-transistor - Google Patents
Npn-transistor Download PDFInfo
- Publication number
- DD147019A1 DD147019A1 DD21679579A DD21679579A DD147019A1 DD 147019 A1 DD147019 A1 DD 147019A1 DD 21679579 A DD21679579 A DD 21679579A DD 21679579 A DD21679579 A DD 21679579A DD 147019 A1 DD147019 A1 DD 147019A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- transistor
- chip
- solder
- backside
- elements
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
Abstract
Die Erfindung betrifft die Herstellung eines npn-Transistors mit einem durch ein Lot auf einem Traeger befestigten Transistorchip, wobei das Chip zur Verbesserung der Benetzung mit dem Lot eine Rueckseitenmetallisierung erhaelt. Ziel der Erfindung ist die Realisierung von npn-Transistoren mit rueckseitenmetallisierten Chips ohne die dabei auftretenden Nachteile. Die zu loesende technische Aufgabe besteht in der Schaffung eines solchen Transistors, dessen Chiprueckseite vor der Metallisierung optimal vorbereitet wird. Geloest wird diese Aufgabe durch Anwendung der Ionenimplantation, mit deren Hilfe Elemente der V. Hauptgruppe des Periodensystems der Elemente in die Rueckseite implantiert werden. Die Erfindung findet bei der Herstellung von npn-Transistoren Anwendung, deren Chips nicht eutektisch mit Gold, sondern mit einem Lot auf einen Traeger gebondet werden.
Description
- 1 - 2167 95
Prankfurt COder), den 6,11.1979
Erfinder t Horineks Werner Dipl.-Müller, Eberhard Dipl,-Ing.
npn - Transistor
Anwendungsgebiet der Erfindung
Die Erfindung findet Anwendung bei der Herstellung von npn-Transistoren, deren Chips mit einem Lot zur Bildung des· ohmschen Kollektor- und Wärmekontaktes, auf einen metallischen Träger gebondet sind und deren Chips zur Benetzungshilfe mit dem Lot eine Rückseitenmetallisierung erhalten·
Charakteristik der bekannten technischen Lösungen
Es ist bekannt* dsß ab einer bestimmten Größe der Transistorchips diese nicht mehr eutektisch mit Gold z.B. auf einen Kupfer- oder Eisenträger zur Bildung des ohmschen Kollektorkontaktes und des Wärmekontaktes aufgrund der unterschiedlichen Ausdehnungskoeffizienten gebondet werden können 9 da es sonst zu mechanischen Spannungen im Chip und im Extremfall zum Chipriß kommen kann. Zur Vermeidung dieser mechanischen Spannungen wird der eutektische Silisium-Gold-Kontakt durch einen anderen Lotkontakt ersetzt, der die mechanischen Spannungen ausgleicht« Ein zusammenfassender überblick über.Lotlegierungen wird in der Schweißtechnik 17 (1967) 9$ S· 402-405 gegeben» Es ist aber auch bekannt 9 daß die Benetzungs eigenschaften des Siliziums für diese Lote sehr schlecht
.: \ -2-2 1.6 7 9.5
sind und daß daher auf die Rückseite der Chips Metall-» schichten aufgebracht werden, die als Benetzungshilfe wirken» Eine mögliche Kombination ist im US-Patent 3785892 angegeben« Bekannt ist insbesondere die Rückseitenvergoldung der Halbleiterchips> wobei zu beachten ist» daß zwischen Goldschicht und Silizium eine Stopperschicht gebracht wird ^ die eine Lösung des Goldes im Silizium verhindert· Als eine sehr v/irksame Stopperschicht hat sich Hickel erwiesen* dessen Haftung am Silizium aber beim Aufdampfen nicht gut ist· Eine von Sullivan und Eigler in J»of Eleetrochem· Soc· YoI. 1.04 Ci957) S· 226-229 bzw* in der DAS 1171699 vorgeschlagene stromlose Vernickelung ist wenig effektiv· Es wird daher zuerst eine dritte Schicht als Haftvermittler auf das Silizium aufgedampft· Als sehr gute Haftvermittler haben sich Chrom und Aluminium erwiesen, wie in "Electrical contacts to silicon"in Solid state Electronics,New York,8 (1965) 10 S* 831 -6331 beschrieben wird* Nachteilig ist dabei* daß Chrom p—Leitung verursachende Verunreinigungen enthalten kann und Aluminium als bekannter Dotand zur Erzeugung von p-Leitung in Silizium bei η-leitenden Halbleitersubstraten zur teilweisen Kompensation und damit zur Erhöhung des Kollektorbahnwiderstandes oder zur Umdotierung des n-Haterials in p-Material und damit zu einer Vierschichtanordnung mit den bekannten Nachteilen wie Thyristoreffekt führen·
Ziel der Erfindung
2Ei.el der Erfindung ist die Herstellung eines n-p-n-Transistors, dessen Chip mit Lot zur Realisierung des Kollektor- und Wärmekontaktes ohne die genannten Nachteile auf einen Träger gebondet ist·
Darlegung des Wesens der Erfindung
Die zu lösende technische Aufgabe besteht darin, einen npn-Transistor mit einem^Lot auf einen Träger gebondeten Chip zur Bildung eines ohmschen Kollektorkontaktes und Wärmekontaktes unter Beibehaltung der Chiprückseitenme- A) durch ein ~
- 3 - 2 16 7«
tallisierung^ bestehend., ans einer Eaf t Vermittlers chi chi j 2.Bv Aluminium"* einer StoppersehichtjZeB. Nickel und einer Schicht zur .Benetzungshilfe mit dem Lot9z*B· dold^hersustellen« .
Erfindungsgemäß wird die Aufgabe dadurch gelöst* daß in die Rückseite des Transistorchips nach Beseitigung der bei- der Doppeldiffusion entstandenen Rückseitendiode und vor der Rückseitenmetallisierung mittels Ionenimplantation ein Element der T« Hauptgruppe des periodischen Systems der Elemente.mit einer Konsentration von Vorzugsweise größer als 5 e10 ^em™ eingebracht viird. Dabei ist es; vorteilhaft, die Ionenimplantation der Chiprückseite im Scheibenverband durchzuführen· Vorzugsweise sollten/die Elemente Phosphorr Arsen oder Antimon implantiert werden©
Ausführungsbeispiel
Die Erfindung soll anhand eines Ausführungsbeispieles näher erläutert werden ι
Von einer n+ — Siliziumscheibey auf die in bekannter Weise auf der einen Seite eine Epitaxieschicht aufgebracht wurde und in die in bekannter Weise die Basis» und Emittergebiete eindiffundiert und mit z«Be Aluminium kontaktiert wurden, wird durch Ätzen, Läppen oder Schleifen die sich bei den Diffusionen bildende Rückseitendiode bis zur gewünschten Enddicke der Chips beseitigt«, Danach wird in einer lonenimplantationsanlage in diese: Rückseite Phosphörmit einer Konzentration von größer 5 · 10 cm implantierte Anschließend erfolgt eine Reinigung der Scheiben in der Reihenfolge Trichloräthylens konzentrierte fflO- und E0O-Ct · Nach Trocknen der Scheiben werden diese bei ca· 450 C in trockenem Stickstoff etwa 60 Minuten getempert· Die Scheiben werden danach in der angegebenen Weise rückseitenrnetallisiert·
Claims (1)
- 2 I 67Erfindungsanspruch : _ ' _ .tY-npn-Transistor mit einem durch ein Lot auf einen Träger zu£ Bildung des ohmschen Kollektor- und Wärme— kontaktes befestigten Transistorchip, bei dem das Transistorchip zur guten Benetzung mit dem Lot eine Rückseitenmetallisierung, bestehend aus einer Haftvermittlerschicht zum Siliziumsubstraty insbesondere Aluminium, einer Stopperschicht, insbesondere Nickel und einer Schicht zur Benetzungshilfe, insbesondere Gold, besitzt, dadurch gekennzeichnet, daß in die Rückseite des Transistorchips nach Beseitigung der bei der Doppeldiffusion entstandenen Rückseitendiode und vor der Rückseitenmetallisierung mittels Ionenimplantation ein Element der V, Hauptgruppe des periodischen Systems der Elemente mit einer Konzentration von vor-ic „ρ
. zugsweise größer als 5 · 10 cm eingebracht ist·2· Transistor nach Punkt ΐ dadurch gekennzeichnet, daßdie Ionenimplantation der Chiprückseite im Scheiben-. verband durchgeführt wird· ...3. Transistor nach Punkt 1 und 2 dadurch gekennzeichnet, daß die bei der Ionenimplantation verwendeten Elemente der V. Hauptgruppe des periodischen Systems, bevor-, zugt die Elemente Phosphor, Arsen oder Antimon sind·
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD21679579A DD147019A1 (de) | 1979-11-09 | 1979-11-09 | Npn-transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD21679579A DD147019A1 (de) | 1979-11-09 | 1979-11-09 | Npn-transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
DD147019A1 true DD147019A1 (de) | 1981-03-11 |
Family
ID=5520993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD21679579A DD147019A1 (de) | 1979-11-09 | 1979-11-09 | Npn-transistor |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD147019A1 (de) |
-
1979
- 1979-11-09 DD DD21679579A patent/DD147019A1/de not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3009295A1 (de) | Halbleiterbaustein | |
DE2509100A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE1127488B (de) | Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung | |
DE102012111654B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
EP0950261B1 (de) | Halbleiterkörper mit rückseitenmetallisierung | |
EP0998756A1 (de) | Vorrichtung und verfahren zur herstellung einer chip-substrat-verbindung | |
EP0552195B1 (de) | Eine hybride halbleiterstruktur | |
DE10314876B4 (de) | Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips | |
EP0170012B1 (de) | Metall-Keramik-Verbundelement und Verfahren zu dessen Herstellung | |
DD147019A1 (de) | Npn-transistor | |
DE102019111963A1 (de) | Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird | |
DE10103294C1 (de) | Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter | |
EP0523547A2 (de) | Chemisch vernickeltes DCB-Substrat und Verfahren, um es mit dünnen Drähten zu verbinden | |
DE2550512A1 (de) | Verfahren zur herstellung einer metallisierung auf einem substrat | |
DE102012216546A1 (de) | Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger | |
DE19954319C1 (de) | Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung | |
DE2500206A1 (de) | Metallisierungssystem fuer halbleiter | |
DE1614653C3 (de) | Halbleiteranordnung hoher Strombelastbarkeit | |
DE1283969B (de) | Halbleiterbauelement mit elektrisch isolierendem Zwischenkoerper zwischen dem Halbleiterkoerper und einem Gehaeuseteil, sowie Verfahren zu seiner Herstellung | |
EP0411595B1 (de) | Verfahren zum Verbinden von Halbleiterchips mit einem Wafer | |
DD271595A1 (de) | Rueckseitenmetallisierung von si-halbleiterbauelementen | |
AT222700B (de) | Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium | |
DD278000A1 (de) | Verfahren zur herstellung eines eutektisch bondfaehigen kontaktsystems fuer halbleiterbauelemente | |
DE1110321B (de) | Legierungsverfahren zur Herstellung einer Halbleiteranordnung mit einem Siliziumkoerper | |
DE2855972A1 (de) | Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |