DD263385A1 - Anordnung zur verkappung von kompaktbaugruppen - Google Patents
Anordnung zur verkappung von kompaktbaugruppen Download PDFInfo
- Publication number
- DD263385A1 DD263385A1 DD87305551A DD30555187A DD263385A1 DD 263385 A1 DD263385 A1 DD 263385A1 DD 87305551 A DD87305551 A DD 87305551A DD 30555187 A DD30555187 A DD 30555187A DD 263385 A1 DD263385 A1 DD 263385A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- plate
- semiconductor chips
- substrate
- arrangement
- capping
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft eine Anordnung zur Verkappung von Kompaktbaugruppen mit leistungsintensiven und/oder optisch beeinflussbaren bzw. optische Strahlung aussendenen Halbleiterchips. Anwendungsgebiet ist die Herstellung von Kompaktbaugruppen. Erfindungsgemaess erfolgt die Verkappung, indem auf ein mit Halbleiterchips bestuecktes Substrat eine mit Durchbruechen versehene Platte mit angepasstem Ausdehnungskoeffizienten aufgesetzt ist, wobei sich in jedem Durchbruch ein oder mehrere Halbleiterchips befinden und dass die Durchbrueche mit einer zweiten Platte verschlossen sind. Dabei dient die zweite Platte als Kuehlkoerper oder ist optisch transparent. Bei Anwendung der Erfindung werden thermische Spannungen vermieden, Speicherschaltkreise lassen sich einzeln oder in Gruppen loeschen, es erfolgt ein zuverlaessiger Schutz vor Umwelteinfluessen und durch eine hoehere Packungsdichte treten geringere Leitungskapazitaeten und -induktivitaeten auf. Fig. 1
Description
Hierzu 4 Seiten Zeichnungen
Die Erfindung betrifft eine Anordnung zur Verkappung von Kompaktbaugruppen mit leistungsintensiven und/oder optisch beeinflußbaren oder Strahlung emittierenden Halbleiterchips. Sie findet Anwendung bei der Verkappung von Kompaktbaugruppen für elektronische Schreibmaschinen, Mikrorechner, elektronische Konsumgüter, Großrechner, KFZ-Elektroniku.ä.
Aus der DE-AS 2621184 ist es bekannt, UV-löschbare Speicherschaltkreise in ein Mehrlagenkeramikgehäusezu montieren und die einzelnen Schaltkreisgehäuse durch Auflöten eines Deckels mit einem Quarzglasfenster hermetisch zu verschließen.
Nachteilig ist der hohe Fertigungsaufwand pro Chip und die Tatsache, daß jedes Chip einzeln verkappt wird und damit ein hoher Flächen- und Volumenbedarf entsteht. Nachteilig sind ebenfalls die großen Leistungsinduktivitäten und -kapazitäten.
Aus der Zeitschrift Elektronik, Heft 16/1985 S.. 44 ist bekannt, daß vier Speicherschaltkreis-Chips auf einem gemeinsamen Träger angeordnet sind und die Anordnung mit einer metallischen Kappe verschlossen ist. Dadurch ist es nicht möglich, die Schaltkreise ohne die Kappe abzunehmen zu löschen.
Aus der Zeitschrift Elektronik-Praxis Heft 6/1985, S. 20 ist bekannt, daß ein Mikroprozessor mit einem UV-löschbaren EPROM auf einem gemeinsamen Siliziumchip integriert und in einem Mehrlagenkeramikgehäuse, das mit einem ein Quarzglasfenster enthaltenden Deckel verschlossen ist, angeordnet ist. Nachteil dieser Lösung ist die komplizierte und teure Herstellungstechnologie im Zyklus I, der begrenzte fntegrationsgrad und die geringe Flexibilität der Produktion sowie die geringe Ausbeute.
Aus den DE-OS 3310654 und dem DD-WP 58771 ist es bekannt, Hybridbaugruppen mit einer Wirbelsintermasse oder einer Hüllmasse, beispielsweise aus Epoxidharz, zu umhüllen und damit vor Umwelteinflüssen zu schützen. Die Anwendung dieser Lösungen bei der Verkappung von Kompaktgruppen mit leistungsintensiven elektronischen Bauelementen führt auf Grund der unterschiedlichen Ausdehnungskoeffizienten von Substrat, Bauelementen und Hüllmasse zu starken mechanischen Spannungen, die bis zur Zerstörung des Substrates oder von elektrischen Verbindungen führen können.
Nachteilig ist weiterhin der hohe Wärmewiderstand der Hüllmasse und der hohe Aufwand, der notwendig ist um einzelne
Bauelemente auszuwechseln. ·
Ziel der Erfindung ist es, eine Anordnung zur Verkappung von Kompaktbaugruppen mit leistungsintensiven und/oder optisch beeinflußbaren oderStrahlung emittierenden Halbleiterehips anzugebsn,- die eine hohe Zuverlässigkeit äufweist/eine einfache" Reparatur und bei einfacher, kostengünstiger und edelmetallfreier Herstellung eine hohe Packungsdichte der Kompaktbaugruppen ermöglicht.
Die Aufgabe der Erfindung besteht darin, eine Anordnung zur Verkappung von Kompaktbaugruppen mit leistungsintensiven und/oder durch Strahlung beeinflußbaren oder Strahlung emittierenden Halbleiterchips zum Schutz vor Umwelteinflüssen anzugeben, die einen geringen Wärmewiderstand besitzt, bei der mechanische Spannungen vermieden werden und wahlweise einzelne oder mehrere Halbleiterchips optisch beeinflußt werden können.
Die Aufgabe wird mit einer Anordnung zur Verkappung von Kompaktbaugruppen, wobei leistungsintensive und/oder optisch beeinflußbare oder Strahlung emittierende Halbleiterchips auf einem Substrat angeordnet sind, erfindungsgemäß dadurch gelöst, daß auf dem Substrat eine erste, mit Durchbrüchen versehene Platte aus einem gut wärmeleitfähigen Material mit angepaßtem Ausdehnungskoeffizienten aufgesetzt ist, wobei sich in einem Durchbruch ein oder mehrere Halbleiterchips befinden und daß die Durchbrüche mit einer zweiten Platte verschlossen sind.
Eine Variante der Erfindung besteht darin, daß die Durchbrüche mit zwei angrenzenden, feuchtigkeitssperrenden Polymeren vollständig gefüllt sind und die zweite Platte als Kühlkörper ausgebildet ist.
Werden löschbare Speicherschaltkreise verkappt, dann ist es zweckmäßig wenn die zweite Platte optisch transparent ist. Die zweite Platte kann dabei auch in Einzelfenster aufgeteilt sein, die die Durchbrüche der ersten Platte verschließen.
Sind in den Durchbrüchen der ersten Platte optisch beeinflußbare Halbleiterschaltkreise angeordnet, dann ist die erste Platte durch zwei angrenzende feuchtigkeitssperrende Polymere mit dem Substrat verbunden, wobei das zweite Polymer das erste vollständig umhüllt.
Um eine noch höhere Packungsdichte zu erreichen, ist es zweckmäßig die zweite Platte ebenfalls als Verdrahtungsträger für
weitere Halbleiterschaltkreise zu verwenden.
Die erste und die zweite Platte können eine untrennbare Einheit bilden.
Die Kühlung kann durch Luft erfolgen oder die zweite Platte ist Bestandteil eines Flüssigkeitskühlsystems.
Die Erfindung soll nachstehend an mehreren Ausführungsbeispielen näher erläutert werden. Es zeigen:
Fig. 1: Kompaktbaugruppe mit Kühlkörper
Fig.2: Kompaktbaugruppe mit optisch transparenten Fenstern
Fig. 3: Kompaktbaugruppe mit zweiter Platte als Verdrahtungsträger
Fig. 4: Kompaktbaugruppe mit erster und zweiter Platte als Einheit
Bei der in Fig. 1 gezeigten Kompaktbaugruppe sind drahtgebondete Chips 2 auf einem Substrat 1 angeordnet und mit einem Sekundärpassivierungsmittel überzogen. Das Substrat 1 besteht aus metallisierter AI2O3-Keramik mit 0,625mm Stärke und den Abmessungen 30 χ 50 mm. Auf dem Substrat 1 befindet sich eine mit Durchbrüchen versehene erste Platte 3 aus einer Eisen-Nickel-Legierung, die in ihrem Ausdehnungskoeffizienten an das AI2O3-Keramiksubstrat angepaßt ist. Die sekundärpassivierten Chips 2 sind von einem ersten Polymer 6 umhüllt. Ein zweites Polymer 7 umhüllt das erste Polymer 6 vollständig und füllt die Durchbrüche vollständig aus. Damit wird eine gute Feuchtigkeitssperrwirkung erzielt. Die zweite Platte 4 ist im Ausführungsbeispiel als Kühlkörper ausgebildet. Diese Anordnung dient vorzugsweise zur Verkappung von Halbleiterbauelementen mit hoher Leistung. Durch die Verwendung der ersten Platte 3 werden thermische Spannungen vermieden. Sie ermöglicht bei hoher Packungsdichte und geringen Leistungsinduktivitäten und -kapazitäten ein sichere Wärmeabführung und einen guten Schutz vor Umwelteinflüssen.
Bei der in Fig. 2 gezeigten Variante sind auf einem Substrat 1 aus AI2O3-Keramik40 EPROM-Schaltkreise als Nacktchips 2 angeordnet. Die erste, auf dem Substrat 1 aufgesetzte. Platte 3 aus einer Eisen-Nickel-Legierung enthält 40 Durchbrüche. Die Durchbrüche der ersten Platte 3 sind mit einer zweiten Platte 4 aus UV-durchlässigem Vielkomponentenglas auf der Basis SiO2 Na2O3 B2O3 oder aus AI2O3-Keramik verschlossen. Dabei kann die zweite Platte 4, wie in Fig. 2 gezeigt, in Einzelfenster 8 zerteilt -sein.
Der Rand der ersten Platte 3 ist mit dem Substrat 1 verklebt, aber auch andere Varianten der Befestigung sind denkbar, z. B. durch Löten mit einem Lot. .
Die beschriebene Anordnung der EPROM-Schaltkreise ermöglicht das gemeinsame oder einzelne Löschen. Im ersten Fall werden alle EPROM's UV-Licht ausgesetzt, im zweiten Fall werden einzelne Fenster in geeigneter Weise abgedeckt. Bei der in Fig. 3 gezeigten Variante dient die zweite, optisch transparente Platte 4 als Verdrahtungsträger für weitere Halbleiterschaltkreise 2. Auf diese Weise lassen sich mit geringem Aufwand Optokoppler 9 realisieren.
Das Substrat 1 und die erste Platte 4 sind am Rand mit einem ersten Polymer 6 verklebt. Dieses Polymer 6 wird von einem zweiten Polymer 7 vollständig umhüllt, so daß eine Feuchtigkeitssperrwirkung entsteht.
Es bietet sich an, an der Unterseite des Substrates 1 passive Bauelemente 12 mit Lot 11 zu befestigen und so Weiteren Platz einzusparen.
Bei dem in Fig. 4 gezeigten Beispiel besteht das Substrat 1 aus AI2O3-Keramik. Die erste und zweite Platte 3,4 bilden eine untrennbare Einheit und bestehen aus UV-durchlässiger AI2O3-Keramik. Durch den übereinstimmenden Ausdehnungskoeffizienten lassen sich große Module einfach und billig herstellen. Zur Vermeidung von Streulicht ist die Frontseite partiell mit UV-undurchlässigem Lack 13 bedruckt.
Claims (6)
1. Anordnung zur Verkappung von Kompaktbaugruppen, wobei leistungsintensive und/oder optisch beeinflußbare oder Strahlung emittierende Halbleiterchips auf einem Substrat angeordnet sind, dadurch gekennzeichnet, daß auf dem Substrat (1) eine erste mit Durch brüchen versehene Platte (3) aus einem gut wärmeleitendem Material mit angepaßtem Ausdehnungskoeffizienten aufgesetzt ist, wobei sich in einem Durchbruch ein oder mehrere Halbleiterchips (2) befinden und daß die Durchbrüche mit einer zweiten Platte (4) verschlossen sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Durchbrüche mit zwei angrenzenden, feuchtigkeitssperrenden Polymeren (6,7) vollständig gefüllt sind und die zweite Platte (4) als Kühlkörper ausgebildet ist.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß· die zweite Platte (4) optisch transparent ist. .
4. Anordnung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die erste Platte (3) durch zwei angrenzende, feuchtigkeitssperrende Polymere (6,7) mit dem Substrat (1) verbunden ist und das zweite Polymer (7) das erste (6) vollständig umhüllt.
5. Anordnung nach Anspruch 1^ 3 oder 4, dadurch gekennzeichnet, daß die zweite Platte (4) als Verdrahtungsträger für weitere Halbleiterchips (2) oder andere elektronische Bauelemente dient.
6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Platte (3) und die zweite Platte (4) eine untrennbare Einheit bilden.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD87305551A DD263385A1 (de) | 1987-07-31 | 1987-07-31 | Anordnung zur verkappung von kompaktbaugruppen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD87305551A DD263385A1 (de) | 1987-07-31 | 1987-07-31 | Anordnung zur verkappung von kompaktbaugruppen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD263385A1 true DD263385A1 (de) | 1988-12-28 |
Family
ID=5591205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD87305551A DD263385A1 (de) | 1987-07-31 | 1987-07-31 | Anordnung zur verkappung von kompaktbaugruppen |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD263385A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19641272A1 (de) * | 1996-10-07 | 1998-04-09 | Franz Heinz Guenther | Verfahren zum Herstellen von opto-elektronischen Hybrid-Bauteilen mit Blenden |
| DE10141710A1 (de) * | 2001-08-25 | 2003-03-06 | Schott Glas | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik |
-
1987
- 1987-07-31 DD DD87305551A patent/DD263385A1/de not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19641272A1 (de) * | 1996-10-07 | 1998-04-09 | Franz Heinz Guenther | Verfahren zum Herstellen von opto-elektronischen Hybrid-Bauteilen mit Blenden |
| DE19641272C2 (de) * | 1996-10-07 | 2003-03-27 | Franz Heinz Guenther | Verfahren zum Herstellen von opto-elektronischen Hybrid-Bauteilen mit Blenden |
| DE10141710A1 (de) * | 2001-08-25 | 2003-03-06 | Schott Glas | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68908940T2 (de) | Plastikumhüllung einsetzendes Gehäuse für eine integrierte Schaltung. | |
| DE69636335T2 (de) | Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau | |
| DE4329696C2 (de) | Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen | |
| DE19950026B4 (de) | Leistungshalbleitermodul | |
| DE3347848C2 (de) | ||
| DE10056832B4 (de) | Halbleiterbauteil-Moduleinheit | |
| DE69225896T2 (de) | Träger für Halbleitergehäuse | |
| DE19921109B4 (de) | Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement | |
| DE3854814T2 (de) | Elektronisches gehäuse zum dichten packen, bestehend aus gestapelten unterbaugruppen | |
| DE69314760T2 (de) | Oberflächenmontierbares IC-Gehäuse mit integriert montierter Batterie | |
| DE19818824B4 (de) | Elektronisches Bauelement und Verfahren zu dessen Herstellung | |
| DE19500422A1 (de) | Halbleiterbaustein mit hoher thermischer Emission | |
| DE2534608B2 (de) | Sichtanzeigeeinrichtung mit lichtemittierenden Dioden | |
| DE2749848A1 (de) | Kuehlkoerper fuer integrierte schaltungen | |
| DE3688164T2 (de) | Packung mit einem Substrat und mindestens einem elektronischen Bauelement. | |
| DE10031951A1 (de) | Mehrchip-Halbleitermodul und Herstellungsverfahren dafür | |
| DE69620026T2 (de) | Oberflächenmontierte alphanumerische led anzeige | |
| DE19511775C1 (de) | Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile | |
| DD263385A1 (de) | Anordnung zur verkappung von kompaktbaugruppen | |
| EP0058759B1 (de) | Steuergerät in Modulbauweise | |
| DE102020202490B4 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
| DE3610288A1 (de) | Leistungshalbleitermodul | |
| DE10227544A1 (de) | Vorrichtung zur optischen und/oder elektrischen Datenübertragung und/oder -verarbeitung | |
| DE19648492A1 (de) | Multi-Chip-Modul | |
| DE69433952T2 (de) | Verpackung eines BGA-integrierten Schaltkreises mit hoher thermischer Leitfähigkeit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UW | Conversion of economic patent into exclusive patent | ||
| ENJ | Ceased due to non-payment of renewal fee |