DE10141710A1 - Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik - Google Patents
Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und VerbindungstechnikInfo
- Publication number
- DE10141710A1 DE10141710A1 DE2001141710 DE10141710A DE10141710A1 DE 10141710 A1 DE10141710 A1 DE 10141710A1 DE 2001141710 DE2001141710 DE 2001141710 DE 10141710 A DE10141710 A DE 10141710A DE 10141710 A1 DE10141710 A1 DE 10141710A1
- Authority
- DE
- Germany
- Prior art keywords
- slots
- carrier substrate
- covering material
- component
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft die Strukturierung von Abdeckungsmaterialien (1) zum Aufbringen auf ein Trägersubstrat (5) mit wenigstens einem integrierten Bauelement. Aufgabe der Erfindung ist es, einen gegenüber dem Stand der Technik neuen und wesentlich verbesserten Weg aufzuzeigen, mit welchem die Strukturierung eines Abdeckungsmaterials (1) bzw. die Montage integrierter Schaltungen, also insbesondere die Gehäusung und Kontaktierung von integrierten Schaltungen, deutlich vereinfacht wird. DOLLAR A Die Erfindung sieht vor, zur Strukturierung eines Abdeckungsmaterials (1) oder Trägermaterials zum Aufbringen auf ein Trägersubstrat (5) mit wenigstens einem integrierten Bauelement, eine im wesentlichen ebene Platte derart mit Schlitzen (3) auszubilden, dass Schlitze (3) im aufgebrachten Zustand im wesentlichen entlang für eine Zerlegung des Trägersubstrats (5) in wenigstens einen, wenigstens ein integriertes Bauelement umfassenden Chip entsprechend zuordenbaren Zerlegungslinien, angeordnet sind.
Description
- Die Erfindung betrifft ein Verfahren zur Strukturierung eines Abdeckungsmaterials zum Aufbringen auf ein Trägersubstrat mit wenigstens einem integrierten Bauelement, ein entsprechend strukturiertes Abdeckungsmaterial, ein Verfahren zur Montage von wenigstens einem in einem Trägersubstrat integrierten Bauelement sowie eine entsprechende Vorrichtung mit wenigstens einem auf einem Trägersubstrat integrierten Bauelement.
- Zur Miniaturisierung von elektrischen Bauteilen, insbesondere auf Boardebene werden stetig zunehmend in Trägersubstrate integrierte Schaltungen oder Bauelemente eingesetzt. Bei der mechanischen Gehäusung und/oder elektrischen Kontaktierung derartiger integrierter Schaltungen ("Chips"), beispielsweise auch von optischen Schaltungen oder Bauelementen, werden bei den sogenannten "Electronic Packaging " Verfahren Materialien wie beispielsweise Glas oder ein Kunststoff als Kontakt- oder Abdeckmaterial verwendet.
- Um die Gehäusung eines Chips bzw. ein integriertes Bauelements noch im Waferverband durchzuführen und mit dem Bauelement verbundene Kontakte auf wenigstens einen äußeren Oberflächenbereich zu führen, so dass das integrierte Bauelement beispielsweise auf Leiterplatten elektrisch verbunden werden kann, sind eine Vielzahl von Verfahren entwickelt und auch teilweise eingesetzt worden.
- Häufig stellt sich hierbei das grundlegende Problem, dass die bei der Kontaktierung und/oder zur Abdeckung verwendeten Materialien nur schwer zu strukturieren sind, um beispielsweise hindurch führende Kontaktverbindungen bereitzustellen.
- Zum Herstellen von Löchern in dem Kontakt- oder Abdeckungsmaterial werden üblicherweise konventionelle Techniken wie z. B. Ultraschallschwingläppen eingesetzt, wobei sich in diesem Fall jedoch nur Löcher von ca. 0,5 mm Durchmesser erzeugen lassen und derartige Verfahren herkömmlicher Weise sehr kostenintensiv sind. Daneben sind photostrukturierbare Gläser, wie z. B. "Foturan" verfügbar, mit denen sich über Photolithographie feine Strukturen erzeugen lassen. Nachteilig hierbei ist jedoch, dass diese Gläser herkömmlicherweise nicht zum Ausdehnungskoeffizienten von Silizium, welches üblicherweise als Trägersubstrat für die integrierte Schaltung verwendet wird, passt. Darüber hinaus lässt sich ein solches Glas nur schlecht bearbeiten und benötigt ferner Flusssäure zur Strukturierung. Auch führt ein Einsatz derartiger Gläser folglich zu hohen Kosten.
- Das Erzeugen hoch präziser Löcher ist ferner beispielsweise durch Einsatz von Laserstrahlung möglich, wobei ein solches Verfahren aufgrund des seriellen Bearbeitungsprozesses der Löcher und einer äußerst geringen Abtragsrate ökonomisch für eine Massenfertigung nicht vertretbar ist.
- Ferner, wie beispielsweise aus dem Dokument WO 99/40624 bekannt, wurde bereits vorgeschlagen, dass sich mehrere elektrische Kontakte jeweils ein Loch teilen, so dass hierdurch die Anzahl der Löcher reduziert und folglich die Strukturgröße erhöht werden kann. Auch hierbei werden jedoch immer noch sehr kleine, und somit schwer herzustellende Löcher benötigt, wobei zusätzlich die Führung mehrerer Kontaktverbindungen durch ein Loch kompliziert ist.
- Darüber hinaus ist beispielsweise aus dem Dokument US-6,022,758 bekannt, das Kontakt- oder Abdeckungsmaterial nach dem Aufbringen auf das Trägersubstrat mit Gräben, sogenannten "V-Grooves" zu versehen, die üblicherweise bis in das Trägersubstrat hinein reichen, so dass hierüber Kontaktverbindungen zum Außenbereich hergestellt werden können.
- Nachteilig hierbei ist insbesondere, dass in Folge der relativen Breite der Schleifscheibe zum Herstellen dieser Gräben im Verhältnis zu den Dimensionen des integrierten Bauelements der Platzbedarf und in Folge die Ausbeute, bezogen auf das Trägersubstrat relativ gering ist. Herkömmlicherweise weisen derartige Gräben eine Breite von 180 bis 300 µm auf. Darüber hinaus ist das Schleifen der Gräben sehr langsam mit ungefähr 2 bis 3 mm pro Minute und erfolgt sequentiell mit sehr teuren "Dicing-Sägen", so dass auch hierdurch die Fertigungskosten in die Höhe getrieben werden.
- Eine Aufgabe der Erfindung ist es, einen gegenüber dem Stand der Technik neuen und wesentlich verbesserten Weg aufzuzeigen, mit welchem die Strukturierung eines Abdeckungsmaterials bzw. die Montage integrierter Schaltungen, also insbesondere die Gehäusung und Kontaktierung von integrierten Schaltungen deutlich vereinfacht, eine wesentliche Verringerung der aufgezeigten Probleme des Standes der Technik und eine signifikante Reduzierung der Fertigungskosten erreicht wird.
- Die erfindungsgemäße Lösung ist durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. des Anspruchs 9 sowie durch eine Vorrichtung mit den Merkmalen des Anspruchs 21 bzw. 27 gegeben.
- Vorteilhafte und/oder bevorzugte Ausführungsformen bzw. Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
- Erfindungsgemäß ist somit vorgesehen, zur Strukturierung eines Abdeckungsmaterials oder Trägermaterials zum Aufbringen auf ein Trägersubstrat mit wenigstens einem integrierten Bauelement, eine im wesentlichen ebene Platte derart mit Schlitzen auszubilden, dass Schlitze im aufgebrachten Zustand im wesentlichen entlang für eine Zerlegung des Trägersubstrats in wenigstens einen, wenigstens ein integriertes Bauelement umfassenden Chip entsprechend zuordenbaren Zerlegungslinien angeordnet sind.
- Von Vorteil hierbei ist, dass sich derartige Schlitze in dem Abdeckungsmaterial mit relativ kleinen Toleranzen fertigbar sind. Ferner ist insbesondere bei Einsatz von Sandstrahlung eine derartige Strukturierung in kurzer Zeit durchführbar, so dass die Abtragsrate bei einem derartigen abrasiven Prozeß sehr hoch ist.
- Da von der Erfindung ferner vorgesehen ist, nach dem Aufbringen des strukturierten Abdeckungsmaterials an dem Trägersubstrat wenigstens eine durch einen Schlitz hindurch führende Kontaktverbindung zu einer dem wenigstens einen Bauelement zugeordneten Kontaktierungseinrichtung auszubilden, hat für ein in bevorzugter Weise photolithographisch durchzuführendes Ausbilden der Kontaktverbindung, eine durch Sandstrahlen vorgenommene Strukturierung ferner den Vorteil, dass trichterförmige Mündungen erzeugt werden.
- Die Erfindung umfasst jedoch ferner Ausführungsformen, bei denen das Ausbilden der Kontaktverbindung mittels eines insbesondere stromlosen Abscheidungsprozesses bzw. mittels einer Schichtabscheidung, insbesondere einem CVD (Chemical Vapour Deposition)-Verfahren oder PVD (Physical Vapour Deposition)-Verfahren durchgeführt wird.
- Eine weitere bevorzugte Art der Strukturierung sieht das Ausbilden der Schlitze mittels einem Ultraschallschwingläppen vor, welches dem Sandstrahlen in Bezug auf die Genauigkeit überlegen ist. Wird das Trägersubstrat einschließlich des aufgebrachten strukturierten Abdeckungsmaterials in wenigstens einen, wenigstens ein integriertes Bauelement umfassenden Chip zerlegt, so ist durch die Anordnung von Schlitzen entlang der für die Zerlegung dem Trägersubstrat zuordenbaren Zerlegungslinien gleichzeitig das entsprechende Design für ein "Waver Level Packaging " definiert, wobei lediglich zwischen den Schlitzen stehengelassene Stege gesägt werden müssen und sich die Zerlegung dadurch deutlich gegenüber dem Stand der Technik vereinfacht.
- Gemäß einer bevorzugten Ausführungsform der Erfindung umfassen die Schlitze im Abdeckungsmaterial hierzu eine Schlitzbreite von ca. 200 µm bis 500 µm und weisen zum Stehenlassen von Stege eine gegenüber den jeweiligen Längen der entsprechenden Zerlegungslinien kürzere Schlitzlängen auf.
- Insbesondere, um eine gleichbleibende Qualität bei der Strukturierung des Abdeckungsmaterials zu gewährleisten, ist ferner vorgesehen, zum Ausbilden der Schlitze an dem Abdeckungsmaterial zunächst eine entsprechend vorstrukturierte Maske aufzubringen.
- Je nach Anwendungsgebiet bzw. Aufbau und Funktion des wenigstens einen in dem Trägersubstrat integrierten Bauelements, ist vorgesehen, das Abdeckungsmaterial beispielsweise aus einem Kunststoff bereitzustellen, welcher beispielsweise zur Verbesserung der Steifigkeit oder Zuverlässigkeit des montierten Chips mit einer vorgebbaren Flexibilität bereitgestellt ist. Ferner ist vorgesehen, das Abdeckungsmaterial, insbesondere bei Aufbringung auf einen optisch aktiven Oberflächenbereich an dem Trägersubstrat aus Glas oder einem anderen transparenten Material bereitzustellen. Ferner ist vorgesehen, je nach spezifischem Anwendungszweck beschichtetes, also insbesondere frequenzselektives Glas und/oder strukturiertes, also insbesondere als Mikrolinse oder Grating verwendbares Glas als Abdeckungsmaterial einzusetzen.
- Die Erfindung umfasst ferner Ausführungsformen, bei denen das Abdeckungsmaterial auf einen vorderseitigen Oberflächenbereich und/oder rückseitigen, also insbesondere bei optischen Bausteinen auf einen optisch aktiven und/oder passiven Oberflächenbereich des Trägersubstrates aufgebracht wird.
- Beim vorderseitigen und rückseitigen Aufbringen von Abdeckungsmaterialien müssen hierbei jedoch nicht gleiche Materialien verwendet werden, sondern die beiden Abdeckungsmaterialien sind in vorteilhafter Weise mechanisch aneinander derart angepasst, dass sich die Steifigkeit beider Abdeckungsmaterialien, welche sich insbesondere aus der jeweiligen Dicke, dem E-Modul und den Wärmeausdehnungskoeffizienten ergeben, gegenseitig kompensieren.
- Zum Aufbringen des Abdeckungsmaterials auf dem Trägersubstrat wird das Abdeckungsmaterial mit einem Haftmittel vorzugsweise mittels Siebdruck beschichtet, wobei sich in bevorzugter Weiterbildung Epoxidharze, ein Wachs und/oder ein Sol Gel als besonders geeignete Haftmittel erwiesen haben. Alternativ ist vorgesehen eine Haftung durch anodisches Bonden erzielt wird.
- Darüber hinaus ist erfindungsgemäß vorgesehen, je nach spezifischer Anwendung bzw. Funktion des abgedeckten, in dem Trägersubstrat integrierten Bauelements, die Schlitze wenigstens teilweise mit einem Füllmaterial aufzufüllen. Je nach weiterer Verwendung umfasst das Füllmaterial hierzu leitfähiges Material zur Herstellung einer Kontaktverbindung und/oder ein isolierendes Füllmaterial. So lässt sich beispielsweise durch Verwendung eines Füllmaterials mit Epoxidharz ein quasihermetisches Package herstellen.
- Die Erfindung wird nachfolgend beispielhaft anhand einer bevorzugten Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben. In den Zeichnungen zeigen:
- Fig. 1 eine schematische Prinzipskizze eines geschlitzten Träger- bzw. Abdeckungsmaterials,
- Fig. 2 eine schematische Ansicht des geschlitzten Materials gemäß Fig. 1, welches mit einem Haftmittel zum Aufbringen auf ein Trägersubstrat beschichtet ist, und
- Fig. 3 eine Teilansicht eines quasi-hermetischen Packages mit einem auf dem rückseitigen Oberflächenbereich eines Trägersubstrats mit optisch aktiven Bauelementen aufgebrachten Abdeckungsmaterial.
- Unter Bezugnahme auf die Figuren, ist bei Fig. 1 schematisch ein Abdeckungsmaterial 1 dargestellt, welches beispielhaft aus einer Glasscheibe besteht. Das Abdeckungsmaterial 1 ist, wie bei Fig. 3 zu sehen zum rückseitigen Aufbringen auf ein Trägersubstrat 5 mit mehreren integrierten beispielsweise optischen Bauelementen (Chips), die mittels eines sogenannten "Waver-Level Package Verfahrens" hergestellt werden, entsprechend angepasst. Mit anderen Worten werden hierbei die Chip noch im Waferverband gehäust und die Kontakte nach außen geführt.
- In Bezug auf die hierbei zugrunde zu legende mechanische Gehäusung und elektrische Kontaktierung von integrierten Schaltungen, d. h. insbesondere auf ein Durchkontaktieren durch das Trägersubstrat 5 wird auf die parallele, beim Deutschen Patent- und Markenamt vom gleichen Anmelder unter dem Titel "Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen" verwiesen, deren Offenbarungsgehalt vollständig zum Offenbarungsgehalt der vorliegenden Beschreibung gehört.
- Die gestrichelten Linien 2 gemäß den Figuren definieren hierbei die Zerlegungslinien für eine sich nach der Gehäusung und Kontaktierung anschließende Zerlegung des Waferverbands, d. h. die für das anschließende Dicing des Wafers in einzelne Chips, und definieren somit die anschließende Chipgröße.
- Entlang der für die Trennung des Wafers zuordenbaren Zerlegungslinien werden gemäß Fig. 1 zunächst in dem Glas Schlitze 3 ausgebildet, so dass sich diese folglich an den Rändern der zu zerlegenden Chips befinden.
- Für eine Verbindung von jeweiligen integrierten Bauelementen zugeordneten, wie zum Beispiel den mit der Bezugsziffer 8 gemäß Fig. 3 gekennzeichneten Kontaktbereichen hin zum Außenbereich des gehäusten Chips teilen sich folglich jeweils zwei benachbarte Chips einen Schlitz 3, über den die entsprechenden Kontaktverbindungen, wie nachfolgend beschrieben, geführt werden können.
- Für die Strukturierung der Schlitze 3 wird in bevorzugter Weise zunächst eine nicht dargestellte Maske, beispielsweise mittels eines Siebdruckverfahrens und/oder photolithographischen Verfahrens aufgebracht. Eine hierbei erzeugte Bandstruktur von 100 bis 200 µm hat sich hierbei als ausreichend erwiesen. Das Erzeugen der Schlitze 3 selbst erfolgt in bevorzugter Weise mittels Sandstrahlung, wobei insbesondere ein dünnes Display-Glas, welches sich für vielfältige, einem Fachmann auf diesem Gebiet an sich bekannte Anwendungen als Abdeckungsmaterial besonders gut eignet, aufgrund einer hohen Abtragsrate infolge des abrasiven Prozesses sehr schnell bearbeitbar ist.
- Es sei jedoch an dieser Stelle erwähnt, dass sich grundsätzlich auch andere Materialien, wie beispielsweise ein Kunststoff für eine derartige Strukturierung eignen, und ferner das Abdeckungsmaterial nicht zwingend transparent sein muss.
- Be%m vorliegenden Ausführungsbeispiel weisen die Schlitze 3 nach deren Strukturierung eine Breite von ca. 200 bis 500 µm auf und eine Länge, die, wie aus Fig. 1 zu sehen, etwas kürzer ist als die Längsseite eines Chips, so dass zwischen den Schlitzen einzelne Stege stehenbleiben. Die Länge eines Schlitzes ist im wesentlichen durch die Stabilitätsgrenze des als Abdeckung verwendeten Materials 1 begrenzt.
- Die Strukturierung der Schlitze 3 mittels Sandstrahlung durchzuführen, führt zu einer trichterförmigen Mündung, wie beispielsweise bei Fig. 3 zu sehen, die für eine ggfs. anschließende photolithographische Bearbeitung des Abdeckungsmaterials 1 zur Herstellung einer aus dem Chip hinaus führenden Kontaktverbindung 9 von Vorteil ist.
- Anstelle eines Sandstrahles kann das Ausbilden der Schlitze 3 auch mit anderen dafür geeigneten Verfahren, insbesondere mittels eines an sich bekannten Ultraschallschwingläppens durchgeführt werden, welches zu einer höheren Genauigkeit der Schlitzdimensionierung führt. Für die Strukturierung durch Ultraschallschwingläppen eignen sich in besonders bevorzugter Weise die speziellen Verfahren und Vorrichtungen, wie sie in der parallelen beim Deutschen Patent- und Markenamt eingereichten Anmeldung des gleichen Anmelders mit dem Titel "Verfahren zur Erzeugung einer Struktur in einem Werkstück" beschrieben sind. Der Inhalt dieser in Bezug genommenen Anmeldung ist daher vollständig als Teil des vorliegenden Offenbarungsgehalts anzusehen.
- Nach der Strukturierung des Abdeckungsmaterials 1 mit Schlitzen 3 wird auf diesem, wie bei Fig. 2 dargestellt, ein Haftmittel 4, vorzugsweise ein Epoxid, ein Wachs oder ein Sol Gel beispielsweise mittels Siebdruck aufgebracht. Eine weitere Möglichkeit besteht jedoch auch darin, das Abdeckungsmaterial 1 mittels Bonden, insbesondere anodisches Bonden auf den Wafer bzw. den Waferverband aufzubringen.
- Da, wie vorstehend bereits erwähnt, bei vielen Anwendungen, insbesondere im Bereich des Electronic Packaging über die Schlitze Kontaktverbindungen zwischen an dem integrierten Bauelement vorgesehenen Kontaktbereichen und dem äußeren Gehäuse des integrierten Bauelements hergestellt werden müssen, ist bevorzugt vorgesehen, die Schlitze 3 von Haftmitteln 4 frei zu halten.
- Bei dem in Fig. 3 dargestellten schematischen Querschnitt durch einen Teil eines Waferverbands, ist das vorstehend beschriebene erfindungsgemäß mit Schlitzen 3 strukturierte Trägersubstrat 1 rückseitig an dem Waferverband aufgebracht.
- Der dargestellte Waferverband umfasst hierbei je Chip eine Siliziumschicht 5 als Trägersubstrat, welches zur einen Oberfläche hin eine optisch aktive Schicht 6, wie etwa die Sensorschicht eines CCD-Chips umfasst. Ferner ist das Siliziumsubstrat 5 mit einer Passivierungsschicht 7 bedeckt und Kontaktierungsbereiche oder sogenannte Bondpads 8 zum elektrischen Anschluss des jeweiligen Chips sind über nicht dargestellte Leiterbahnen mit der optisch sensitiven Schicht 6 verbunden.
- Eine transparente Glasscheibe 1' ist zum Schutz der optisch sensitiven Schicht 6 zusätzlich auf die Oberseite des Waferverbandes mittels eines Haftmittels 4 aufgebracht. Auf der Rückseite, d. h. im vorliegenden Ausführungsbeispiel auf der optisch nicht aktiven Seite des Waferverbandes, ist die erfindungsgemäß strukturierte Abdeckung 1 ebenfalls mit Haftmitteln 4 befestigt.
- Neben dem Schutz der Halbleiterschaltkreise an der optisch aktiven Oberseite hat die vorder- und/oder rückseitige Aufbringung einer Abdeckung ferner die Funktion, den gesamten Aufbau mechanisch zu stabilisieren.
- Die Bondpads 8 sind über Kontaktverbindungen 9 zunächst durch Verbindungskanäle durch das Trägersubstrat 5 und anschließend über die Schlitze 3 zur rückseitigen Außenseite des Waferverbandes geführt. Das Ausbilden der Kontaktverbindungen durch die Schlitze 3, wird wie vorstehend erwähnt bevorzugt photolithographisch und/oder mittels einer Schichtabscheidung hergestellt.
- Im Gegensatz zu bisher üblichen Verfahren kann in Folge der vorherigen Strukturierung des Abdeckungsmaterials 1 auf ein V-Grooving, d. h. das anschließende Einbringen von Gräben in dem auf das Trägersubstrat 5 aufgebrachte Abdeckungsmaterial verzichtet werden.
- Wird der wie bei Fig. 3 dargestellte Waferverband anschließend in einzelne Chips getrennt, müssen darüber hinaus die Schlitze 3 des Abdeckungsmaterials 1 nicht mehr gesägt werden, sondern lediglich die zwischen den Schlitzen stehengelassenen Stege.
- Darüber hinaus sieht die Erfindung vor, die Schlitze 3 ggfs. nach Ausbildung der Kontaktverbindungen 9, sei es durch Durchkontaktierungen gemäß vorstehend in Bezug genommener Patentanmeldung oder mittels eines anderen der an sich dem Fachmann auf diesem Gebiet bekannten Verfahren zum Wafer Level Packaging mit einem isolierenden Füllmaterial aufzufüllen, beispielsweise mit einem Epoxid um ein quasihermetisches Package herzustellen.
- Es sei ferner darauf hingewiesen, dass je nach Anwendung bzw. Einsatz und/oder Weiterverarbeitung des Waferverbandes bzw. der einzelnen Chips im zerlegten oder unzerlegten Zustand auch die Abdeckung 1' auf der optisch aktiven Seite gemäß Fig. 3 zuvor mit entsprechenden Schlitzen strukturierbar ist. Ferner müssen die Materialien zur vorder- und rückseitigen Abdeckung 1' bzw. 1 nicht identisch sein. Um bei einer Erwärmung und/oder Abkühlung des Chips einen Di-Metalleffekt auszugleichen, ist es bereits ausreichend, dass sich die Steifigkeit der Materialien, insbesondere basierend auf deren Dicke, dem jeweiligen E-Modul und den Wärmeausdehnungskoeffizienten gegenseitig kompensieren, um ein Verbiegen des Chips zu vermeiden.
- Ein derart montiertes Trägersubstrat 5 mit einem oder mehreren integrierten Bauelementen eignet sich ferner zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen, insbesondere gemäß dem Offenbarungsinhalt der gleichermaßen parallel beim Deutschen Patent- und Markenamt anhängigen Anmeldung des gleichen Anmelders unter dem Titel "Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Halbleitervorrichtung" deren Inhalt somit voll umfänglich zum Offenbarungsinhalt der vorliegenden Beschreibung gehörend anzusehen ist.
Claims (32)
1. Verfahren zur Strukturierung eines Abdeckungsmaterials
(1) zum Aufbringen auf ein Trägersubstrat (5) mit
wenigstens einem integrierten Bauelement, mit folgenden
Schritten:
Bereitstellen einer im Wesentlichen ebenen Platte als Abdeckungsmaterial (1), und
Ausbilden von Schlitzen (3) am Abdeckungsmaterial derart,
dass Schlitze (3) im aufgebrachten Zustand im Wesentlichen entlang für eine Zerlegung des Trägersubstrats (5) in wenigstens einen, wenigstens ein integriertes Bauelement umfassenden Chip entsprechend zuordenbaren Zerlegungslinien (2) angeordnet sind.
Bereitstellen einer im Wesentlichen ebenen Platte als Abdeckungsmaterial (1), und
Ausbilden von Schlitzen (3) am Abdeckungsmaterial derart,
dass Schlitze (3) im aufgebrachten Zustand im Wesentlichen entlang für eine Zerlegung des Trägersubstrats (5) in wenigstens einen, wenigstens ein integriertes Bauelement umfassenden Chip entsprechend zuordenbaren Zerlegungslinien (2) angeordnet sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
das Abdeckungsmaterial (1) aus einem transparenten
Material bereitgestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
dass das Abdeckungsmaterial (1) aus Glas, insbesondere
aus beschichtetem oder strukturiertem Glas bereitgestellt
wird.
4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch
gekennzeichnet, dass das Abdeckungsmaterial (1) aus einem
Kunststoff bereitgestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, dass die Schlitze (3) mit einer
Schlitzbreite von 200 µm bis 500 µm und mit einer gegenüber
den jeweiligen Längen der entsprechenden Zerlegungslinien
(2) kürzeren Schlitzlänge ausgebildet werden.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch
gekennzeichnet, dass zum Ausbilden der Schlitze (3) an
dem Abdeckungsmaterial (1) eine entsprechend
vorstrukturierte Maske auf das Abdeckungsmaterial (1)
aufgebracht wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch
gekennzeichnet, dass das Ausbilden der Schlitze (3)
mittels Sandstrahlen erfolgt.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, dass das Ausbilden der Schlitze (3)
mittels Ultraschallschwingläppen erfolgt.
9. Verfahren zur Montage von wenigstens einem, in einem
Trägersubstrat (5) integrierten Bauelement, mit folgenden
Schritten:
Strukturieren eines Abdeckungsmaterials (1) nach dem Verfahren gemäß eines der vorstehenden Ansprüche,
Beschichten des strukturierten Abdeckungsmaterials (1) mit einem Haftmittel (4), und
Aufbringen des beschichteten Abdeckungsmaterials (1) an einer Oberfläche des Trägersubstrats (5).
Strukturieren eines Abdeckungsmaterials (1) nach dem Verfahren gemäß eines der vorstehenden Ansprüche,
Beschichten des strukturierten Abdeckungsmaterials (1) mit einem Haftmittel (4), und
Aufbringen des beschichteten Abdeckungsmaterials (1) an einer Oberfläche des Trägersubstrats (5).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass
das Abdeckungsmaterial (1) auf die Vorderseite oder
Rückseite des Trägersubstrats (5) aufgebracht wird.
11. Verfahren nach einem der Ansprüche 9 bis 10, dadurch
gekennzeichnet, dass das Abdeckungsmaterial (1) auf einem
optisch aktiven und/oder passiven Oberflächenbereich am
Trägersubstrat (5) aufgebracht wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch
gekennzeichnet, dass das Beschichten mit Haftmitteln (4)
mittels eines Siebdruckverfahrens erfolgt.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch
gekennzeichnet, dass als Haftmittel (4) ein Epoxidharz,
ein Wachs und/oder ein Sol Gel verwendet wird.
14. Verfahren nach einem der Ansprüche 9 bis 11, dadurch
gekennzeichnet, dass das Abdeckungsmaterial (1) durch
anodisches Bonden auf das Trägersubstrat aufgebracht
wird.
15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch
gekennzeichnet, dass nach Aufbringen des
Abdeckungsmaterials (1) wenigstens eine durch einen
Schlitz (3) hindurch führende Kontaktverbindung (9) zu
einer dem wenigstens einen Bauelement zugeordneten
Kontaktierungseinrichtung (8) ausgebildet wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass
das Ausbilden der Kontaktverbindung (9)
photolithographisch durchgeführt wird.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass
das Ausbilden der Kontaktverbindung (9) mittels eines
Abscheidungsprozesses durchgeführt wird.
18. Verfahren nach einem der Ansprüche 9 bis 17, dadurch
gekennzeichnet, dass Schlitze (3) zum Ausbildung von
Kontaktverbindungen (9) wenigstens teilweise mit einem
leitfähigen Füllmaterial aufgefüllt werden.
19. Verfahren nach einem der Ansprüche 9 bis 18, dadurch
gekennzeichnet, dass Schlitze (3) wenigstens teilweise
mit einem leitfähigen und/oder isolierenden Füllmaterial
aufgefüllt werden.
20. Verfahren nach einem der Ansprüche 9 bis 19, dadurch
gekennzeichnet, dass das Trägersubstrat (5)
einschließlich des Abdeckungsmaterials (1) entlang daran
ausgebildeter Schlitze (3) in wenigstens einen,
wenigstens ein integriertes Bauelement umfassenden Chip
zerlegt wird.
21. Vorrichtung zum Abdecken von wenigstens einem, auf einem
Trägersubstrat (5) integrierten Bauelement, wobei die
Vorrichtung eine im Wesentlichen ebene Platte oder
Scheibe (1) umfasst, dadurch gekennzeichnet, dass die
Platte Aussparungen in Form von Schlitzen (3) beinhaltet.
22. Vorrichtung nach Anspruch 21, dadurch gekennzeichnet,
dass Schlitze (3) im Wesentlichen entlang für eine
Zerlegung des Trägersubstrats (5) in wenigstens einen,
wenigstens ein integriertes Bauelement umfassenden Chip
entsprechend zuordenbaren Zerlegungslinien angeordnet
sind.
23. Vorrichtung nach Anspruch 21 oder 22, dadurch
gekennzeichnet, dass die Platte (1) transparent ist.
24. Vorrichtung nach Anspruch 21, 22 oder 23, dadurch
gekennzeichnet, dass die Platte (1) Glas, insbesondere
beschichtetes oder strukturiertes Glas umfasst.
25. Vorrichtung nach Anspruch 21, 22 oder 23, dadurch
gekennzeichnet, dass die Platte (1) einen Kunststoff
umfasst.
26. Vorrichtung nach einem der Ansprüche 21 bis 25, dadurch
gekennzeichnet, dass die Platte (1) zur Vorderseitigen
oder Rückseitigen Abdeckung des wenigstens einen
Bauelements entsprechend ausgebildet ist.
27. Vorrichtung mit wenigstens einem auf einem Trägersubstrat
(5) integrierten Bauelement, umfassend eine mit Schlitzen
(3) strukturierte Abdeckung nach einem der Ansprüche 21
bis 26.
28. Vorrichtung nach Anspruch 27, gekennzeichnet durch
wenigstens ein wenigstens einseitig optisch aktives
Bauelement.
29. Vorrichtung nach Anspruch 27 oder 28, dadurch
gekennzeichnet, dass die Abdeckung (1) an einem passiven
Oberflächenbereich des Trägersubstrats (5) aufgebracht
ist.
30. Vorrichtung nach einem der Ansprüche 27 bis 29, dadurch
gekennzeichnet, dass durch an der Abdeckung (1)
ausgebildete Schlitze (3) Kontaktverbindungen (9) zu
einer dem wenigstens einen Bauelement zugeordneten
Kontaktierungseinrichtung (9) ausgebildet sind.
31. Vorrichtung nach einem der Ansprüche 27 bis 30, dadurch
gekennzeichnet, dass an der Abdeckung (1) ausgebildete
Schlitze (3) wenigstens teilweise mit einem leitfähigen
oder nicht-leitfähigem Füllmaterial angereichert sind.
32. Vorrichtung nach einem der Ansprüche 27 bis 31, dadurch
gekennzeichnet, dass das wenigstens eine in dem
Trägersubstrat (5) integrierte Bauelement durch Trennung
eines Waferverbandes entlang von an der Abdeckung (1)
strukturierten Schlitzen (3) hergestellt ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001141710 DE10141710A1 (de) | 2001-08-25 | 2001-08-25 | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik |
EP02018858A EP1289009A3 (de) | 2001-08-25 | 2002-08-23 | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001141710 DE10141710A1 (de) | 2001-08-25 | 2001-08-25 | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10141710A1 true DE10141710A1 (de) | 2003-03-06 |
Family
ID=7696609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001141710 Withdrawn DE10141710A1 (de) | 2001-08-25 | 2001-08-25 | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10141710A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010055935A1 (de) * | 2010-12-23 | 2012-06-28 | Epcos Ag | Verfahren zum Verbinden mehrerer ungehäuster Substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD263385A1 (de) * | 1987-07-31 | 1988-12-28 | Robotron Elektronik | Anordnung zur verkappung von kompaktbaugruppen |
US5500540A (en) * | 1994-04-15 | 1996-03-19 | Photonics Research Incorporated | Wafer scale optoelectronic package |
DE19620940A1 (de) * | 1995-11-17 | 1997-05-22 | Werner Prof Dr Buff | Elektronisches Bauelement und Verfahren zu seiner Herstellung |
DE19641272A1 (de) * | 1996-10-07 | 1998-04-09 | Franz Heinz Guenther | Verfahren zum Herstellen von opto-elektronischen Hybrid-Bauteilen mit Blenden |
US5965933A (en) * | 1996-05-28 | 1999-10-12 | Young; William R. | Semiconductor packaging apparatus |
-
2001
- 2001-08-25 DE DE2001141710 patent/DE10141710A1/de not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD263385A1 (de) * | 1987-07-31 | 1988-12-28 | Robotron Elektronik | Anordnung zur verkappung von kompaktbaugruppen |
US5500540A (en) * | 1994-04-15 | 1996-03-19 | Photonics Research Incorporated | Wafer scale optoelectronic package |
DE19620940A1 (de) * | 1995-11-17 | 1997-05-22 | Werner Prof Dr Buff | Elektronisches Bauelement und Verfahren zu seiner Herstellung |
US5965933A (en) * | 1996-05-28 | 1999-10-12 | Young; William R. | Semiconductor packaging apparatus |
DE19641272A1 (de) * | 1996-10-07 | 1998-04-09 | Franz Heinz Guenther | Verfahren zum Herstellen von opto-elektronischen Hybrid-Bauteilen mit Blenden |
Non-Patent Citations (1)
Title |
---|
MORRISON,David: Wafer-Level Processing Cuts Chip-Scale Packaging Cost. In: Electronic Design, Oct. 18, 1999, S.29 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010055935A1 (de) * | 2010-12-23 | 2012-06-28 | Epcos Ag | Verfahren zum Verbinden mehrerer ungehäuster Substrate |
DE102010055935B4 (de) * | 2010-12-23 | 2014-05-15 | Epcos Ag | Verfahren zum Verbinden mehrerer ungehäuster Substrate |
US9165905B2 (en) | 2010-12-23 | 2015-10-20 | Epcos Ag | Method for connecting a plurality of unpackaged substrates |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10310617B4 (de) | Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben | |
EP1869705B1 (de) | Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement | |
DE102006032925B4 (de) | Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen | |
WO2003088347A2 (de) | Verfahren zum verbinden von substraten und verbundelement | |
DE10103186B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip | |
WO2003024865A2 (de) | Verfahren zur herstellung von mikro-elektromechanischen bauelementen | |
EP1419534A2 (de) | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen | |
DE10031252A1 (de) | Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips | |
WO2005102910A1 (de) | Verkapseltes elektrisches bauelement und verfahren zur herstellung | |
DE10206919A1 (de) | Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements | |
DE102006005994A1 (de) | Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile | |
DE102007048604A1 (de) | Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren | |
DE3937996A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
WO2000031796A1 (de) | Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises | |
DE102013102213B4 (de) | Miniaturisiertes Bauelement mit Dünnschichtabdeckung und Verfahren zur Herstellung | |
DE112020005737T5 (de) | Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden | |
DE102006005419B4 (de) | Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben | |
WO2008006418A1 (de) | Verfahren zur verpackung von bauelementen | |
EP0865081A2 (de) | Verfahren zum Herstellen von elektronischen Elementen | |
DE10350036B4 (de) | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung | |
DE102007043526B4 (de) | Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip | |
DE102009045541A1 (de) | Verfahren zur Herstellung einer mikromechanischen Vorrichtung, Verfahren zur Herstellung eines Kappenwafers für eine mikromechanische Vorrichtung, MEMS-Wafer erbund und mikromechanische Vorrichtung | |
DE10256116B4 (de) | Elektronisches Bauteil und Verfahren zur Herstellung desselben | |
DE10141710A1 (de) | Mechanische Strukturierung von Abdeckungsmaterialien zur Verwendung in der elektrischen Aufbau- und Verbindungstechnik | |
DE19955975A1 (de) | Lithographisches Verfahren zur Herstellung von Mikrobauteilen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: SCHOTT AG, 55122 MAINZ, DE |
|
8141 | Disposal/no request for examination |