DD235986A1 - Digitale schaltungsanordnung zum rueckgewinnen einer taktimpulsfolge - Google Patents
Digitale schaltungsanordnung zum rueckgewinnen einer taktimpulsfolge Download PDFInfo
- Publication number
- DD235986A1 DD235986A1 DD27464485A DD27464485A DD235986A1 DD 235986 A1 DD235986 A1 DD 235986A1 DD 27464485 A DD27464485 A DD 27464485A DD 27464485 A DD27464485 A DD 27464485A DD 235986 A1 DD235986 A1 DD 235986A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- pulse
- circuit
- clock
- clock frequency
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Die Erfindung betrifft eine digitale Schaltungsanordnung zum Rueckgewinnen einer Taktimpulsfolge aus einem eintreffenden Bitstrom digitaler Daten. Bei geringem Schaltungsaufwand soll die rueckgewonnene Taktimpulsfolge keine Phasenspruenge aufweisen. Bei von einem Leitungsempfaenger empfangenen Folgen von Bits wechselnder Wertigkeit und Folgen von Bits gleicher Wertigkeit sollen durch eine digitale Schaltungsanordnung Taktimpulse mit einer vorgegebenen Taktfrequenz und einem Impuls-Pausen-Verhaeltnis von 1:1 in einheitlicher Weise abgeleitet werden. Erfindungsgemaess ist an den Leitungsempfaenger eine Impulswandlerschaltung geschaltet, deren Ausgang mit dem Takteingang eines Start-Stop-Impulsgenerators verbunden ist, dessen Taktfrequenz ein geradzahliges Vielfaches, vorzugsweise das 2nfache (n1, 2 ...), der vorgegebenen Taktfrequenz ist und dessen Impulsausgang an einen Frequenzteiler geschaltet ist, der ein Gesamtteilungsverhaeltnis gleich dem gewaehlten Vielfachen der vorgegebenen Taktfrequenz besitzt und dessen Teilungsstufen so gewaehlt sind, dass seine Ausgangsstufe ein Teilungsverhaeltnis von 2:1 aufweist. Fig. 1.
Description
Berlin, den 27. 3. 1985 rk-scht 29170/ - · ..
Erfinder Dipl.-Ing. Guntmar Bergner Titel
Digitale Schaltungsanordnung zum Rückgewinnen einer Taktimpulsfolge
Anwendungsgebiet der Erfindung
Die Erfindung "betrifft eine digitale Schaltungsanordnung zum Rückgewinnen einer Taktimpulsfolge aus einem über serielle Nachrichtenkanäle übertragenen Bitstrom digitaler Daten mit einer vorgegebenen Taktfrequenz.
Charakteristik der bekannten technischen Lösungen
Die einzelnen Impulse eines pulscodemodulierten Bitstroms digitaler Daten unterliegen bei ihrer übertragung über serielle Eachrichtenkanäle Veränderungen hinsichtlich
. λ η
r\ Γ ., Ci /.
ihrer Kennwerte, beispielsweise der Amplitude oder der Flankensteilheit. Für das Weiterverarbeiten oder Regenerieren einer derart empfangenen Impulsfolge ist das Rückgewinnen einer Taktimpulsfolge erforderlich, deren Impulse einer vorgegebenen Taktfrequenz entsprechen. Hierbei bereiten Folgen von Bits gleicher Wertigkeit, also logisch Bins oder logisch Null, Schwierigkeiten, da während der Dauer einer derartigen Folge keine Impulsflanken zum Ableiten der Taktimpulsfolge zur Verfügung stehen. Bekannt ist eine Schaltungsanordnung, bei der ein Differenzierglied aus den Flanken einer empfangenen Impulsfolge nadeiförmige Synchronisierimpulse ableitet, die an den einen Eingang eines 'ODER-Gliedes, an den Takteingang eines Impulsgenerators und an den Rücksetzeingang eines Impulszählers geschaltet sind. Der Impulszähler empfängt fortwährend die Impulse des Impulsgenerators,-der durch den logischen Zustand Null der Synchronisierimpulse gestoppt und durch den nachfolgenden logischen Zustand Eins erneut gestartet wird. Jeweils nach einer vorgegebenen Anzahl, beispielsweise nach 10 empfangenen Impulsen, gibt der Impulszähler einen Zähliinpuls an den zweiten Eingang des ODER-Gliedes ab, sofern er nicht durch einen zuvor über den Rücksetzeingang empfangenen Synchronisierimpuls zurückgesetzt wurde. Bleiben die Synchronisierimpulse bei einer Folge von Bits gleicher Wertigkeit aus, so ersetzt der Impulszähler jeden ausbleibenden Synchronisierimpuls durch einen Zählimpuls. Am Ausgang des ODER-Gliedes tritt als Folge von Synchronisier- und Z aiii impulsen die rückgewonnene Taktimpulsfolge auf, vgl. DD-ftP 207-133; G 06 F - 1/04. Von Nachteil ist, daß die rückgewonnene Taktimpulsfolge aus den Impulsen zweier Quellen zusammengesetzt ist. Hierbei muß der Fehler des Impulsgenerators innerhalb der maximal zu überbrückenden Zeit ohne Synchronisierimpulse kleiner sein als eine Periode seiner Taktfrequenz, da sonst bei Wiedereinsetzen der Synchronisierimpulse entweder ein Zählimpuls zu viel oder zu wenig in der rückgewonnenen
Taktimpulsfolge auftritt und sich als ein Phasensprungfehler bemerkbar macht.
Weiter ist nicht gewährleistet, daß die .Dauer der Synchronisier-und der Zählirapulse gleich ist. Infolgedessen tritt nach einer Anzahl von Bits gleicher Wertigkeit ein Phasensprungfehler in der rückgewonnenen Taktimpulsfolge auf. Ein weiterer Phasensprungfehler tritt dadurch ein, daß "bei Beginn einer j?olge von Bits gleicher Wertigkeit der Impulszähler erst nach dem Ausbleiben des Synchronisierimpulses den ersetzenden Zählimpuls auslöst. Der jeweils erste Zählimpuls tritt dadurch immer um die Dauer eines Synchronisierimpulses später auf. Damit sind auch alle folgenden Zählimpulse verzögert. Eine Beseitigung dieser Phasensprungfehler bedeutet einen erhöhten Schaltung sauf wand .
Ziel der Erfindung
Ziel der Erfindung ist es, mit geringem Schaltungsaufwand aus einer empfangenen Impulsfolge eine Taktimpulsfolge zurückzugewinnen, die keine Phasensprungfehler aufweist.
Wesen der Erfindung . -
Der Erfindung liegt die Aufgabe zugrunde, bei von einem Leitungsempfänger empfangenen Folgen von Bits wechselnder Wertigkeit und bei Polgen von Bits gleicher Wertigkeit durch eine digitale Schaltungsanordnung Taktimpulse mit einer vorgegebenen Taktfrequenz und einem Impuls-Pausen-Verhältnis von 1 : 1 in einheitlicher V/eise abzuleiten. Srfindungsgemäß wird die Aufgabe dadurch gelöst, daß an den Leitungsempfäiiger eine Impulswandler schaltung geschaltet ist, deren Ausgang mit dem Takteingang eines Start-Stop-Impulsgenerators verbunden ist, dessen Taktfrequenz ein geradzahliges Vielfaches, vorzugsweise das 2nfache (n = 1,2 ..), der vorgegebenen Taktfrequenz ist und dessen
Impulsausgang an einen Frequenzteiler geschaltet ist, der ein Gesamtteilungsverhältnis gleich dem gewählten "Vielfachen der vorgegebenen Taktfrequenz besitzt und dessen Teilungsstufen so gewählt sind, daß seine Ausgangsstufe ein Teilungsverhältnis von 2 : 1 aufweist. Die Impulswandlerschaltung besteht aus einer Exklusiv-HOR-Schaltung, vor deren einen Eingang eine Verzögerungsschaltung geschaltet ist.
Eine andere Ausgestaltung der Impulswandlerschaltung besteht darin, daß einer ersten Impulsverkürzerschaltung ein Negator und eine zweite Impulsverkürzerschaltung parallel geschaltet ist, und daß die Ausgänge der beiden Impulsverkürz erschal tung en an die Eingänge einer UND-Schaltung geschaltet sind.
Der Vorteil der erfindungsgemäßen Schaltungsordnung besteht darin, daß die Taktimpulse nur von dem Start-Stop-Impulsgenerator abgeleitet werden, so daß bei einem übergang von einer Folge von Sits mit wechselnder Wertigkeit zu einer Folge von Bits mit gleicher Wertigkeit oder umgekehrt keine Phasensprünge auftreten.
Ausführungsbeispiel
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels näher erläutert. In der zugehörigen Zeichnung zeigen:
Fig. 1 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung
Fig. 2 ein Blockschaltbild einer Variante der erfindungsgemäßen Schaltungsanordnung und
Fig. 3 Impulsdiagramme.
Das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung zum Rückgewinnen einer Taktimpulsfolge gemäß Pig. 1 enthält eine Impulswandlerschaltung IW, "bestehend aus einem ersten Negator G1, einem Kondensator Ko, einem zweiten Negator G2 und einer Exklusiv-NOR-Schaltung G3 mit ihren beiden Eingängen 11;I2 und ihrem Ausgang 01, einen Start-Stop-Impulsgenerator IG mit seinem Takteingang 13 und seinem Impulsausgang 02, einen Frequenzteiler CT und ein D-Flipflop D1 mit seinem Takteingang G und seinem Dateneingang D sowie seinem nichtinvertierenden Ausgang Q. Die Eingangs- und Ausgangsklemmen sind mit E und A bezeichnet.
Fig. 2 zeigt in dem Blockschaltbild der erfindungsgemäßen Schaltungsanordnung eine Variante der Impulswandlerschaltung IW, die einen dritten Negator G4, eine erste und zweite Impulsverkiirzerschaltung IV1jIV2 mit ihren Eingängen 14j 15 und. ihren Ausgängen 03»04 sowie eine UND-Schaltung G5 enthält.
Fig. 3 zeigt eine schematische Darstellung von Impulsdiagrammen, bei denen das gegenseitige Verhältnis der Impulszeiten zwecks besserer Anschaulichkeit verändert gezeichnet wurde. Die einzelnen Impulsverläufe tragen die Bezeichnungen a bis h, deren Auftreten in den Blockschaltbildern gemäß Fig. 1 und Fig. 2 durch gleiche Buchstaben kenntlich gemacht ist.
Die Funktion der erfindungsgemäßen Schaltungsanordnung gemäß Fig. T ist folgende.
Ein von dem Leitungsempfänger über die Eingangsklemme S eintreffender Impulsverlauf a stellt einen Bitstrom mit einer vorgegebenen Taktfrequenz von beispielsweise 64 kHz beziehungsweise mit einer Bitfolgefrequenz von 64 kbit/s,· das entspricht einer Bitdauer tb = 15,625 /US, dar. Die Impulsfolge a gelangt auf den einen Eingang 11 der Exklusiv-NOR-Schaltung G3 und um eine bestimmte Zeit verzögert über die aus dem ersten und zweiten Negator G1;G2 sowie aus dem Kondensator Ko bestehenden Verzögerungsschaltung
auf den anderen Eingang 12 der Exklusiv-NOR-Schaltung G3. Der Pegel am Ausgang 01 der Exklusiv-liOR-Schaltung G3 wechselt immer dann von High (H) nach Low (L), wenn bei einer Flanke in dem eintreffenden Impulsverlauf a für die Dauer der Verzögerungszeit Pegelungleichheit an den beiden Eingängen 11;12 der Exklusiv-NOR-Schaltung G3 herrscht. Liegen nach Ablauf der Verzögerungszeit wieder gleiche Pegel vor, wechselt der Pegel am Ausgang der Exklusiv-IiOR-Schaltung G3 wieder von L nach H, so daß am Ausgang der Exklusiv-NOR-Sehaltung G3 eine Nadelimpulsfolge e mit Badelimpulsen definierter Dauer von beispielsweise ti = 60 ns auftritt, die über den Takteingang 13 dem Start-Stop-Impulsgenerator IG zugeführt wird.
In Hinblick auf die Übersichtlichkeit des Impulsdiagrammes ist für dieses Ausführungsbeispiel eine Taktfrequenz des Start-Stop-Impulsgenerators IG gleich dem zweifachen Wert der vorgegebenen Taktfrequenz gewählt worden. Der Start-Stop-Impulsgenerator IG sendet über seinen Impulsausgang einen Rechteckimpulsverlauf f mit einer Periodendauer T = 7,81 /US und mit einem Impuls-Pausen-Verhältnis von 1 : 1 aus. Durch jeden logischen Zustand Hull der Madelimpulsfolge e am Takteingang 13 wird der Start-Stop-Impulsgenerator IG gestoppt und durch jeden logischen Zustand Eins der Nadelimpulsfolge e erneut gestartet-* -Der ~
Start-Stop-Impulsgenerator IG wird auf diese Weise bei einem jeden Wechsel der logischen Wertigkeit in der eintreffenden Impulsfolge a synchronisiert. Wie durch die verbreiterte Darstellung der Nadelimpulse in Pig. 3 erkennbar ist, v/erden die mit den Nadelimpulsen der Nadelimpulsfolge e zusammenfallenden HL-Planken des Rechteckimpulsverlaufes f dadurch in ihrer Zeitlage verschoben, während alle LH-Flanken zeitrichtig einsetzen. Die derart veränderte Rechteckimpulsfolge f wird dem Frequenzteiler CT, für den entsprechend der Wahl der Taktfrequenz des Start-Stop-Impulsgenerators IG ein Gesamtteilungsverhältnis von 2 : 1 gewählt wurde, zugeführt. Aufgrund dieses Gesamtteilungsverhältnisses besteht der Frequenzteiler GT nur aus einer
Stufe, die zugleich seine Ausgangsstufe ist. Der Frequenzteiler CT ändert bei jeder der zeitrichtig einsetzenden LH-Flanken der an seinem Eingang anstehenden Rechteckimpulsfolge f die logische Wertigkeit seines Ausgangspegels, so daß der Ausgangskiemrae A der Schaltungsanordnung eine rückgewonnene Taktimpulsfolge g mit der vorgegebenen Taktfrequenz zugeführt wird, die sowohl bei Folgen von Bits wechselnder Wertigkeit als auch bei Folgen von Bits gleicher Wertigkeit in dem eintreffenden Impulsverlauf a keine Phasensprünge aufweist. Wird dem nachgeschalteten D-Flipflop D1 über seinen Takteingang G die' rückgewonnene Taktimpulsfolge g mit der vorgegebenen Taktfrequenz und über seinen Dateneingang D der eintreffende Impulsverlauf a zugeführt, so übernimmt der nichtinvertierende Ausgang Q des D-Flipflops D1 bei jeder LH-Flanke der rückgewonnenen Taktimpulsfolge g den logischen Wert des an seinem Dateneingang D anstehenden,eintreffenden Impulsverlaufs a. Somit entsteht am nichtinvertierenden Ausgang Q des D-Flipflops D1 ein dem eintreffenden Impulsverlauf a entsprechender Ausgangs impulsverlauf h mit einer geringfügigen, aber konstanten Phasenverzögerung tv. Sie entspricht der Summe aus der konstanten Impulsdauer ti der Nadelimpulse und der halben Periodendauer T des Start-Stop-Impulsgenerators IG, also tv = ti 4- 1/2 T Be~i der Variante der Impulswandlerschaltung IW gemäß Fig. 2 gelangt die eintreffende Impulsfolge a zu der ersten Impulsverkürzer schaltung IV1 sowie über den dritten Negator G4, durch den der eintreffende Impulsverlauf a in einen inversen Impulsverlauf b umgewandelt wird, zu der zweiten Impulsverkürzerschaltung IV2. Bi den beiden Impulsverkürzerschaltungen IV1;IV2 werden jeweils von den LH-Flanken des eintreffenden Impulsverlaufes a und des inversen Impulsverlaufes b Wadelimpulse mit ebenfalls einer definierten Dauer von beispielsweise ti = 60 ns abgeleitet, die am Ausgang 03 der ersten Impulsverküzrerschaltung IV1 als erste Teilnadelimpulsfolge c und am Ausgang 04 der zweiten Impulsverkürzerschaltung IV2 als zweite Teilnadelimpulsfolge d anstehen. Beide Badelimpulsfolgen c;d werden in der MD-Schal-
tung 62 konjunktiv verknüpft und so,wie schon beschrieben, als Iladelimpulsfolge e über den Takteingang 13 dem Start-Stop-Iinpulsgenerator IG zugeführt.
Die Phasenverzögerung tv beträgt im vorliegenden Ausführungsbeispiel bei einer Bitdauer von tb = 15»625/us und bei der Taktfrequenz des Start-Stop-Impulsgenerators IG gleich dem zweifachen Wert der vorgegebenen Taktfrequenz von 64 kHz nur 3»96/Us. Sie verringert sich mit steigender Taktfrequenz des Start-Stop-Impulsgenerators IG und beträgt beispielsweise bei einer Taktfrequenz des Start-Stop-Impulsgenerators IG gleich dem achtfachen Wert der vorgegebenen Taktfrequenz von 64 kHz nur noch 1,04/Us. Der Frequenzteiler CT ist in diesem Fall derart gestuft, daß das erforderliche Gesamtteilungsverhältnis von 8 : 1 durch eine Vorstufe mit einem Teilungsverhältnis von 4 : 1 und durch eine Ausgangsstufe mit dem Teilungsverhältnis von 2 : 1 erreicht wird.
Claims (3)
- Patentansprüche1. Digitale Schaltungsanordnung zum Rückgewinnen einer Taktimpulsfolge aus einem von einem Leitungsempfänger empfangenen Bitstrom mit einer Anordnung zum Ableiten von Synchronisierimpulsen für einen Start-Stop-Impulsgenerator, dadurch gekennzeichnet, daß an den Leitungsempfanger eine Impulswandlerschaltung (IW) geschaltet ist, deren Ausgang mit dem Takteingang (13) des Start-Stop-Impulsgenerators (IG) verbunden ist, dessen Taktfrequenz ein geradzahliges Vielfaches, vorzugsweise das 2nfache (n = 1,2 ..), der vorgegebenen Taktfrequenz ist und dessen Impulsausgang (02) an einen Frequenzteiler (CT) geschaltet ist, der ein Gesamtteilungsverhältnis gleich dem gewählten Vielfachen der vorgegebenen Taktfrequenz besitzt und dessen Teilungsstufen so gewählt sind, daß seine Ausgangsstufe ein Teilung sverhältnis von 2 : 1 aufweist.
- 2. Digitale Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Impulswandlerschaltung (IW) aus einer Exklusiv-NOR-Schaltung (G3) besteht, vor deren einen Eingang eine Verzögerungsschaltung (G1;G2;Ko) geschaltet ist.
- 3. Digitale Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Impulswandlerschaltung (EV) eine erste Impulsverkürzerschaltung (IV1) enthält, der ein Negator (G4) und eine zweite Impulsverkürzerschaltung (IV2) parallel geschaltet sind, und daß die Ausgänge (03,04) der beiden Impulsverkürzerschaltungen (IV1;IV2) an die Eingänge einer UlJD-Schaltung geschaltet sind.Hierzu 3 Seiten Zeichnung
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD27464485A DD235986A1 (de) | 1985-03-29 | 1985-03-29 | Digitale schaltungsanordnung zum rueckgewinnen einer taktimpulsfolge |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD27464485A DD235986A1 (de) | 1985-03-29 | 1985-03-29 | Digitale schaltungsanordnung zum rueckgewinnen einer taktimpulsfolge |
Publications (1)
Publication Number | Publication Date |
---|---|
DD235986A1 true DD235986A1 (de) | 1986-05-21 |
Family
ID=5566460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD27464485A DD235986A1 (de) | 1985-03-29 | 1985-03-29 | Digitale schaltungsanordnung zum rueckgewinnen einer taktimpulsfolge |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD235986A1 (de) |
-
1985
- 1985-03-29 DD DD27464485A patent/DD235986A1/de not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69226943T2 (de) | Zusatzvideodatentrenner | |
EP0043407B1 (de) | Schaltungsanordnung zur digitalen Phasendifferenz-Messung | |
DE3140431C2 (de) | Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals | |
DE3442613C2 (de) | ||
DE3230836A1 (de) | Bi-phase-decoder | |
DE3834865C2 (de) | Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE3202437C2 (de) | Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format | |
DE2532729A1 (de) | Verfahren zur Erfassung der Verschlechterung von Lesesignalen und Anordnung zur Durchfuehrung eines solchen Verfahrens | |
DE1919871C3 (de) | Schaltungsanordnung zur Erzeugung von Taktimpulsen aus einem Eingangssignal | |
DE2024818C3 (de) | Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale | |
DE2628907C2 (de) | Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen | |
DD235986A1 (de) | Digitale schaltungsanordnung zum rueckgewinnen einer taktimpulsfolge | |
DE69120364T2 (de) | Verfahren und Gerät zur Wahrnehmung einer Rahmenbitfolge in einem digitalen Datenübertragungssystem | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
DE1449427B2 (de) | Schaltungsanordnung zur auswertung von phasenmoduliert aufgezeichneten daten | |
DE3007294C2 (de) | Schaltungsanordnung zur Demodulation von freqenzumgetasteten Signalen | |
DE2047183B2 (de) | Verfahren und schaltungsanordnung zur demodulation und phasendifferenzmodulierten datensignalen | |
DE2933322A1 (de) | Schaltungsanordnung zum ableiten eines bittaktsignals aus einem digitalsignal | |
DE2935353C2 (de) | ||
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE2750011C2 (de) | Verfahren und Anordnung zum Erkennen eines AlS-Signals oder eines PCM-Signal-AusfaUs | |
DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
DE1937646C (de) | Schaltungsanordnung zur Übertragung von binären Informationsworten, bei der in einer Empfangseinrichtung Taktsignale mit den ankommenden binären Signalen synchronisiert werden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |