DD209052A1 - Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben - Google Patents
Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben Download PDFInfo
- Publication number
- DD209052A1 DD209052A1 DD24055582A DD24055582A DD209052A1 DD 209052 A1 DD209052 A1 DD 209052A1 DD 24055582 A DD24055582 A DD 24055582A DD 24055582 A DD24055582 A DD 24055582A DD 209052 A1 DD209052 A1 DD 209052A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- etching
- item
- sided
- chemical
- congruent
- Prior art date
Links
Abstract
Die Erfindung betrifft ein Verfahren zum stoerungsarmen Vereinzeln von vorzugsweise A hoch III B hoch V-Halbleiterscheiben durch eine wahlweise chemische oder kombiniert chemisch-mechanische Behandlung. Sie beschreibt einen Loesungsweg, bei der metallisierte oder passivierte und einseitig oder beidseitig kongruent chemigrafisch, dem spaeteren Rastermass der Halbleiterchips entsprechend strukturierte A hoch III B hoch V Halbleiterscheiben, vorzugsweise GaAs, durch eine vorwiegend auf die freigelegten Bereiche begrenzte, einseitig oder beidseitig kongruent chemische Tiefaetzungmit ca. 50 bis 150 Mikrometer tiefen Aetzgraeben ohne wesentliche laterale Unteraetzung durch eine Phosphorsaeure/Wasserstoffperoxid- Loesung in definierten Volumenanteilen stoerungsarm vereinzelt werden. Die Kombination mit einemmechanischen Brech-, Saegeschritt oder anderen Trennverfahren vor und nach Freiaetzen des pn-Ueberganges ist ebenfalls beschrieben. Die erfindungsgemaesse Bearbeitung enthaelt weiterhin einen Loesungsweg zur Erzeugung geometrisch definierter Strukturen zur gezielten Beeinflussung der Abstrahlcharakteristik.
Description
Titel der Erfindung
Verfahren zum störungsarmen Vereinzeln von A B -Halbleiterscheiben
Anwendungsgebiet der Erfindung
Die Erfindung betrifft eine spezielle technisch-technclcgische Variante zum störungsarmen Vereinzeln von A "S-Halbleiterbauelementsn vorzugsweise auf der Basis von GaAs bei gleichzeitiger Ausbildung geometrisch definierter Ätzstrukturen auf den einzelnen Halbleiterchips durch sine naßcheraische oder kombinierte naßcheraiscb-.Tiechanische Behandlung mit wahlweise nachfolgender naßchemischer Cber- flächenaufrauhung, Die Erfindung wird auf dem Gebiet der IG Mikro-Optoelektronik genutzt.
Charakteristik der bekannten technischen Lösungen
JTT γ
Moderne Verfahren zum Vereinzeln von A~~"3 -Halbleitern insbesondere GaAs zu Emitterchips bedienen sich aus ?roduktivitäts- und Ausbeutsgründen üblicherweise. einerSägetechnologis beispielsweise auf flexiblen Folien aus organischem Material. Durch den Sägeproze3 entstshen in den unmittelbar an den Sägegraben angrenzenden Kristallbereichen Gitterstoruπgen, die Ursache für eine erheb-
40555 2
liehe Degradation der Halbleiterchips sowie für eine Verringerung der Abstrahlstärke durch Bildung von Rekombinationszentren sind.
Durch Abtragen der gestörten Kristallbereiche in den an die Sägegräben angrenzenden Gebieten, wie sie in einer erfinderischen Lösung beschrieben ist (DE-OS 2 730 953), wird versucht, das Degradationsverhalten und die Abstrahlstärke der Chips zu verbessern.
Bekannt sind auch richtungsorientierte Ätzungen in freigelegten Gräben besonders beim GaAs, das sogenannte V-Gruben-Ätzen von speziell orientierten (100)-GaAs-Kristallen (DE-OS 2 941 476).'Dieses Verfahren kann nicht zum produktiven chemisch-mechanischen Vereinzeln auf Folien aus organischem Material oder anderen Trägern verwendet werden, da der Nachteil dieser Lösung darin besteht, daß bei tieferliegenden pn-Obergängen bei Böschungswinkeln der V-Gruben von etwa 50* bei technologisch interessanten Ätztiefen im Graben ein unvertretbar hoher Materialabtrag und damit eine unzulässige Verkleinerung des strahlenden pn-0'oerganges auftritt und daß ein Vereinzeln auf Folien nicht möglich ist.
Andere bekannte Lösungen bedienen sich einer oberflächlichen Zerstörung des Halbleiters in freigelegten Strukturen, um den vertikalen Ätzangriff gegenüber dem late-
: ralen zu begünstigen (DE-OS 2 554 638). Mit diesen Verfahren können jedoch keine steil in die Tiefe abfallende Ätzgräben oder, andere Strukturen mit Ätztiefen von bis 150 &m erreicht werden, da der durch übliche Verfahren wie Ionenimplantation gestörte Oberflächenbereich nur wenig,mehr als 1J* m tief in den Halbleiterkristall hineinreicht. ' . .
Andere übliche Ätzsysterae für die Oberflächenbehandlung bzw.-ätzung von GaAs zum Beispiel auf der Basis von HpOp, HNO,, K., Fe(CN),- als oxidierende Komponenten in sauren oder basischen Lösungen bewirken ebenfalls starke laterale Unterätzungen, so daS sich bei der technologisch erforderlichen Tiefe des Ätzgrabens der strahlende Bereich des Halbleiterchips zu sehr verkleinert (G3-PS 1 334 717; GB-PS 1 4-01 114; US-PS 4 100 014; ΟΞ-CS 2 340 479; DE-OS 2 728 361; DS-OS 2 735 483; DE-OS 2 730 953).
Ziel der Erfindung
Ziel der Erfindung ist ein Verfahren zum störungsarmen chemischen bzw. chemisch-mechanischen Vereinzeln von GaAs-Halbleiterscheiben, bei dem durch eine weitgehend auf den freigelegten Ätzgraben beidseitig metallisierter oder passivierter und ein- oder beidseitig chemigrafisch im späteren Rastermaß der Halbleiterchips strukturierter GaAs-Scheiben lokalisierte Ätzung zum Beispiel in Wasserstoffperoxid-Phosphorsäure-Ätzlösungen geeigneter Zusammensetzung bzw. beidseitig metallisierter oder passivierter- und beidseitig kongruent chemigrafisch im späteren Rastermaß strukturierter A 3 - vorzugsweise GaAs-Scheiben in Wasserstoffperoxid-Phosphorsaure-Ätzlösungen geeigneter Zusammensetzung tiefe Ätzgräben einseitig oder beidseitig kongruent erzeugt werden, wobei wahlweise synchron zur Grabenätzung durch geeignete Strukturierung der metallisierten oder passivierten Schichten auf den Halbleiterchips geometrisch definierte Strukturen zur Verbesserung der Abstrahlcharakteristik und Erhöhung der Abstrahlstärke erzeugt werden, so daß sich nach der endgültigen chemigrafischen Ausbildung der metallischen Kontakte auf den vorgebildeten Halblsiterchips in einer anschließenden mechanischen Vereinzelung durch Brechen oder Sägen auf.
Trägern oder durch ein chemisches Durchätzen vereinzelte Haibleitsrchips erzeugt werden.
2ί /.
Darlegung des Wesens der Erfindung
Aufgabe der Erfindung ist es, gegenüber üblichen Verfahren metallisierte oder passivierte und einseitig oder beidseitig kongruent chemigrafisch, dem späteren Rastermaß der Halbleiterchips entsprechend strukturierte GaAs-Halbleiterscheiben durch eine vorwiegend auf die freigelegten Bereiche begrenzten einseitigen oder beidseitig kongruenten chemischen Ätzung mit wahlweise synchroner Ausarbeitung definierter geometrischer Strukturen auf den Halbleiterchips durch geeignete Strukturierung der Metallisierungs- und/oder Passivierungsschichten durch die chemische Ätzung, ca. 50 bis 15GyU, m tiefe Ätzgruben ohne .die Funktion des Bauelementes wesentlich beeinträchtigende laterale Unterätzungen durch eine H3PO4 (85 1TO)-H2O2 (30 %)-Lösung im Voluraenverbältnis 1 : 5 bis! : 30 zu erzeugen.
In diesem Konzentrationsbereich der Ätzlösung wird in den freigelegten Strukturen von 5 bis 50^U m breiten Ätzgräben ein steil in die Tiefe ausgerichteter Ätzangriff ohne die Funktion des Sauelementes störende laterale Unterätzungen unter der Ätzmaske aus Metallisierungs- und/oder Passivierungsschichten hervorgerufen, so daß durch den Ätzvorgang Grabentiefen erreicht werden, die größer als die Tiefe des strahlenden pn-Überganges sein können, wobei der ursprüngliche Bereich des strahlenden pn-Cberganges weitgehend erhalten bleibt.
Durch geeignete Chemigraffieschritte auf den Halbleiterchips vor der Grabenätzung können wahlweise synchron zur einseitigen oder beidseitig kongruenten Grabenätzung geometrisch definierte Ätzstrukturen auf dsn Halbleiterchips zur Verbesserung der Abstrahlcharakteristik und erhöhung der Strahlstärke herausgeätzt werden, wobei die Ätzmaske im Falle von Metallisierungsschichten . bereit3 30 ausgebildet ist, daS sie als ohrnscher Kontakt dienen kann.
Γ* Γ*
5 5
Nach gegebenenfalls weiteren notwendigen Strukturierungsschritten der Ätzmaske aus Metallisierungs- bzw. Passivierungsschichten bzw. direkt nach der Ausätzung geometrisch definierter A'tzstrukturen kann durch eine zusätz-' liehe aufrauhende Ätzbehandlung der Halbleiteroberfläche beispielsweise in einer H2SO4 (96 ^)-H2O3 (30 %)-Lösung im Volumenverhältnis 1:1 die Strahlstärke, das Degradationsverhalten und die Abstrahlcharakteristik weiter verbessert werden. Die verwendeten Ätzlösungen greifen die Metallisierungs- oder Passivierungsschichten nicht an. Sie sind chemisch sehr stabil, besitzen eine große Ätzkapazität und sind arbeitsschutztechnisch unbedenklich.
Nach Aufbringen der strukturierten und einseitig oder beidseitig kongruent grabengeätzten Halbleiterscheiben auf flexible vorzugsweise organische Folien erfolgt ein Brechen oder Sägen oder ein weiteres auf das Durchätzen der Strukturen gerichtetes Tiefenätzen in den vorgeätzten Gräben gegebenenfalls unterstützt durch Einwirken von sichtbarem Licht, so daS nach dem Vereinzeln die Chips auf produktiven Montageautomaten im Zyklus II von den Folien direkt weiterverarbeitet werden können.
Neben den aufgeführten Vorteilen erweist sich als besonders günstig, daS aufgrund der durch die naßchemische Tiefenätzung in den Ätzgräben erzeugten Ätzstrukturen nach dem mechanischen Vereinzeln eine technologisch sichere Klebekontaktierung erreicht werden kann, wenn die Halbleiterchips auf geeignete Trägerstreifen einseitig aufgeklebt werden.
Die erfindungsgemäo vorgeschlagene Lösung ermöglicht die Verringerung bzw. vollständige Vermeidung von Kanten- bzw, Muschelaus'orüchen sowie anderen groSflächigen mechanischen Störungen und ergibt so eine erhöhte Kantenschärfe der Halbleiterchips, was für die Erkennung der Chips auf automatischen ChiDOondern von qroBer Bedeutuna ist.
240555
Durch Unterbrechung der großflächigen pn-Obergänge nach dem Durchätzen des pn-Oberganges in den Ätzgraben können die Chipeigenschaften der Sinzelchips im Scheibenverband als Voraussetzung für eine Lichtstärkeklassifizierung der Halbleiterscheibe bzw. von Scheibenbereichen, was beispielsweise besonders im Falle hybrid-integrierter Lichtschachtdisplays zu einer bedeutenden Verringerung des Reparaturanteils infolge von Lichtstärkeunterschieden der Einzelchips führt, gemessen werden. Von besonderem Vorteil ist eine deutliche Verbesserung des Degradationsverhaltens durch weitgehende Vermeidung vereinzelungsbedingter Kristallstörungen an Ritz- und Sägekanten. Diese gegenüber bisherigen Lösungen und Technologien erreichbaren Vorteile sind mit einer einfachen, produktiven Fertigungstechnologie realisierbar und ermöglichen eine erhebliche Verbesserung der Ökonomie und Gesamteffizienz des Prozeßschrittes Vereinzeln und der nachfolgenden technologischen Schritte.
Ausführungsbeispiel
Die Erfindung soll an einer Zeichnung erläutert werden, dis die prinzipielle Form des geätzten und vereinzelten Halbleiterchips zeigt. Die e.rf indungsgemä.Se Ätztechnologie läuft beispielsweise nach folgenden Schritten ab:
1 . Eine beidseitig metallisierte GaAs-Scheibe, auf der fotolithografisch auf der Vorderseite an der Bruchkante orientierte ca. 50Mm. breite senkrecht zueinander angeordnete tnetallfreis Streifen erzeugt werden, so daß ein den späteren Chipabmessungen entsprechendes Raster entsteht, wird mit einer 3rom-Methanol-Lösur,g (5 % Brom) bei Raumtemperatur ca. 45 min lang geätzt, so daß ca. SOiH m tiefe Gräben entstehen. Anschließend wird die strukturierte GaAs-Scheibe mit den bereits ausgebildeten Einzelchips auf sine Trägerfolie gebracht und die einzelnen.Chips durch ein mechanisches Sägeverfahren
4 0 5 5 5
exakt in den Ätzgräben vollständig getrennt. In einem nachfolgenden chemischen Rauhätzschritt mit H2SO. (56 %) H0O2 (30 %) im Volumenverhältnis 1 : 1 bei einer Ätzdauer von 1 min werden Gitterdefekte entfernt und die Halbleiteroberfläche aufgerauht.
2. Eine beidseitig metallisierte GaAs-Scheibe mit epitaktisch aufgewachsenen Al Ga1 „ As—Schichten (O=X= 0,3) auf der fotolithografisch beidseitig kongruent an der Bruchkante orientierte ca. 12»Kn breite metallfreie, senkrecht zueinander angeordnete Streifen ausgebildet sind, wird mit einer H3PO4 (85 %) : H3O2 (30 %)-Mischung im Volumenverhältnis 1 : IO bei leicht erhöhter Mischungstemperatur 30 min geätzt, so daß ca. 50Mm tiefe steil abfallende Ätzgräben entstehen. Nach dem Aufbringen der geätzten Halbleiterscheibe auf flexible Folien aus organischem Material erfolgt die endgültige Strukturierung des vorderseitigen Metallkontaktes, danach die mechanische Vereinzelung durch Brechen und eine Rauhätzung der metallfreien Kanten und Oberflächenbereiche mit einer H-SO, (96 %) - H2O2 (30 %)-Mischung im Volumenverhältnis 1 : 30 s bei Raumtemperatur.
3. Eine beidseitig metallisierte GaAs-Scheibe mit tiefliegendem pn-übergang a (Zeichnung), auf der fotolithografisch beidseitig kongruent ca. lOiv m breite metallfreie, senkrecht zueinander angeordnete Streifen ausgebildet werden, so daß ein den spateren Chipabmessungen entsprechendes Raster entsteht^ sowie in der Chipmitte metallfreie kreisförmige Strukturen mit ca. ISO^vm Durchmesser b (Zeichnung) entstehen, wird mit einer Η-,ΡΟ ' (35 %) - H2O2 (30 ;£)-Mischung im Volumenverhältnis 1 : bei leicht erhöhter Mischungstemperatur 45 min geätzt, so daß beidseitig ca. 50 M* m tiefe steil abfallende Ätzgräben entstehen und in der Chipmitts einseitig eine ca. SOiVm tiefe kreisförmige Ätzkalotte gebildet wird. Die durch die Ätzbehandlung im Scheibenverband bereits aus-
240555 2
gebildeten Chips werden elektrisch gemessen, auf der Scheibe klassifiziert, auf eine Trägerfolie aus flexiblem organischem Material gebracht und mechanisch durch Brechen' vereinzelt. Anschließend erfolgt eine Rauhätzung der Ätzkalottenoberfläche und der Ätzgrabenbereiche mit einer H2SO4 (96 %) - U2P2 (30 %)-Mischung im Volumenverhältnis 1 "t: 1 bei Raumtemperatur 1 min lang.
Claims (8)
- 240555 2Erfindungsanspruch1. Verfahren zum störungsarmen Vereinzeln von A B -Halbleiterscheiben , insbesondere GaAs mit und ohne Epitaxieschichten, gekennzeichnet dadurch, daß. durch eine ein-5 oder beidseitig kongruente, von der Oberfläche vorzugsweise in die Tiefe gehende Ätzung mit einer H PO .-H2O--Ätzlösung die Vereinzelung erfolgt»
- 2. Verfahren gemäß Punkt 1, gekennzeichnet dadurch, daS die beidseitig kongruente Ätzung an freigelegten Streifen von wahlweise gleicher oder unterschiedlicher Breite erfolgt.
- 3. Verfahren gemäß Punkt 1 und 2, gekennzeichnet dadurch, daß synchron zu ein- oder beidseitigen Grabenätzung, auf den Einzelchips geometrisch definierte makroskopische Ätzstrukturen geeigneter Geometrie erzeugt werden, um Abstrahlcharakteristik und Strahlstärke gezielt zu beeinflussen .
- 4. Verfahren gemäS Punkt 1 bis 3, gekennzeichnet dadurch, daS die chemische Vereinzelung auf organischen oder anorganischen Transportmaterialien bzw. Trägern erfolgt.2 1
/,
•»Φ - 5. Verfahren gemäß Punkt 1 bis 4, gekennzeichnet dadurch, daß durch eine von der Oberfläche ausgehende Tiefenätzung der großflächige pn-übergang- durchätzt wird und in einem nachfolgenden mechanischen Bearbeitungsschritt wie z. B.Sägen, Brechen, Plasma trennen oder in deren Kombination die Vereinzelung erfolgt«
- 6. Verfahren gemäS Punkt 1 bis 5, gekennzeichnet dadurch, daß nach erfindungsgemäßem Verfahren geätzte A" "B - vorzugsweise GaAs-Halbleiterscheiben mit großflächigem pn-Obergang unmittelbar nach dem Ätzen gemessen und gegebenenfalls chipklassifiziert werden können.
- 7. Verfahren gemäß Punkt 1 bis 6, gekennzeichnet dadurch, daß als Ätzlösung eine Phosphorsäure : Wasserstoffperoxid-Ätzmischung in der Zusammensetzung 2 bis 8 % H3PO4, 27 bis 29 % H O2 und 65 bis 70 % H2O verwendet wird.
- 8. Verfahren gemäß Punkt 1 bis 7, gekennzeichnet dadurch, daß durch chemisches bzw. mechanisch-chemisch kombiniertes Tiefenätzen und Vereinzeln geometrische Kantenstrukturen erzeugt werden, die bei der Montage mittels Klebekon· taktierung eine Barriere für das Kontaktierungsinittel zum pn-Öbergang bilden.Hierzu 1 Seite Zeichnungen
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD24055582A DD209052B1 (de) | 1982-06-09 | 1982-06-09 | Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD24055582A DD209052B1 (de) | 1982-06-09 | 1982-06-09 | Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben |
Publications (2)
Publication Number | Publication Date |
---|---|
DD209052A1 true DD209052A1 (de) | 1984-04-18 |
DD209052B1 DD209052B1 (de) | 1987-05-13 |
Family
ID=5539129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD24055582A DD209052B1 (de) | 1982-06-09 | 1982-06-09 | Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD209052B1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3435138A1 (de) * | 1984-09-25 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verbesserung zu einem verfahren zum vereinzeln von halbleiter-bauelementen, die durch brechen aus halbleiter-wafern gewonnen sind |
DE3826736A1 (de) * | 1988-08-05 | 1990-02-08 | Siemens Ag | Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen |
-
1982
- 1982-06-09 DD DD24055582A patent/DD209052B1/de not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3435138A1 (de) * | 1984-09-25 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verbesserung zu einem verfahren zum vereinzeln von halbleiter-bauelementen, die durch brechen aus halbleiter-wafern gewonnen sind |
DE3826736A1 (de) * | 1988-08-05 | 1990-02-08 | Siemens Ag | Verfahren zum trennen von monolithisch auf einer halbleitersubstratscheibe erzeugten led-chip-anordnungen |
Also Published As
Publication number | Publication date |
---|---|
DD209052B1 (de) | 1987-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0766324B1 (de) | Halbleiterbauelement und Herstellverfahren | |
DE102012202351B4 (de) | Verfahren zum Vereinzeln eines Wafers | |
EP1592072B1 (de) | Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung | |
DE102007041885B4 (de) | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
DE10245628A1 (de) | Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung | |
DE19962763C2 (de) | Verfahren zum Vereinzeln eines Wafers | |
DE112013005634B4 (de) | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip | |
DE69835505T2 (de) | Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen | |
DE112015000703B4 (de) | Optoelektronisches Halbleiterbauelement | |
DE1614283B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
EP0944918A1 (de) | Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge | |
DE2040911A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102011054891A1 (de) | Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds | |
DE2124764B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DD209052A1 (de) | Verfahren zum stoerungsarmen vereinzeln von a hoch iii b hoch v - halbleiterscheiben | |
DE102013107967B4 (de) | Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips | |
DE102011018295B4 (de) | Verfahren zum Schneiden eines Trägers für elektrische Bauelemente | |
DE2501074A1 (de) | Transistoreinrichtung und verfahren zu ihrer herstellung | |
DE2536108A1 (de) | Kantenbegrenzung bei halbleiterscheibchen | |
DE1212215B (de) | Halbleiterbauelement mit einem plattenfoermigen halbleiterkoerper mit pn-uebergangsflaechen | |
DE4427840A1 (de) | Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips | |
DE2107671A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1295089B (de) | Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere eines Transistors | |
CH632105A5 (de) | Verfahren zur ionenstrahlbehandlung von halbleiterplatten. | |
DE10129346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |