DD209052A1

DD209052A1 - PROCESS FOR DISABLING ACHIEVEMENT OF A HIGH III B HIGH V - SEMICONDUCTOR DISCS

Info

Publication number: DD209052A1
Application number: DD24055582A
Authority: DD
Inventors: Guenter Heymann; Peter-Johannes Janietz; Klaus Laskowski; Joerg Denecke; Petra Lentzsch
Original assignee: Werk Fernsehelektronik Veb
Priority date: 1982-06-09
Filing date: 1982-06-09
Publication date: 1984-04-18
Also published as: DD209052B1

Abstract

Die Erfindung betrifft ein Verfahren zum stoerungsarmen Vereinzeln von vorzugsweise A hoch III B hoch V-Halbleiterscheiben durch eine wahlweise chemische oder kombiniert chemisch-mechanische Behandlung. Sie beschreibt einen Loesungsweg, bei der metallisierte oder passivierte und einseitig oder beidseitig kongruent chemigrafisch, dem spaeteren Rastermass der Halbleiterchips entsprechend strukturierte A hoch III B hoch V Halbleiterscheiben, vorzugsweise GaAs, durch eine vorwiegend auf die freigelegten Bereiche begrenzte, einseitig oder beidseitig kongruent chemische Tiefaetzungmit ca. 50 bis 150 Mikrometer tiefen Aetzgraeben ohne wesentliche laterale Unteraetzung durch eine Phosphorsaeure/Wasserstoffperoxid- Loesung in definierten Volumenanteilen stoerungsarm vereinzelt werden. Die Kombination mit einemmechanischen Brech-, Saegeschritt oder anderen Trennverfahren vor und nach Freiaetzen des pn-Ueberganges ist ebenfalls beschrieben. Die erfindungsgemaesse Bearbeitung enthaelt weiterhin einen Loesungsweg zur Erzeugung geometrisch definierter Strukturen zur gezielten Beeinflussung der Abstrahlcharakteristik.The invention relates to a method for low-interference singling of preferably A high III B high-V wafers by an optional chemical or combined chemical-mechanical treatment. It describes a solution path in which metallized or passivated and one-sided or two-sided congruent chemigrafisch, the later raster of semiconductor chips appropriately structured A high III B hoch V semiconductor wafers, preferably GaAs, by a predominantly limited to the exposed areas, one-sided or bilateral congruent chemical Tiefetetzungmit Approximately 50 to 150 microns deep etching rifts are separated without significant lateral support by a phosphoric acid / hydrogen peroxide solution in defined volume fractions low in disturbance. The combination with a mechanical crushing, sawing or other separation process before and after free-setting of the pn junction is also described. The inventive machining further contains a solution path for generating geometrically defined structures for selectively influencing the emission characteristic.

Description

Titel der ErfindungTitle of the invention

Verfahren zum störungsarmen Vereinzeln von A B -HalbleiterscheibenMethod for the low-noise separation of A B semiconductor wafers

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine spezielle technisch-technclcgische Variante zum störungsarmen Vereinzeln von A "S-Halbleiterbauelementsn vorzugsweise auf der Basis von GaAs bei gleichzeitiger Ausbildung geometrisch definierter Ätzstrukturen auf den einzelnen Halbleiterchips durch sine naßcheraische oder kombinierte naßcheraiscb-.Tiechanische Behandlung mit wahlweise nachfolgender naßchemischer Cber- flächenaufrauhung, Die Erfindung wird auf dem Gebiet der IG Mikro-Optoelektronik genutzt.The invention relates to a special technical-technical variant for the interference-free separation of A "S Halbleiterbauelementsn preferably based on GaAs with simultaneous formation of geometrically defined etch structures on the individual semiconductor chips by sine Naßcheraische or combined naßcheraiscb .Tiechanische treatment with optional subsequent wet chemical Cber- Surface Roughening , The invention is used in the field of IG micro-optoelectronics.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

JTT γJTT γ

Moderne Verfahren zum Vereinzeln von A~~"3 -Halbleitern insbesondere GaAs zu Emitterchips bedienen sich aus ?roduktivitäts- und Ausbeutsgründen üblicherweise. einerSägetechnologis beispielsweise auf flexiblen Folien aus organischem Material. Durch den Sägeproze3 entstshen in den unmittelbar an den Sägegraben angrenzenden Kristallbereichen Gitterstoruπgen, die Ursache für eine erheb-Modern processes for separating A ~~~ semiconductor semiconductors, in particular GaAs, into emitter chips usually use a sawing technology on flexible foils of organic material, for example, because of the sawing process 3. In the crystal regions immediately adjacent to the sawing trench, the sawing process produces lattice disturbances Cause of a significant

40555 240555 2

liehe Degradation der Halbleiterchips sowie für eine Verringerung der Abstrahlstärke durch Bildung von Rekombinationszentren sind.low degradation of the semiconductor chips as well as for a reduction of the emission intensity by formation of recombination centers.

Durch Abtragen der gestörten Kristallbereiche in den an die Sägegräben angrenzenden Gebieten, wie sie in einer erfinderischen Lösung beschrieben ist (DE-OS 2 730 953), wird versucht, das Degradationsverhalten und die Abstrahlstärke der Chips zu verbessern.By removing the disturbed crystal regions in the areas adjacent to the saw trenches, as described in an inventive solution (DE-OS 2,730,953), an attempt is made to improve the degradation behavior and the emission intensity of the chips.

Bekannt sind auch richtungsorientierte Ätzungen in freigelegten Gräben besonders beim GaAs, das sogenannte V-Gruben-Ätzen von speziell orientierten (100)-GaAs-Kristallen (DE-OS 2 941 476).'Dieses Verfahren kann nicht zum produktiven chemisch-mechanischen Vereinzeln auf Folien aus organischem Material oder anderen Trägern verwendet werden, da der Nachteil dieser Lösung darin besteht, daß bei tieferliegenden pn-Obergängen bei Böschungswinkeln der V-Gruben von etwa 50* bei technologisch interessanten Ätztiefen im Graben ein unvertretbar hoher Materialabtrag und damit eine unzulässige Verkleinerung des strahlenden pn-0'oerganges auftritt und daß ein Vereinzeln auf Folien nicht möglich ist.Also known are directional etchings in exposed trenches, especially in GaAs, the so-called V-pit etching of specially oriented (100) GaAs crystals (DE-OS 2,941,476). This method can not be used for productive chemical-mechanical separation Films of organic material or other carriers are used, since the disadvantage of this solution is that at deeper pn-passages at slopes of the V-pits of about 50 * at technologically interesting etch depths in the trench an unacceptably high material removal and thus an unacceptable reduction of radiating pn-0'oerganges occurs and that a singulation on slides is not possible.

Andere bekannte Lösungen bedienen sich einer oberflächlichen Zerstörung des Halbleiters in freigelegten Strukturen, um den vertikalen Ätzangriff gegenüber dem late-Other known solutions make use of superficial destruction of the semiconductor in exposed structures in order to prevent the vertical etching attack in relation to the latex.

: ralen zu begünstigen (DE-OS 2 554 638). Mit diesen Verfahren können jedoch keine steil in die Tiefe abfallende Ätzgräben oder, andere Strukturen mit Ätztiefen von bis 150 &m erreicht werden, da der durch übliche Verfahren wie Ionenimplantation gestörte Oberflächenbereich nur wenig,mehr als 1J* m tief in den Halbleiterkristall hineinreicht. ' . .: favoring talals (DE-OS 2 554 638). With these methods, however, no steeply descending etch trenches or other structures with etch depths of up to 150 μm can be achieved, since the surface area disturbed by conventional methods such as ion implantation extends only slightly, more than 1 .mu.m deep into the semiconductor crystal. '. ,

Andere übliche Ätzsysterae für die Oberflächenbehandlung bzw.-ätzung von GaAs zum Beispiel auf der Basis von HpOp, HNO,, K., Fe(CN),- als oxidierende Komponenten in sauren oder basischen Lösungen bewirken ebenfalls starke laterale Unterätzungen, so daS sich bei der technologisch erforderlichen Tiefe des Ätzgrabens der strahlende Bereich des Halbleiterchips zu sehr verkleinert (G3-PS 1 334 717; GB-PS 1 4-01 114; US-PS 4 100 014; ΟΞ-CS 2 340 479; DE-OS 2 728 361; DS-OS 2 735 483; DE-OS 2 730 953).Other common Ätzsysterae for the surface treatment or etching of GaAs, for example on the basis of HpOp, HNO ,, K., Fe (CN) - as oxidizing components in acidic or basic solutions also cause strong lateral undercuts, so that at the technologically required depth of the etching trench is too small for the radiating region of the semiconductor chip (G3-PS 1 334 717, British Patent 1 4-01144, US-PS 4 100 014, US-A 2 340 479, DE-OS 2 728) 361; DS-OS 2,735,483; DE-OS 2,730,953).

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist ein Verfahren zum störungsarmen chemischen bzw. chemisch-mechanischen Vereinzeln von GaAs-Halbleiterscheiben, bei dem durch eine weitgehend auf den freigelegten Ätzgraben beidseitig metallisierter oder passivierter und ein- oder beidseitig chemigrafisch im späteren Rastermaß der Halbleiterchips strukturierter GaAs-Scheiben lokalisierte Ätzung zum Beispiel in Wasserstoffperoxid-Phosphorsäure-Ätzlösungen geeigneter Zusammensetzung bzw. beidseitig metallisierter oder passivierter- und beidseitig kongruent chemigrafisch im späteren Rastermaß strukturierter A 3 - vorzugsweise GaAs-Scheiben in Wasserstoffperoxid-Phosphorsaure-Ätzlösungen geeigneter Zusammensetzung tiefe Ätzgräben einseitig oder beidseitig kongruent erzeugt werden, wobei wahlweise synchron zur Grabenätzung durch geeignete Strukturierung der metallisierten oder passivierten Schichten auf den Halbleiterchips geometrisch definierte Strukturen zur Verbesserung der Abstrahlcharakteristik und Erhöhung der Abstrahlstärke erzeugt werden, so daß sich nach der endgültigen chemigrafischen Ausbildung der metallischen Kontakte auf den vorgebildeten Halblsiterchips in einer anschließenden mechanischen Vereinzelung durch Brechen oder Sägen auf.The aim of the invention is a method for low-interference chemical or chemical mechanical separation of GaAs semiconductor wafers, in which by a largely on the exposed trench on both sides metallized or passivated and one or both sides chemigrafisch in the later grid of semiconductor chips structured GaAs slices localized etching For example, in etched hydrogen peroxide-phosphoric acid etching solutions of suitable composition or on both sides metallized or passivated and congruent on both sides congruent chemically structured in the later grid A 3 - preferably GaAs slices in hydrogen peroxide-phosphoric acid etching solutions of suitable composition deep etch trenches are generated congruently on one side or on both sides, optionally synchronous with the trench etching by suitable structuring of the metallized or passivated layers on the semiconductor chips geometrically defined structures to improve the emission and E Increasing the emission intensity are generated so that after the final chemigrafischen formation of the metallic contacts on the preformed Halblsiterchips in a subsequent mechanical separation by breaking or sawing on.

Trägern oder durch ein chemisches Durchätzen vereinzelte Haibleitsrchips erzeugt werden.Carriers or by a chemical Durchsätze isolated Haibleitsrchips be generated.

2ί /.2ί /.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Aufgabe der Erfindung ist es, gegenüber üblichen Verfahren metallisierte oder passivierte und einseitig oder beidseitig kongruent chemigrafisch, dem späteren Rastermaß der Halbleiterchips entsprechend strukturierte GaAs-Halbleiterscheiben durch eine vorwiegend auf die freigelegten Bereiche begrenzten einseitigen oder beidseitig kongruenten chemischen Ätzung mit wahlweise synchroner Ausarbeitung definierter geometrischer Strukturen auf den Halbleiterchips durch geeignete Strukturierung der Metallisierungs- und/oder Passivierungsschichten durch die chemische Ätzung, ca. 50 bis 15GyU, m tiefe Ätzgruben ohne .die Funktion des Bauelementes wesentlich beeinträchtigende laterale Unterätzungen durch eine H₃PO₄ (85 ¹TO)-H₂O₂ (30 %)-Lösung im Voluraenverbältnis 1 : 5 bis! : 30 zu erzeugen.The object of the invention is compared to conventional methods metallized or passivated and one-sided or two-sided congruent chemigrafisch, the later pitch of the semiconductor chips correspondingly structured GaAs semiconductor wafers by a predominantly limited to the exposed areas unilateral or congruent on both sides chemical etching with optional synchronous elaboration of defined geometric structures on the semiconductor chips by appropriate structuring of the metallization and / or passivation layers by the chemical etching, about 50 to 15GyU, m deep etch pits without .the function of the device significantly affecting lateral undercuts by a H ₃ PO ₄ (85 ¹ TO) -H ₂ O ₂ (30 %) solution in the Voluraenverbältnis 1: 5 to! : 30 to produce.

In diesem Konzentrationsbereich der Ätzlösung wird in den freigelegten Strukturen von 5 bis 50^U m breiten Ätzgräben ein steil in die Tiefe ausgerichteter Ätzangriff ohne die Funktion des Sauelementes störende laterale Unterätzungen unter der Ätzmaske aus Metallisierungs- und/oder Passivierungsschichten hervorgerufen, so daß durch den Ätzvorgang Grabentiefen erreicht werden, die größer als die Tiefe des strahlenden pn-Überganges sein können, wobei der ursprüngliche Bereich des strahlenden pn-Cberganges weitgehend erhalten bleibt.In this concentration range of the etching solution in the exposed structures of 5 to 50 ^ U m broad etching trenches a steeply oriented in depth etching attack without the function of the Sauelementes disturbing lateral undercuts under the etching mask of metallization and / or passivation caused such that Etching depth can be achieved, which can be greater than the depth of the radiating pn junction, wherein the original region of the radiating pn junction is largely retained.

Durch geeignete Chemigraffieschritte auf den Halbleiterchips vor der Grabenätzung können wahlweise synchron zur einseitigen oder beidseitig kongruenten Grabenätzung geometrisch definierte Ätzstrukturen auf dsn Halbleiterchips zur Verbesserung der Abstrahlcharakteristik und erhöhung der Strahlstärke herausgeätzt werden, wobei die Ätzmaske im Falle von Metallisierungsschichten . bereit3 30 ausgebildet ist, daS sie als ohrnscher Kontakt dienen kann.By suitable Chemigraffieschritte on the semiconductor chips before the trench etching of the radiant intensity may optionally synchronism with the one-sided or double-sided trench congruent geometrically defined etching structures on dsn semiconductor chips to improve the coverage and increase are etched, wherein the etching mask in the case of metallization. It is ready to serve as ear contact.

Γ* Γ*Γ * Γ *

5 55 5

Nach gegebenenfalls weiteren notwendigen Strukturierungsschritten der Ätzmaske aus Metallisierungs- bzw. Passivierungsschichten bzw. direkt nach der Ausätzung geometrisch definierter A'tzstrukturen kann durch eine zusätz-' liehe aufrauhende Ätzbehandlung der Halbleiteroberfläche beispielsweise in einer H₂SO₄ (96 ^)-H₂O₃ (30 %)-Lösung im Volumenverhältnis 1:1 die Strahlstärke, das Degradationsverhalten und die Abstrahlcharakteristik weiter verbessert werden. Die verwendeten Ätzlösungen greifen die Metallisierungs- oder Passivierungsschichten nicht an. Sie sind chemisch sehr stabil, besitzen eine große Ätzkapazität und sind arbeitsschutztechnisch unbedenklich.After optionally further necessary structuring steps of the etching mask of metallization or passivation layers or directly after the etching of geometrically defined etching structures, an additional heat-etching etching treatment of the semiconductor surface can be used, for example in an H ₂ SO ₄ (96H) -H ₂ O ₃ (30%) solution in the volume ratio 1: 1, the beam strength, the degradation behavior and the radiation characteristics are further improved. The etching solutions used do not attack the metallization or passivation layers. They are chemically very stable, have a large etching capacity and are safe for occupational health and safety.

Nach Aufbringen der strukturierten und einseitig oder beidseitig kongruent grabengeätzten Halbleiterscheiben auf flexible vorzugsweise organische Folien erfolgt ein Brechen oder Sägen oder ein weiteres auf das Durchätzen der Strukturen gerichtetes Tiefenätzen in den vorgeätzten Gräben gegebenenfalls unterstützt durch Einwirken von sichtbarem Licht, so daS nach dem Vereinzeln die Chips auf produktiven Montageautomaten im Zyklus II von den Folien direkt weiterverarbeitet werden können.After application of the structured semiconductor wafers, which are congruently grave-etched on one or both sides, to flexible, preferably organic foils, breaking or sawing or further deep etching in the pre-etched trenches, possibly assisted by the action of visible light, on the etch-through of the structures takes place, after which the chips are separated on productive assembly machines in cycle II can be processed directly from the slides.

Neben den aufgeführten Vorteilen erweist sich als besonders günstig, daS aufgrund der durch die naßchemische Tiefenätzung in den Ätzgräben erzeugten Ätzstrukturen nach dem mechanischen Vereinzeln eine technologisch sichere Klebekontaktierung erreicht werden kann, wenn die Halbleiterchips auf geeignete Trägerstreifen einseitig aufgeklebt werden.In addition to the listed advantages, it proves to be particularly favorable that, due to the etching structures produced by the wet chemical deep etching in the etching trenches, a technologically secure adhesive bonding can be achieved after the mechanical separation, when the semiconductor chips are adhesively bonded to suitable carrier strips on one side.

Die erfindungsgemäo vorgeschlagene Lösung ermöglicht die Verringerung bzw. vollständige Vermeidung von Kanten- bzw, Muschelaus'orüchen sowie anderen groSflächigen mechanischen Störungen und ergibt so eine erhöhte Kantenschärfe der Halbleiterchips, was für die Erkennung der Chips auf automatischen ChiDOondern von qroBer Bedeutuna ist.The solution proposed according to the invention enables the reduction or complete avoidance of edge or shell effects and other large-area mechanical disturbances and thus results in an increased edge sharpness of the semiconductor chips, which is the case for the detection of the chips on automatic ChiDO but of high quality.

240555240555

Durch Unterbrechung der großflächigen pn-Obergänge nach dem Durchätzen des pn-Oberganges in den Ätzgraben können die Chipeigenschaften der Sinzelchips im Scheibenverband als Voraussetzung für eine Lichtstärkeklassifizierung der Halbleiterscheibe bzw. von Scheibenbereichen, was beispielsweise besonders im Falle hybrid-integrierter Lichtschachtdisplays zu einer bedeutenden Verringerung des Reparaturanteils infolge von Lichtstärkeunterschieden der Einzelchips führt, gemessen werden. Von besonderem Vorteil ist eine deutliche Verbesserung des Degradationsverhaltens durch weitgehende Vermeidung vereinzelungsbedingter Kristallstörungen an Ritz- und Sägekanten. Diese gegenüber bisherigen Lösungen und Technologien erreichbaren Vorteile sind mit einer einfachen, produktiven Fertigungstechnologie realisierbar und ermöglichen eine erhebliche Verbesserung der Ökonomie und Gesamteffizienz des Prozeßschrittes Vereinzeln und der nachfolgenden technologischen Schritte.By interrupting the large-area pn-junctions after the etching through the pn junction in the etch trench the chip properties of Sinzelchips in the disk structure as a prerequisite for a luminous intensity classification of the wafer or disc areas, which for example, especially in the case of hybrid-integrated light shaft displays to a significant reduction of Repair component due to light intensity differences of the individual chips leads to be measured. Of particular advantage is a significant improvement in the degradation behavior by largely avoiding separation-induced crystal defects on scribe and saw edges. These achievable over previous solutions and technologies advantages can be realized with a simple, productive manufacturing technology and allow a significant improvement in the economy and overall efficiency of the process step singulation and the subsequent technological steps.

Ausführungsbeispielembodiment

Die Erfindung soll an einer Zeichnung erläutert werden, dis die prinzipielle Form des geätzten und vereinzelten Halbleiterchips zeigt. Die e.rf indungsgemä.Se Ätztechnologie läuft beispielsweise nach folgenden Schritten ab:The invention will be explained with reference to a drawing which shows the basic shape of the etched and singulated semiconductor chip. The etching technique according to the invention proceeds, for example, according to the following steps:

1 . Eine beidseitig metallisierte GaAs-Scheibe, auf der fotolithografisch auf der Vorderseite an der Bruchkante orientierte ca. 50Mm. breite senkrecht zueinander angeordnete tnetallfreis Streifen erzeugt werden, so daß ein den späteren Chipabmessungen entsprechendes Raster entsteht, wird mit einer 3rom-Methanol-Lösur,g (5 % Brom) bei Raumtemperatur ca. 45 min lang geätzt, so daß ca. SOiH m tiefe Gräben entstehen. Anschließend wird die strukturierte GaAs-Scheibe mit den bereits ausgebildeten Einzelchips auf sine Trägerfolie gebracht und die einzelnen.Chips durch ein mechanisches Sägeverfahren1 . A bilaterally metallized GaAs disk, on the photolithographically oriented on the front edge of the fracture edge about 50mm. wide perpendicular to each other arranged tnetallfreis strips are generated so that the later chip dimensions corresponding grid formed is etched with a 3rom-methanol solution, g (5 % bromine) at room temperature for about 45 minutes, so that about SOiH m deep Trenches arise. Subsequently, the patterned GaAs wafer with the already formed individual chips is placed on a carrier film and the individual chips are produced by a mechanical sawing process

4 0 5 5 54 0 5 5 5

exakt in den Ätzgräben vollständig getrennt. In einem nachfolgenden chemischen Rauhätzschritt mit H₂SO. (56 %) H₀O₂ (30 %) im Volumenverhältnis 1 : 1 bei einer Ätzdauer von 1 min werden Gitterdefekte entfernt und die Halbleiteroberfläche aufgerauht.completely separated exactly in the etching trenches. In a subsequent chemical Rauhätzschritt with H ₂ SO. (56 %) H ₀ O ₂ (30 %) in the volume ratio 1: 1 with an etching time of 1 min lattice defects are removed and the semiconductor surface roughened.

2. Eine beidseitig metallisierte GaAs-Scheibe mit epitaktisch aufgewachsenen Al Ga₁ „ As—Schichten (O=X= 0,3) auf der fotolithografisch beidseitig kongruent an der Bruchkante orientierte ca. 12»Kn breite metallfreie, senkrecht zueinander angeordnete Streifen ausgebildet sind, wird mit einer H₃PO₄ (85 %) : H₃O₂ (30 %)-Mischung im Volumenverhältnis 1 : IO bei leicht erhöhter Mischungstemperatur 30 min geätzt, so daß ca. 50Mm tiefe steil abfallende Ätzgräben entstehen. Nach dem Aufbringen der geätzten Halbleiterscheibe auf flexible Folien aus organischem Material erfolgt die endgültige Strukturierung des vorderseitigen Metallkontaktes, danach die mechanische Vereinzelung durch Brechen und eine Rauhätzung der metallfreien Kanten und Oberflächenbereiche mit einer H-SO, (96 %) - H₂O₂ (30 %)-Mischung im Volumenverhältnis 1 : 30 s bei Raumtemperatur.2. A metallized on both sides GaAs disc with epitaxially grown Al Ga ₁ "As layers (O = X = 0.3) are formed on the photolithographically congruent on both sides congruent on the fracture edge oriented approximately 12» Kn metal-free, perpendicular to each other arranged strips , is etched with a H ₃ PO ₄ (85 %) : H ₃ O ₂ (30%) mixture in the volume ratio 1: IO at slightly elevated mixing temperature for 30 min, so that about 50mm deep steeply sloping etch trenches arise. After the application of the etched semiconductor wafer to flexible films made of organic material, the final structuring of the front metal contact takes place, followed by the mechanical separation by breaking and rough etching of the metal-free edges and surface areas with an H-SO, (96 %) - H ₂ O ₂ ( 30 %) mixture in volume ratio 1: 30 s at room temperature.

3. Eine beidseitig metallisierte GaAs-Scheibe mit tiefliegendem pn-übergang a (Zeichnung), auf der fotolithografisch beidseitig kongruent ca. lOiv m breite metallfreie, senkrecht zueinander angeordnete Streifen ausgebildet werden, so daß ein den spateren Chipabmessungen entsprechendes Raster entsteht^ sowie in der Chipmitte metallfreie kreisförmige Strukturen mit ca. ISO^vm Durchmesser b (Zeichnung) entstehen, wird mit einer Η-,ΡΟ ' (35 %) - H₂O₂ (30 ;£)-Mischung im Volumenverhältnis 1 : bei leicht erhöhter Mischungstemperatur 45 min geätzt, so daß beidseitig ca. 50 M* m tiefe steil abfallende Ätzgräben entstehen und in der Chipmitts einseitig eine ca. SOiVm tiefe kreisförmige Ätzkalotte gebildet wird. Die durch die Ätzbehandlung im Scheibenverband bereits aus-3. A bilaterally metallized GaAs disc with low-lying pn junction a (drawing) on the photolithographically congruent on both sides about lOiv m wide metal-free, perpendicular to each other arranged strips are formed, so that the later chip dimensions corresponding grid arises ^ and in the Chip center metal-free circular structures with approximately ISO ^ vm diameter b (drawing) are formed, with a Η-, ΡΟ '(35 %) - H ₂ O ₂ (30; £) mixture in the volume ratio 1: at a slightly elevated mixing temperature 45 etched so that on both sides of about 50 M * m deep steeply sloping etching trenches arise and in the Chipmitts one side SOiVm deep circular Ätzkalotte is formed. Those already damaged by the etching treatment in the disk

240555 2240555 2

gebildeten Chips werden elektrisch gemessen, auf der Scheibe klassifiziert, auf eine Trägerfolie aus flexiblem organischem Material gebracht und mechanisch durch Brechen' vereinzelt. Anschließend erfolgt eine Rauhätzung der Ätzkalottenoberfläche und der Ätzgrabenbereiche mit einer H₂SO₄ (96 %) - U₂P₂ (30 %)-Mischung im Volumenverhältnis 1 "t: 1 bei Raumtemperatur 1 min lang.formed chips are measured electrically, classified on the disc, placed on a carrier film of flexible organic material and mechanically separated by breaking '. Subsequently, a rough etching of the Ätzkalottenoberfläche and Ätzgrabenbereiche with a H ₂ SO ₄ (96 %) - U ₂ P ₂ (30 %) mixture in a volume ratio 1 "t: 1 at room temperature for 1 min.

Claims

240555 2

invention claim

1. A method for low-noise separation of A B -Halbleiterscheiben, in particular GaAs with and without epitaxial layers, characterized in that. through a

5 or on both sides congruent, preferably from the surface in depth etching with a H PO. H ₂ O - etching solution singling takes place »

2. The method according to item 1, characterized in that the two-sided congruent etching is carried out on exposed strips of either the same or different width.

3. The method according to item 1 and 2, characterized in that synchronously with one or two-sided trench etching, geometrically defined macroscopic etching structures of suitable geometry are generated on the individual chips in order to influence radiation characteristics and beam strength targeted.

4. The method according to item 1 to 3, characterized in that the chemical separation takes place on organic or inorganic transport materials or carriers.

2 1
/,
• "Φ

5. The method according to item 1 to 4, characterized in that is etched by a surface emanating from the surface of deep etching of the large-area pn junction and in a subsequent mechanical processing step such. B.

Sawing, breaking, separating the plasma or in their combination the separation takes place «

6. The method according to item 1 to 5, characterized in that according to the inventive method etched A "" B - preferably GaAs semiconductor wafers with large-area pn-junction can be measured immediately after the etching and optionally chipklassifiziert.

7. The method according to item 1 to 6, characterized in that a phosphoric acid: hydrogen peroxide etching mixture in the composition 2 to 8 % H ₃ PO ₄ , 27 to 29 % HO ₂ and 65 to 70 % H ₂ O is used as the etching solution.

8. Method according to items 1 to 7, characterized in that geometrical edge structures are produced by chemical or mechanically-chemically combined deep etching and dicing, which form a barrier for the contacting agent to the pn junction during assembly by adhesive bonding.

For this 1 page drawings