DE3005627A1 - METHOD FOR PRODUCING A MULTI-STAGE MESA - Google Patents
METHOD FOR PRODUCING A MULTI-STAGE MESAInfo
- Publication number
- DE3005627A1 DE3005627A1 DE19803005627 DE3005627A DE3005627A1 DE 3005627 A1 DE3005627 A1 DE 3005627A1 DE 19803005627 DE19803005627 DE 19803005627 DE 3005627 A DE3005627 A DE 3005627A DE 3005627 A1 DE3005627 A1 DE 3005627A1
- Authority
- DE
- Germany
- Prior art keywords
- mesa
- zone
- pretreated
- stage
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000463 material Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 35
- 230000000873 masking effect Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002203 pretreatment Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 54
- 239000002019 doping agent Substances 0.000 description 17
- 230000008901 benefit Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
- H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrstufen-Mesa eines Halbleiterkörpers, bei dem der für das oberste Mesa-Plateau vorgesehene Bereich des Halbleitermaterials maskiert und die zum Bilden der Mesa-Kanten vorgesehenen Bereiche des Halbleitermaterials ungeschützt belassen werden und bei dem der Halbleiterkörper einer materialabhebenden Behandlung ausgesetzt wird.The invention relates to a method for producing a Multi-stage mesa of a semiconductor body in which the for the uppermost mesa plateau provided area of the semiconductor material masked and those provided for forming the mesa edges Regions of the semiconductor material are left unprotected and in which the semiconductor body is a material-removing Treatment is suspended.
In Halbleiterbauelementen für Hochspannung werden Doppelstufen-Mesas solchen mit einer Stufe vorgezogen, weil Doppelstufen- und Mehrstufen-Mesas durch Vermindern der sich längs der Oberfläche erstreckenden elektrischen Felder die Fähigkeit des Bauelements, Hochspannungen abzuhalten, verbessern und die Oberflächen-Durchbruchsspannung erhöhen. Durch die Doppelstufe wird ferner die Empfindlichkeit der Bauelementcharakteristik gegenüber Veränderungen der Tiefe der Ätzung beim Herstellen der Mesa verbessert. Doppelstufen-Mesas sind auch in einigen Fällen bei Hochfrequenz-Halbleiterbauelementen wünschenswert.Double-stage mesas are used in semiconductor components for high voltage preferred to those with one step because double and multi-step mesas by diminishing the lengthways Electric fields extending across the surface improve the device's ability to withstand high voltages and increase the surface breakdown voltage. The double stage also increases the sensitivity of the component characteristics against changes in the depth of the etch when making the mesa. Double stage mesas are also desirable in some cases for high-frequency semiconductor components.
Verfahren zum Herstellen von Doppelstufen-Mesas unter Verwendung zweier getrennter Maskierungen und zweier getrennter Ätzungen zwecks Bildung zweier getrennter Niveaus der Mesa-Kante sind bekannt. Hierbei werden zunächst mit einer ersten Maske das obere Mesa-Plateau und der Bereich des flachen bzw. mittleren Mesa-Kantenniveaus abgedeckt und dann das untere bzw«, tiefe Mesa-Kantenniveau bis zu einer ersten Tiefe geätzt. Die erste Maske wird dann durch eine zweite Maske ersetzt, die nur das obere Mesa-Plateau abdeckt und sowohl die für das untere Niveau als auch das mittlere Mesa-Kantenniveau vorgesehenen Bereiche ungeschützt beläßt. Beim nachfolgenden Ätzen zum Herstellen des mittleren oder flachen Niveaus erfolgt gleichzeitig ein Ätzen des unteren NiveausMethod of making dual stage mesas using US Pat two separate masks and two separate etches to form two separate levels of the mesa edge are known. Here, first of all, the upper mesa plateau and the area of the flat mesa with a first mask or middle mesa edge levels and then the lower or «, deep mesa edge level up to a first Deep etched. The first mask is then replaced by a second mask that only covers the upper mesa plateau and leaves both the areas intended for the lower level and the middle mesa edge level unprotected. At the subsequent etching to produce the middle or flat level is followed by etching of the lower level at the same time
030036/0648030036/0648
bis zu dessen endgültiger Tiefe (vgl. US-PS 33 20 496, 35 90 406 und 39 25 078).to its final depth (see. US-PS 33 20 496, 35 90 406 and 39 25 078).
Solche Verfahren zum Herstellen von Doppelstufen-Mesas mit Hilfe von zwei Masken und zwei Ätzungen besitzen gegenüber Verfahren mit einer Maske und einer Ätzung beim Herstellen von Stufen-Mesas sämtliche Nachteile, die ein zusätzlicher Maskierschritt und ein zusätzlicher Ätzschritt zu bedingen pflegen. Mit Hilfe der bekannten, eine einzige Maske und eine einzige Ätzung verwendenden Verfahren können jedoch nur Einstufen-Mesas und nicht die bevorzugten Doppelstufen-Mesas hergestellt werden«,Such methods of making double-stage mesas using Using two masks and two etchings have compared to methods with one mask and one etch in the production of step mesas all the disadvantages that require an additional masking step and an additional etching step maintain. However, with the aid of the known methods using a single mask and a single etch only single-stage mesas and not the preferred double-stage mesas getting produced",
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, bei dem unter Verwendung einer einzigen Maskierung eine Doppelstufen-Mesa herzustellen ist, wobei zudem die Bearbeitung der Doppelstufen-Mesas weniger Aufwand erfordert und eine größere Ausbeute als bisher liefert. Die erfindungsgemäße Lösung besteht für ein Verfahren eingangs genannter Art darin, daß wenigstens ein Teil des Halbleitermaterials einer vorbegrenzten, für eine der Stufen der Mesakante vorgesehenen Zone zur Veränderung der beim Bilden der Stufen auftretenden Materialabtragegeschwindigkeit vorbehandelt wird, daß wenigstens je ein Teil der vorbehandelten und der nicht behandelten Besiehe des Halbleiterkörpers bei der Maskierung ungeschützt belassen wird und daß zu der materialabhebenden Behandlung ein Verfahren benutzt wird, bei dem das vorbehandelte Material bis zu einer anderen Tiefe als das nicht vorbehandelte Material abgetragen wirdcThe invention is based on the object of creating a method in which a single mask is used a double-step mesa is to be made, and in addition the processing of the double-stage mesas requires less effort and delivers a greater yield than before. the According to the invention, for a method of the type mentioned at the outset, at least part of the semiconductor material a pre-delimited zone intended for one of the steps of the mesa edge to change the during formation of the stages occurring material removal rate is pretreated that at least a portion of the pretreated and the untreated part of the semiconductor body is left unprotected during the masking and that to the Removal of material treatment a process is used in which the pretreated material up to another Depth than the non-pretreated material is removed c
Letztlich werden die Nachteile der bekannten zwei Ätz-Schritte und zwei Masken ausnutzenden Verfahren zum Herstellen von Doppelstufen-Mesas auch dadurch überwunden,Ultimately, the disadvantages of the known two etching steps and two masks utilizing methods of manufacture become overcome by double-stage mesas also by
030 0 3 6/0648030 0 3 6/0648
daß erfindungsgemäß - speziell zum Herstellen der Mesa-Stufen - nur eine einzige Ätzung angewendet wird. Vor allem aber werden bestimmte Bereiche des beim Bilden einer Mehrstufen-Mesa abzutragenden Materials so vorbehandelt, daß die Materialabtragegeschwindigkeit dieser Bereiche geändert wird und etwa das Material bis zum tiefen bzw. unteren Niveau der gestuften Mesa-Kante im Mittel mit größerer Geschwindigkeit als das Material oberhalb des flacheren bzw. höheren Niveaus der Mesa-Kante abgetragen wird.that according to the invention - especially for making the mesa steps - only a single etch is used. Above all, however, certain areas are used when forming a Multi-stage mesa of material to be removed is pretreated so that that the material removal rate of these areas is changed and about the material down to the deep or lower Level of the stepped mesa edge on average with greater speed than the material above the flatter or higher level of the mesa edge is removed.
Nach der Vorbehandlung wird nur eine einzige Mesa-Begrenzungsmaske benötigt, die auf das obere Plateau der Mesa als Schutzmaske aufzubringen ist. Die Maske soll jedoch wenigstens einen Teil des Materials mit geänderter Abtragegeschwindigkeit sowie wenigstens einen Teil des Bereichs mit unveränderter Abtragegeschwindigkeit ungeschützt "belassen. Wenn das entsprechende Halbleiterscheibchen dann einem Abtrageprozeß, z.B. einer Ätzung, ausgesetzt wird, erfolgt ein Abtragen der verschiedenen Arten des ungeschützten Materials mit unterschiedlichen durchschnittlichen Geschwindigkeiten, derart, daß eine Mehrstufen-Mesakante in einem einzigen Behandlungsschritt entsteht. In diesem Zusammenhang wird es beim Herstellen einer Doppelstufen-Mesa bevorzugt, wenn das schnellere Ätzen mit wenigstens etwa 8 bis etwa 30% größerer Geschwindigkeit als das langsamere Ätzen der unbehandelten Materialien auszuführen ist.After the pre-treatment, there will only be a single mesa boundary mask required, which is to be applied to the upper plateau of the mesa as a protective mask. However, the mask should have at least one Part of the material with changed removal rate and at least part of the area with unchanged Leave the removal rate unprotected ". If the corresponding If the semiconductor wafer is then subjected to an erosion process, for example an etching, the erosion takes place different types of unprotected material at different average speeds, such as that a multi-step mesa edge is created in a single treatment step. In this context it will be used when manufacturing a double stage mesa preferred if the faster Etch at at least about 8 to about 30% greater speed than the slower etching of the untreated materials is to be carried out.
Um zu erreichen, daß nur eine einzige Spezialmaskierung zum Begrenzen bzw. Bilden der Doppelstufen-Mesa erforderlich ist, wird die Vorbehandlung vorzugsweise gelegentlich eines Verfahrensschrittes anderer Aufgabe ausgeführt, und zwar derart, daß für die erfindungsgemäße Vorbehandlung eine im Zusammenhang mit dem anderen Verfahrensschritt ohnehin erforderliche Maske anzuwenden ist.In order to achieve that only a single special mask for delimiting or forming the double-stage mesa is required is, the pretreatment is preferably carried out occasionally for a process step of another task, in such a way that for the pretreatment according to the invention one in connection with the other process step mask is required anyway.
030036/0648030036/0648
Somit lassen sich erfindungsgemäß Mehrstufen-Mesakanten herstellen, indem ausgewählte Bereiche des zum Bilden der Mesa abzutragenden Halbleitermaterials so vorbehandelt werden, daß die durchschnittliche Materialabtragegeschwindigkeit des vorbehandelten Materials verändert wird; indem ferner Teile der Halbleiteroberfläche maskiert werden und die zum Bilden der Niveaus der Mesa-Kante abzutragenden Bereiche der Oberfläche ungeschützt verbleiben; und indem der Halbleiterkörper einem einzigen Materialabtrageschritt ausgesetzt wird, bei dem das vorbehandelte Materials' mit anderen Geschwindigkeiten als das nicht vorbehandelte Material entfernt wird.Thus, according to the invention, multi-stage mesa edges can be created produce by pretreating selected areas of the semiconductor material to be removed to form the mesa that the average material removal rate of the pretreated material is changed; by doing furthermore, parts of the semiconductor surface are masked and those to be removed to form the levels of the mesa edge Areas of the surface remain unprotected; and by subjecting the semiconductor body to a single material removal step in which the pretreated material 'with different speeds than the non-pretreated material Will get removed.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:Further details of the invention are explained on the basis of the schematic representation of exemplary embodiments. Show it:
Fig, 1 bis 4 aufeinanderfolgende Schritte des erfindungsgemäßen Verfahrens zum Herstellen einer Doppelstufen-Mesa; und 1 to 4 successive steps of the method according to the invention for producing a double-stage mesa; and
Fig. 5 und 6 das Herstellen einer Dreistufen-Mesao FIGS. 5 and 6 show the production of a three-stage mesa or the like
Fig. 1 zeigt den Querschnitt des im vorliegenden Zusammenhang wesentlichen Bereichs eines teilweise bearbeiteten Halbleiterscheibchens 110, in dem eine Doppelstufen-Mesa gebildet werden soll. Das Scheibchen besteht vorzugsweise aus Silizium. Das in Fig. 1 angegebene Verfahrensstadium zeigt das Halbleiterscheibchen 110 mit einem N~-leitenden Grundkörper 112 und einer P-leitenden Zone 114, welche sich von einer ersten Oberfläche 113 des Scheibchens 110 in den Grundkörper 112 in Richtung auf eine zweite Oberfläche 111 erstreckt. Die P-leitende Zone 114 bedeckt nicht die gesamte Oberfläche 113, vielmehr tritt neben der Zone 1.14 auch ein Teil des Grundkörpers 112 an die Oberfläche 113. An ihrer Grenzfläche ; 1 shows the cross section of the region of a partially processed semiconductor wafer 110, which is essential in the present context, in which a double-stage mesa is to be formed. The wafer is preferably made of silicon. The method stage indicated in FIG. 1 shows the semiconductor wafer 110 with an N ~ -conductive base body 112 and a P-conductive zone 114, which extends from a first surface 113 of the wafer 110 into the base body 112 in the direction of a second surface 111. The P-conductive zone 114 does not cover the entire surface 113; rather, in addition to the zone 1.14, part of the base body 112 also comes to the surface 113. At its interface ;
030036/0648030036/0648
bilden die P-leitende Zone 114 und der N~-leitende Grundkörper 112 einen PN-Übergang 105. Der N~-leitende Grundkörper kann vorzugsweise eine Dotierstoffkonzentration von etwa 10 Ό Atomen/cm besitzen. Die P-leitende Zone 114 kann vorzugsweise eine Dotierstoffkonzentration in der Größenordnung von etwa 10 Ό bis 10 Atomen/cm aufweisen, vorzugsweise soll die Dotierstoffkonzentration jedoch, höher als in dem N~-leitenden Grundkörper 112 sein.form the P-type region 114 and the N ~ -type base body 112 has a PN junction 105. The N ~ -type base body may preferably be / have a dopant concentration of about 10 Ό atoms cm. The P-conductive zone 114 can preferably have a dopant concentration in the order of magnitude of approximately 10Ό to 10 atoms / cm, but the dopant concentration should preferably be higher than in the N ~ -conductive base body 112.
Das Halbleiterscheibchen 110 gemäß Fig. 1 ist zum Bilden einer N+-leitenden Zone 116 in der P-Zone 114 längs eines Teiles der Oberfläche 113 vorbereitet (Fig. 2). Die !^-leitende Zone 116 kann vorzugsweise eine Dotierstoffkonzentration von wenigstens etwa 10 Atomen/cm haben. Die Zone 116 ist als fester Bestandteil des herzustellenden Bauelements vorgesehen und wird auf der linken Seite des Scheibchens 110 in Fig. 2 dargestellt.The semiconductor wafer 110 according to FIG. 1 is prepared for forming an N + -conducting zone 116 in the P-zone 114 along part of the surface 113 (FIG. 2). The conductive zone 116 may preferably have a dopant concentration of at least about 10 atoms / cm. The zone 116 is provided as an integral part of the component to be produced and is shown on the left-hand side of the disc 110 in FIG. 2.
Auf der (unteren ) Oberfläche 111 des Scheibchens 110 wird eine N+-Zone 120 gebildet, um einen guten ohmschen Kontakt mit dem N~-Grundkörper 112 sicherzustellen. Vorzugsweise wird die N+-Zone 120 zugleich mit der N+-Zone 116 - oder auch auf Wunsch in einem getrennten Verfahrensschritt hergestellt. An N + zone 120 is formed on the (lower) surface 111 of the disc 110 in order to ensure a good ohmic contact with the N ~ base body 112. The N + zone 120 is preferably produced at the same time as the N + zone 116 - or, if desired, in a separate method step.
Bei einem bekannten Verfahren würde zum Zweck der Herstellung der N -Zone 116 eine Maske verwendet werden, die die gesamte Oberfläche 113 außer dem für die Zone 116 erforderlichen Bereich schützt„ Der Dotierstoff würde dann in die Zone 116 eingebracht und das Verfahren in der beim Herstellen von Doppelstufen-Mesas üblichen Weise fortgesetzt werden.In a known method, a mask would be used for the purpose of producing the N -zone 116, which would cover the entire Surface 113 other than that required for zone 116 Area protects “The dopant would then enter the zone 116 is introduced and the process continued in the manner customary in making double-stage mesas.
Im Gegensatz dazu wird jedoch erfindungsgemäß eine Dotierstoff-Schutzmaske 115 gemäß Fig. 2 verwendet, die auf derIn contrast to this, however, a dopant protective mask is used according to the invention 115 is used according to FIG. 2, which is based on the
030036/0648030036/0648
ersten Oberfläche 113 des Halbleiterscheibchens 110 nicht nur den der Zone 116 entsprechenden Oberflächenbereich freiläßt sondern auch die Bereiche 122 ungeschützt beläßt, in denen das erste oder tiefe Niveau der Mesa-Kante gebildet werden soll.first surface 113 of the semiconductor wafer 110 not only leaves the surface area corresponding to the zone 116 free but also leaves unprotected the areas 122 in which the first or deep level of the mesa edge is formed shall be.
Anschließend wird der jeweilige Dotierstoff in das Scheibchen 110 eingebracht, wobei gleichzeitigThe respective dopant is then introduced into the wafer 110, and at the same time
(1) die gewünschte dotierte Zone 116, deren Bildung der Anlaß für das Maskieren und Dotieren war;(1) the desired doped zone 116, the formation of which is the cause for masking and doping;
(2) eine dotierte Zone 118 in dem für das tiefe Niveau 124 vorgesehenen Bereich 122; und(2) a doped zone 118 in that for the deep level 124 designated area 122; and
(3) die N+-leitende Zone 120 an der zweiten Oberfläche 111 gebildet werden.(3) the N + region 120 can be formed on the second surface 111.
Durch das Bilden der hochdotierten Zone 118 wird der Bereich 122 in der Oberfläche 113 des Halbleiterscheibchens 110 erfindungsgemäß so vorbehandelt, daß die Abätzgeschwindigkeit dieses Materials angehoben wird. Entsprechend der Art des für die Maske 115 verwendeten Materials und der Art des Dotierverfahrens kann ein Eindiffundieren der Dotierstoffe vor oder nach dem Abtragen der Maske 115 erfolgen, falls ein solcher Schritt erforderlich sein sollte.By forming the highly doped zone 118, the area becomes 122 in the surface 113 of the semiconductor wafer 110 according to the invention pretreated in such a way that the etching rate of this material is increased. According to the type of material used for mask 115 and the type of doping process The dopants can be diffused in before or after the removal of the mask 115, if such a step should be required.
In Fig. 2 wird das Halbleiterscheibchen 110 im Querschnitt in dem Zustand nach dem Bilden der Zonen 116, 118 und 120 aber vor dem Abtragen der Dotierstoff-Schutzmaske 115 dargestellt. Um als erfindungsgemäß adäquater Vorbehandlungsschritt geeignet zu sein, muß beim Dotieren der Zone 118 wenigstensIn FIG. 2, the semiconductor wafer 110 is shown in cross section in the state after the zones 116, 118 and 120 have been formed but shown before the dopant protective mask 115 is removed. To as an adequate pretreatment step according to the invention to be suitable must be at least when doping the zone 118
1R1R
eine Dotierstoffkonzentration von etwa 10 Dotierstoffatomen/ cm und wenigstens eine um etwa den Faktor 10 größere Dotierstoffkonzentration als in der Zone 114 erreicht wer-a dopant concentration of about 10 dopant atoms / cm and at least one dopant concentration that is about a factor of 10 greater than in zone 114 can be achieved
030036/0648030036/0648
den, wenn die gewünschten Differenzen der Ätzgeschwindigkeiten erzielt werden sollen.den when the desired differences in etching speeds should be achieved.
Die gemeinsame Grenzfläche zwischen den Zonen 116 und 114 bildet einen PN-Übergang 107. Die Grenze zwischen der Zone 118 einerseits und den Zonen 114 und 112 andererseits bildet einen Übergang 109. Genau gesagt, stellt nur der Bereich des Übergangs 109 an der Grenze zwischen den Zonen 114 und 118 einen PN-Übergang dar, da die Grenzfläche zwischen den Zonen 118 und 112 ein N+/N~-Übergang ist. Der Einfachheit halber wird jedoch die gesamte Grenzfläche zwischen der Zone 118 einerseits und den Zonen 112 und 114 andererseits als Übergang 109 bezeichnet.The common interface between zones 116 and 114 forms a PN junction 107. The boundary between zone 118 on the one hand and zones 114 and 112 on the other hand forms a junction 109. To be precise, only the area of junction 109 at the border between the Zones 114 and 118 represent a PN junction since the interface between zones 118 and 112 is an N + / N ~ junction. For the sake of simplicity, however, the entire interface between zone 118 on the one hand and zones 112 and 114 on the other hand is referred to as transition 109.
Das Herstellen der N+-Zone 116 erfolgt im wesentlichen ebenso wie beim bekannten Verfahren, eine Ausnahme bildet jedoch die Form der Dotierstoff-Schutzmaske 115. Durch diese Abwandlung können die Zonen 118 zugleich mit bzw. bei Gelegenheit der Herstellung der Zonen 116 gebildet werden. Der Verfahrensschritt zum Herstellen der Struktur gemäß Fig. 2 stimmt daher hinsichtlich Schwierigkeit im wesentlichen mit bekannten Verfahrensschritten überein, bei denen lediglich eine ähnlich der Zone 116 ausgebildete N+-Zone herzustellen ist.The N + zone 116 is produced essentially in the same way as in the known method, but the shape of the dopant protective mask 115 is an exception. This modification allows the zones 118 to be formed at the same time as or on the occasion of the production of the zones 116. The method step for producing the structure according to FIG. 2 therefore essentially corresponds in terms of difficulty to known method steps in which only an N + zone formed similar to zone 116 is to be produced.
In einem praktischen Ausführungsbeispiel können der Grundkörper 112 den Kollektor eines Leistungstransistors (die Zone 120 bildet dann den Kontaktbereich des Kollektors), die Zone 114 die Basis des Leistungstransistors und die Zone 116 dessen Emitter darstellen.In a practical embodiment, the base body 112 can be the collector of a power transistor (the Zone 120 then forms the contact area of the collector), zone 114 the base of the power transistor and the Zone 116 represent its emitter.
Nach dem Abtragen der Dotierstoff-Schutzmaske 115 wird auf der ersten Oberfläche 113 des Scheibchens 110 eine Ätz-Schutzmaske 130 gebildet, mit der die für das obersteAfter the dopant protective mask 115 has been removed, it is applied the first surface 113 of the wafer 110 an etching protective mask 130 formed with the for the top
030036/0648030036/0648
Plateau 144 der Mesa vorgesehenen Bereiche 142 zu schützen sind.Plateau 144 of the mesa provided areas 142 are to be protected.
Das bedeutet, daß die Oberfläche 113 überall geschützt wird außer an den Bereichen 122, in denen das untere bzw. tiefe Niveau 124 zu bilden ist und an den Bereichen 132, die für das zweite oder flache Niveau 134 vorgesehen sind. Es wird auch eine Ätz-Schutzmaske 131 zum Schutz der Zone 120 an der Oberfläche 111 angebracht. Der Querschnitt des Halbleiterscheibchens 110 hat nach dem Bilden dar Masken 130 und 131 im Prinzip das Aussehen gemäß Fig. 3.This means that the surface 113 is protected everywhere except in the areas 122 in which the lower or deep Level 124 is to be formed and at the areas 132 which are provided for the second or flat level 134. It will an etching protective mask 131 to protect the zone 120 the surface 111 attached. The cross section of the semiconductor wafer 110 has masks 130 after the formation of the and 131 in principle the appearance according to FIG. 3.
Das Halbleiterscheibchen 110 wird nun mit den Masken 130 und 131 einem sein Material angreifenden Ätzmittel ausgesetzt. Es wird dabei ein Ätzmittel ausgewählt, das stark dotiertes Halbleitermaterial beträchtlich schneller als schwach dotiertes Material abträgt. Vorzugsweise wird dabei ein Ätzmittel verwendet, das die N+-Zone 118 mit einer um etwa 8% bis etwa 30% größeren Geschwindigkeit als den N~-leitenden Grundkörper 112 und die P-Zone 114 (selektiv) ätzt. Bei Silizium als Halbleitermaterial ist im vorstehenden Sinne eine sogenannte 1:1:1 FAN-Ätzlösung geeignet, die aus je einem Volumenanteil von 48 Gew.% Flußsäure (HF), 100 Gew.% Ameisensäure (ΟΗ,ΟΌΟΗ) und 50 Gew.% Salpetersäure (HNO3) (Nitric acid) besteht.The semiconductor wafer 110 with the masks 130 and 131 is now exposed to an etchant that attacks its material. An etchant is selected that removes heavily doped semiconductor material considerably faster than lightly doped material. In this case, an etchant is preferably used which (selectively) etches the N + zone 118 at a speed that is approximately 8% to approximately 30% greater than the N ~ -conductive base body 112 and the P-zone 114. In the case of silicon as the semiconductor material, a so-called 1: 1: 1 FAN etching solution is suitable in the above sense, which consists of a volume fraction of 48% by weight of hydrofluoric acid (HF), 100% by weight of formic acid (ΟΗ, ΟΌΟΗ) and 50% by weight. Nitric acid (HNO 3 ).
Wenn die Niveaus 124 und 134 die gewünschte Tiefe erreicht haben, werden das Ätzen beendet und die Masken 130, 131 von dem Scheibchen 110 abgenommen. Die Tiefe des unteren Niveaus 124 wird vorzugsweise so gewählt, daß ein Abtragen der gesamten hochdotierten Zone 118 in der Nachbarschaft des PN-Übergangs 105 erfolgt. Das bedeutet, daß der Übergang 109 vollständig aus dem Bauelement entfernt wird. Nach dem Abtragen der Ätz-Schutzmasken 130 und 131 hat derWhen the levels 124 and 134 have reached the desired depth, the etching is stopped and the masks 130, 131 removed from the disc 110. The depth of the lower level 124 is preferably chosen so that removal of the entire highly doped zone 118 in the vicinity of the PN junction 105 takes place. That means the transition 109 is completely removed from the component. After the etching protective masks 130 and 131 have been removed, the
030036/0648030036/0648
Querschnitt eines erfindungsgemäß hergestellten Bauelements ein Aussehen, wie es in etwa in Fig. 4 dargestellt wird.Cross-section of a component produced according to the invention, an appearance as shown approximately in FIG will.
Bei Beginn des vorgenannten Ätzens wird das N -Material der Zone 118 schneller angegriffen als das schwach dotierte P-Material der Zone 114. Folglich bewegt sich die Oberfläche des dargestellten Halbleiters im Bereich der Zone 118 schneller nach unten als im ebenfalls ungeschützten Bereich der Zone 114. Wenn das Material der Zone 118 verbraucht ist, erfolgt das weitere Ätzen aber überall im ungeschützten Bereich des Scheibchens im wesentlichen mit derselben Geschwindigkeit. Die Höhe der ersten Stufe 126 (das ist die Differenz der Höhen zwischen dem ersten Niveau 124 und dem zweiten Niveau 134) wird also durch die Kombination von Schichtdicke der Zone 118 und Unterschied der Ätzgeschwindigkeit des Materials der Zone 118 gegenüber der Ätzgeschwindigkeit des schwächer dotierten Materials bestimmt. Die Höhe der zweiten Stufe 136 (die Differenz der Höhe zwischen dem zweiten Niveau und dem oberen Mesa-Plateau) wird durch die Ätzgeschwindigkeit und die Ätz-Zeit vorgegeben.At the beginning of the aforementioned etching, the N material of zone 118 is attacked more quickly than the weakly doped P material of zone 114. As a result, the surface of the semiconductor shown moves in the area of zone 118 faster down than in the likewise unprotected area of zone 114. When the material of zone 118 is used up, however, the further etching takes place everywhere in the unprotected area of the wafer at essentially the same speed. The height of the first level 126 (this is the difference in heights between the first level 124 and the second level 134) is thus determined by the combination of the layer thickness of the zone 118 and the difference in the etching speed of the material of the zone 118 is determined in relation to the etching speed of the less doped material. The height of the second stage 136 (the difference in height between the second level and the upper mesa plateau) is determined by the Etching speed and the etching time are specified.
Das Material oberhalb des unteren Niveaus 124 der Mesa wird im Durchschnitt schneller als das Material oberhalb des mittleren Niveaus 134 abgetragen, weil das hochdotierte Material der Zone 118 schneller abzuätzen ist. Mit der Angabe einer durchschnittlich höheren Abtragegeschwindigkeit ist gemeint, daß die Dicke an Halbleitermaterial, die pro Zeiteinheit von dem freigelegten Material des Bauelements abgetragen wird, für das jeweilig genannte vorbehandelte Material größer ist als für das andere (nicht vorbehandelte) Material. Aus dem Ausführungsbeispiel ergibt sich jedoch, daß die Abtragegeschwindigkeit gegenüber dem Material oberhalb des tiefen Niveaus 124 sich verändert, also bei demThe material above the lower level 124 of the mesa will average faster than the material above the middle level 134 removed because the highly doped material of zone 118 is to be etched off more quickly. With indication an average higher removal rate This means that the thickness of semiconductor material which is removed from the exposed material of the component per unit of time is greater for the respective pretreated material mentioned than for the other (non-pretreated) Material. From the embodiment it follows, however, that the removal rate compared to the material above of the low level 124 changes, i.e. at that
030036/0648030036/0648
Gesamtprozeß nicht gleichförmig ist, wenn beim Ätzen der Boden der hochdotierten Zone 118 überschritten wird.The overall process is not uniform if the bottom of the highly doped zone 118 is exceeded during the etching.
Wenn ein Bauelement erfindungsgemäß unter Anwendung des einstufigen Ätzverfahrens, bei dem das schnellere Ätzen durch eine stark dotierte Diffusionszone begründet ist, hergestellt wird, entsteht eine gerundete erste Mesa-Stufe 126 an der Kante zwischen dem unteren Niveau 124 und dem flachen bzw. oberen Niveau 134. Die allmähliche Abnahme des Dotierstoff niveaus in der Zone 118 seitlich längs der Oberfläche 113 (vor dem Ätzen) - wie durch den PN-Übergang 109 angedeutet - führt zu einer ebenfalls allmählichen Abnahme der Ätzgeschwindigkeit von der höheren Geschwindigkeit in der hochdotierten Zone 118 zu der niedrigeren Geschwindigkeit in der schwächer dotierten Zone 114. Diese graduelle Änderung der Ätzgeschwindigkeit ist einer der Gründe für die Rundung der Kanten 140. Ein weiterer Grund hierfür scheint darin zu liegen, daß das Ätzen gleichzeitig in den Bereichen 122 und 132 fortgesetzt wird.If a component according to the invention using the one-step etching process in which the faster etching is established by a heavily doped diffusion zone, a rounded first mesa step 126 is created at the edge between the lower level 124 and the flat or upper level 134. The gradual decrease in dopant levels in zone 118 laterally along surface 113 (before etching) - as indicated by PN junction 109 - leads to a likewise gradual decrease in the etching speed from the higher speed in the highly doped zone 118 at the lower speed in the more weakly doped zone 114. This gradual change in the etching rate is one of the reasons for the Rounding the edges 140. Another reason seems to be reside in that the etching continues in areas 122 and 132 at the same time.
Diese gerundete Kante hebt sich deutlich von der wesentlich schärferen Kante ab, die sich beim Arbeiten nach dem bekannten Verfahren mit zwei Masken und zweimaligem Ätzen ergibt. Beim ersten Ätzen entsteht dabei nämlich eine scharfe Kante an der Stelle, an der die Oberfläche der zuerst geätzten Stufe mit der - etwa der Oberfläche 113 entsprechenden oberen Oberfläche zusammentrifft. Bei dem bekannten Verfahren kann diese Kante nur mit beträchtlichem Aufwand beim Weiterätzen (bis zur endgültigen Tiefe) gerundet werden.This rounded edge stands out clearly from the much sharper edge that is found when working according to the familiar Method with two masks and two etching results. The first time you etch a sharp edge is created at the point at which the surface of the first etched step with the - approximately the surface 113 corresponding upper Surface meets. In the known method, this edge can only be achieved with considerable effort should be rounded when further etching (to the final depth).
Die Rundung der Kante 140 stellt einen Vorteil für alle Bauelemente und insbesondere für Hochspannungs-BauelementeThe rounding of the edge 140 is an advantage for all components and in particular for high-voltage components
030036/0648030036/0648
dar. Durch die Rundung wird das Passivieren der Mesa-Kantenoberflache vereinfacht, weil 1) eine gerundete Fläche besser mit anschließend aufzubringenden Materialien zu bedecken ist und 2) die ungünstige Wirkung von normalerweise an scharfen Kanten auftretenden kritis chen Feldern minimiert wird.The rounding is the passivation of the mesa edge surface simplified because 1) a rounded surface is easier to use with subsequently applied materials and 2) the unfavorable effect of critical fields normally occurring on sharp edges is minimized.
Bei Anwendung des vorgenannten bevorzugten Ausführungsbeispiels werden beim Herstellen einer Doppelstufen-Mesa ein Maskier- und ein Ätzschritt gegenüber bekannten Verfahren eingespart.When using the aforementioned preferred embodiment, a masking and one etching step is saved compared to known methods.
Die Behandlung mit nur einem einzigen Ätzschritt zum Bilden einer Doppelstufen-Mesa hat gegenüber bekannten Verfahren weiterhin den Vorteil, daß die Tiefe des Mesak.anten-Niveaus 124 und diejenige des mittleren Niveaus 134 durch einen einzigen (denselben) Ätzschritt kontrolliert und bestimmt werden. Demgegenüber war die Ätztiefe des unteren Niveaus bei dem bekannten Verfahren die Summe der Ätztiefen von zwei getrennten Ätzschritten. Die Tiefe des einzigen erfindungsgemäßen Ätzschrittes ist naturgemäß genauer zu steuern als die Summe von mit zwei getrennten Ätzvorgängen nach bekannten Verfahren zu erreichenden Tiefen, weil sich die Fehler der beiden Schritte algebraisch addieren. Wegen der algebraisch, . additiven Natur der Fehler der Tiefenkontrolle kann die endgültige Ätztiefe des unteren Niveaus im Bekannten wesentlich stärker variieren als bei dem erfindungsgemäßen Verfahren.The treatment with only a single etching step to form a double-stage mesa has advantages over known methods furthermore the advantage that the depth of the Mesak.anten level 124 and that of the middle level 134 can be controlled and determined by a single (same) etching step. In contrast, the etching depth of the lower level in the known method was the sum of the etching depths of two separate ones Etching steps. The depth of the single etching step according to the invention can of course be controlled more precisely than the sum of the depths to be achieved with two separate etching processes according to known methods, because the errors add the two steps algebraically. Because of the algebraic,. additive nature of depth control errors the final etching depth of the lower level can vary significantly more in the known than in the case of the invention Procedure.
Das bekannte Verfahren führt zudem zu schlechter Ausbeute, wenn nur eine der beiden Ätzungen aus der Toleranz gerät. Im Gegensatz dazu wird erfindungsgemäß nur ein Ätzschritt zum Bilden der Mehrstufen-Mesa benötigt und außerdem ist die Toleranz dieses Ätzschrittes größer als jeweils dieThe known method also leads to poor yields if only one of the two etchings goes out of tolerance. In contrast, according to the present invention, only one etching step is required for forming the multi-stage mesa, and moreover is the tolerance of this etching step is greater than that in each case
030036/0648030036/0648
Toleranz bei den bekannten Einzel-Ätzschritten, was 1) durch die Art, in der die Tiefen der beiden Schritte zusammenhängen, und 2) durch die Tatsache, daß es keine Probleme aus der Summierung von Fehlern zweier Schritte gibt, begründet ist.Tolerance in the known individual etching steps, which 1) by the way in which the depths of the two steps are related, and 2) by the fact that there are no problems from the summation of errors in two steps is justified.
Unter einer Spezialmaskierung wird eine Maskierung verstanden, die ausschließlich für ein Verfahren oder wenigstens in erster Linie für einen angegebenen Zweck vorgesehen ist. Bei den bekannten Verfahren werden also zwei Spezialmaskierungen zum Bilden der Doppelstufen-Mesa verwendet. Demgegenüber ist erfindungsgemäß nur eine einzige Spezialmaskierung zum Bilden der Doppelstufen- bzw. Mehrstufen-Mesa erforderlich, da die bei der Vorbehandlung benutzte Maskierung speziell zum Begrenzen und Bilden der Emitterzone 116 und eigentlich nicht oder jedenfalls nicht ursprünglich zum Herstellen bzw. Bearbeiten der Mesakante vorgesehen ist. Ein weiterer Vorteil gegenüber den bekannten Verfahren besteht also darin, daß erfindungsgemäß ein Maskierschritt, die damit verbundenen Kosten und nachteilige Einwirkungen auf die Bauelementausbeute, z.B. Maskenfehlausrichtungen und SFadellöcher in der Maske, vermieden werden.A special masking is understood to mean a masking which is intended exclusively for a process or at least primarily for a specified purpose. In the known methods, two special masks are used to form the double-stage mesa. In contrast According to the invention, only a single special masking is required to form the double-stage or multi-stage mesa, because the masking used in the pretreatment specifically for delimiting and forming the emitter zone 116 and actually is not or at least not originally intended for producing or processing the mesa edge. Another advantage Compared to the known method, there is, according to the invention, a masking step associated therewith Costs and adverse effects on device yield such as mask misalignments and pinholes in the mask, to be avoided.
In einer Bauelementkonstruktion gemäß Fig. 4 sind die Tiefe sowohl des ersten als auch des zweiten Niveaus 124, 134 ebenso von erheblicher Bedeutung wie das Verhältnis der Tiefen. Das gilt vor allem für Hochspannungs-Bauelemente. Durch eine Raumladungsverteilung innerhalb der Zone 114 wird bekanntermaßen das elektrische Feld längs der Bauelementoberfläche gegenüber einer solchen ohne Raumladungsverteilung vermindert. Es ist bekannt, daß diese Herabsetzung des elektrischen Oberflächenfeldes eine Funktion ist von 1) dem Dotierstoffniveau in der Zone 114 und 2) dem Abstand des PN-Übergangs 105 zu den Oberflächen desIn a component construction according to FIG. 4, the depth of both the first and the second level 124, 134 are of considerable importance, as is the ratio of the depths. This is especially true for high-voltage components. As is known, a space charge distribution within zone 114 reduces the electric field along the component surface compared to one without space charge distribution. It is known that this reduction in the surface electric field is a function of 1) the dopant level in the zone 114 and 2) the distance from the PN junction 105 to the surfaces of the
030036/0648030036/0648
ersten und zweiten Niveaus 124, 134. Durch diese Faktoren wird die Ladungszahl der Zone 114 innerhalb einer vorgegebenen Entfernung zur Durchstoßlinie des PN-Übergangs 105 mit der Oberfläche des Niveaus 124 und damit die Front im Bereich zwischen der Durchstoßlinie des Übergangs 105 und der Oberfläche 124 gesteuert, bis'zu der die Raumladung bei einer vorgegebenen Spannung in der Zone 114 sich ausbreiten wird. Diese Verhältnisse sind bekannt.first and second levels 124, 134. By these factors, the charge number of the zone 114 is within a predetermined Distance to the intersection line of the PN junction 105 with the surface of the level 124 and thus the Front controlled in the area between the piercing line of the transition 105 and the surface 124, up to which the space charge will propagate in zone 114 at a given voltage. These relationships are known.
Die im wesentlichen vorbestimmte Beziehung zwischen der Höhe des Niveaus 124 und der Höhe des Niveaus 134 führt zu einer leichten Vergrößerung der die Tiefe des Niveaus 124 betreffenden Toleranz, innerhalb der sich noch Bauelemente mit den jeweils gewünschten Eigenschaften ergeben. Die Verwendung der erfindungsgemäßen, einstufigen Ätzung beim Herstellen einer Doppelstufen-Mesakante kann daher zu einem wesentlichen Vorteil sowohl für die Bauelementausbeute als auch für die Bauelementqualität führen, weil das erfindungsgemäße Verfahren einen entsprechenden Doppelvorteil bietet. Dieser besteht darin, daß die Zahl der zum Herstellen erforderlichen Schritte mit kritischer Einwirkung auf die Bauelementausbeute vermindert und die Toleranz jedes verbleibenden Herstellungsschrittes vergrößert wird. Verschiedene zum Herstellen eines speziellen Bauelements erforderliche weitere Verfahrensschritte können in geeigneter Weise in die erfindungsgemäßen Verfahrensschritte eingefügt werden.The substantially predetermined relationship between the height of level 124 and the height of level 134 results in one slight increase in the tolerance relating to the depth of the level 124, within which there are still components with the result in each desired properties. The use of the one-step etching according to the invention in manufacture a double-step mesa edge can therefore be a significant advantage both for the component yield and for the component quality, because the inventive Procedure offers a corresponding double advantage. This consists in that the number of necessary to manufacture Steps with critical impact on device yield diminished and the tolerance of any remaining Manufacturing step is enlarged. Various required to manufacture a particular component further process steps can be carried out in a suitable manner in the method steps according to the invention are inserted.
Die Leitungstypen der verschiedenen Zonen der beschriebenen Bauelemente können umgekehrt werden,(wenn eine andere Vorbehandlung angewandt wird oder) wenn nur ein Ätzverfahren oder ein anderer Abtrageprozeß angewendet wird, durch den stark dotiertes Material schneller als nicht so stark dotiertes Material zu entfernen ist. Für Silizium als HaIb-The conduction types of the different zones of the described components can be reversed (if a different pretreatment is used or) if only an etching process or another removal process is used by the heavily doped material can be removed faster than less heavily doped material. For silicon as a half
030036/0648.030036/0648.
leitermaterial kommt als Ätzmittel zum Beispiel die obengenannte 1:1:1 FAN-Lösung in Frage.Conductor material, for example, the above-mentioned 1: 1: 1 FAN solution can be used as an etchant.
Bei dem beschriebenen bevorzugten Ausführungsbeispiel wird die zum Einbringen eines Emitter-Dotierstoffs ohnehin vorgesehene Maske so abgeändert, daß ein schneller zu ätzender Bereich dort entsteht, wo die erste oder untere Stufe der Mesa gebildet werden soll. Es können natürlich auch andere Techniken benutzt werden; beispielsweise führt ein Beschießen des Halbleitermaterials mit Teilchen im allgemeinen zu einer Kristallverletzung und damit zu einer Erhöhung der Ätzgeschwindigkeit im beschädigten Kristallbereich. Falls erwünscht, kann daher für die erfindungsgemäße Vorbehandlung auch ein Elektronen-, Ionen- oder Teilchenbeschuß der Halbleiteroberfläche vorgesehen werden. Jedes andere Verfahren, durch das die Ätzgeschwindigkeit des behandelten Materials erhöht wird, kann erfindungsgemäß dazu angewandt werden, das Material oberhalb des zum Bilden des unteren Niveaus vorgesehenen Bereichs vorzubehandeln. Ferner kann jedes Verfahren, durch das die Ätzgeschwindigkeit des vorbehandelten Materials verlangsamt wird, zur erfindungsgemäßen Vorbehandlung des Oberflächenbereichs oberhalb der Zone bzw. des mittleren Niveaus 134 benutzt werden. Wo ein solches Verfahren angewandt wird, kann der vorbehandelte Bereich sich unter die Maske 130 erstrecken, wenn nur das Halten des sich unter die Maske 130 erstreckenden Bereichs der vorbehandelten Zone keine prohibitiv schädliche Wirkung auf die Eigenschaften des fertigen Bauelements ausübt. Wenn es auch bevorzugt wird, durch die Vorbehandlung die Ätzgeschwindigkeit zu erhöhen, können auch Techniken angewandt werden, durch die die Ätzgeschwindigkeit vermindert wird, z.B. ein Dotieren mit Sauerstoff oder das Aufbringen eines Films von langsamer zu ätzendem Material auf den Halbleiter.In the described preferred embodiment, the one provided for introducing an emitter dopant is anyway Mask modified so that an area to be etched faster is created where the first or lower level of the Mesa is to be formed. Other techniques can of course also be used; for example, a bombardment leads of the semiconductor material with particles generally leads to crystal damage and thus to an increase the etching speed in the damaged crystal area. If desired, can therefore be used for the pretreatment according to the invention electron, ion or particle bombardment of the semiconductor surface can also be provided. Any other procedure by which the etching speed of the treated material is increased, can be used according to the invention to pretreat the material above the area intended to form the lower level. Furthermore, everyone can Method by which the etching rate of the pretreated material is slowed down, according to the invention Pretreatment of the surface area above the zone or the middle level 134 can be used. Where such Method is used, the pre-treated area can extend under the mask 130, if only that The area of the pretreated zone extending under the mask 130 does not have a prohibitively harmful effect exerts on the properties of the finished component. If it is also preferred, through the pretreatment To increase the etch rate, techniques can also be used that reduce the etch rate e.g. doping with oxygen or the application of a film of material that is slower to etch on the semiconductor.
030036/0648030036/0648
Das erfindungsgemäße Verfahren kann zum Herstellen sowohl von DoppeIstufen-Mesas mit Kantenniveaus einer wesentlichen horizontalen Erstreckung gemäß Fig. 4 als auch von Doppelstufen-Mesas verwendet werden, "bei denen ein Kanten-Niveau nur eine minimale oder gar nicht existente horizontale Erstreckung zeigt, sondern sich lediglich in einer relativ glatten aber nach innen geneigten, bis zum oberen Plateau 144 reichenden Mesa-Stufe äußert.The method according to the invention can be used to produce both double-step mesas with edge levels of a substantial horizontal extension according to FIG. 4 as well as double-stage mesas can be used "where an edge level has minimal or nonexistent horizontal extension shows, but only in a relatively smooth but inwardly inclined, up to the upper plateau 144 reaching mesa level expresses.
Obwohl es erfindungsgemäß angestrebt wird, nur eine Maskierung speziell für die Bildung der Doppelstufen-Mesa heranzuziehen, ergeben sich die durch die Erfindung erzielbaren Vorteile im wesentlichen auch dann, wenn die Vorbehandlungsmaske speziell nur zum Begrenzen der Mesa eingesetzt und nicht - wie vorzugsweise - als Doppelzweck-Maske benutzt wird.Although the aim of the invention is to use only one masking specifically for the formation of the double-stage mesa, the advantages that can be achieved by the invention also result essentially when the pretreatment mask specifically only used to delimit the mesa and not - as is preferred - used as a dual-purpose mask will.
Das erfindungsgemäße Verfahren kann zum Herstellen einer Mehrstufen-Mesa mit Hilfe eines einzigen Ätzschrittes oder einer verminderten Zahl von Ätzschritten angewendet werden. Eine Mehrstufen-Mesa kann dadurch gebildet werden, daß verschiedene Bereiche des Halbleitermaterials in unterschiedlichem Maße oder bis zu unterschiedlichen Tiefen vorbehandelt werden. Das Herstellen einer Dreistufen-Mesa in einem Halbleiterscheibchen 240 wird anhand der Fig. 5 und 6 erläutert. Das Scheibchen 240 besitzt einen P-leitenden Grundkörper 242. Es können zusätzliche Zonen und PN-Übergänge vorgesehen werden. Zum Beispiel beim Herstellen einer aus anderen Gründen zu bildenden Zone 244 wird gemäß iFig. 5 eine Zone 252 an der Stelle, an der das tiefste Niveau 254 herzustellen ist, in einem ähnlichen Maß aber bis zu einer größeren Tiefe als eine weitere Zone 262 vorbehandelt. Die Zone 262 entspricht dem Bereich, unterhalb dessen ein mittleres Niveau 244 ge-The method according to the invention can be used to produce a multi-stage mesa with the aid of a single etching step or a reduced number of etching steps. One Multi-level mesa can be formed by using several Areas of the semiconductor material are pretreated to different degrees or to different depths will. The production of a three-stage mesa in a semiconductor wafer 240 is illustrated with reference to FIGS. 5 and 6 explained. The disk 240 has a P-conductive base body 242. Additional zones and PN junctions can be used are provided. For example, when producing a zone 244 to be formed for other reasons according to iFig. 5 a zone 252 at the point where the deepest level 254 is to be established, to a similar extent but to a greater depth than another Zone 262 pretreated. Zone 262 corresponds to the area below which a mean level 244
030036/0648030036/0648
wünscht wird. Eine weitere Zone 272, die dem flachen bzw. oberen Niveau 274 entspricht, wird nicht vorbehandelt. Die Zonen 252, 262 und 272 werden beim erfindungsgemäßen Ätzen bzw. Maskieren ungeschützt belassen, während die Zone 244 und Teile des nicht behandelten Bereichs an der Oberfläche des Grundkörpers 242 mit einer Maske 245 abgedeckt werden. Es erfolgt dann das Ätzen, Gemäß Fig„ 6 erreicht das Ätzmittel zugleich den Boden der mittleren N+-Vorbehandlungszone 246 und den Boden der tiefen N+- Vorbehandlungszone 248, derart, daß sich drei Niveaus 254, 264 und 274 in bestimmten relativen Höhenlagen ergeben. Dasselbe Stufenmuster an der Mesakante kann durch Vorbehandeln der Zone 252 bis zur selben Tiefe wie bei der Zone 262 aber mit einer stärkeren Vorbehandlung erzielt werden, wenn sich dadurch nur ein ausreichender Unterschied der Ätzgeschwindigkeit in den beiden Zonen ergibt. Jede dieser Verfahrensarten oder Kombinationen der Verfahrensarten können zum Vorbehandeln der einen Zone in einem stärkeren (abweichenden) Grad herangezogen werden. Bei Anwendung unterschiedlicher erster und zweiter eventuell (algebraisch) additiv wirkender Vorbehandlungsmethoden kann eine Vierstufen-Mesa in nur zwei Vorbehandlungen erzeugt werden, wenn sich verschiedene Ätztiefen aus 1) keiner Vorbehandlung, 2) Vorbehandlung A, 3) Vorbehandlung B und 4) Vorbehandlungen A + B ergeben.wishes is. Another zone 272, which corresponds to the flat or upper level 274, is not pretreated. The zones 252, 262 and 272 are left unprotected during the etching or masking according to the invention, while the zone 244 and parts of the untreated area on the surface of the base body 242 are covered with a mask 245. Etching then takes place. According to FIG. 6, the etchant simultaneously reaches the bottom of the central N + pretreatment zone 246 and the bottom of the deep N + pretreatment zone 248, in such a way that three levels 254, 264 and 274 result at certain relative heights . The same step pattern at the mesa edge can be achieved by pretreating zone 252 to the same depth as zone 262 but with a stronger pretreatment if this only results in a sufficient difference in the etching speed in the two zones. Each of these types of processes or combinations of the types of processes can be used to pretreat one zone to a greater (different) degree. When using different first and second possibly (algebraic) additive acting pretreatment methods, a four-stage mesa can be created in only two pretreatments, if different etching depths result from 1) no pretreatment, 2) pretreatment A, 3) pretreatment B and 4) pretreatment A + B result.
Durch die Erfindung wird ein wesentlicher Fortschritt beim Herstellen von Mehrstufen-Mesa-Strukturen erreicht, wobei alle mit dem Einsparen eines MaskierSchrittes und eines Ätzschrittes verbundenen Vorteile erhalten werden und gleichzeitig die gewünschte Struktur der Mehrstufen-Mesa im fertigen Bauelement nicht nur erzielt sondern noch verbessert wird.The invention achieves a significant advance in the production of multi-stage mesa structures, wherein all with the saving of one masking step and one Etching step associated advantages can be obtained and at the same time the desired structure of the multi-stage mesa in the finished component is not only achieved but is even improved.
030036/0648030036/0648
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1414479A | 1979-02-22 | 1979-02-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3005627A1 true DE3005627A1 (en) | 1980-09-04 |
Family
ID=21763796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803005627 Withdrawn DE3005627A1 (en) | 1979-02-22 | 1980-02-15 | METHOD FOR PRODUCING A MULTI-STAGE MESA |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS55115335A (en) |
| DE (1) | DE3005627A1 (en) |
| FR (1) | FR2449971A1 (en) |
| GB (1) | GB2042805A (en) |
| IT (1) | IT1212404B (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8624637D0 (en) * | 1986-10-14 | 1986-11-19 | Emi Plc Thorn | Electrical device |
| US4996627A (en) * | 1989-01-30 | 1991-02-26 | Dresser Industries, Inc. | High sensitivity miniature pressure transducer |
| EP2717314A1 (en) * | 2012-10-03 | 2014-04-09 | ABB Technology AG | Method of producing a junction termination for a power semiconductor device and corresponding power semiconductor device |
| FR2998090A1 (en) * | 2013-06-26 | 2014-05-16 | Commissariat Energie Atomique | Method for structuring material surface of substrate for producing e.g. nanometric patterns on surface for LEDs, involves forming patterns due to difference between etch selectivity of material and changed etch selectivity of regions |
| FR3030876B1 (en) | 2014-12-22 | 2017-12-15 | Commissariat Energie Atomique | METHOD OF MAKING REASONS |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL153947B (en) * | 1967-02-25 | 1977-07-15 | Philips Nv | PROCEDURE FOR MANUFACTURING SEMICONDUCTOR DEVICES, USING A SELECTIVE ELECTROLYTIC ETCHING PROCESS AND OBTAINING SEMI-CONDUCTOR DEVICE BY APPLICATION OF THE PROCESS. |
| NL162254B (en) * | 1968-11-29 | 1979-11-15 | Philips Nv | SEMI-CONDUCTOR DEVICE FOR CONVERSION OF MECHANICAL VOLTAGES INTO ELECTRICAL SIGNALS AND METHOD OF MANUFACTURING THIS. |
| GB1211499A (en) * | 1969-03-07 | 1970-11-04 | Standard Telephones Cables Ltd | A method of manufacturing semiconductor devices |
| NL180265C (en) * | 1976-06-21 | 1987-01-16 | Gen Electric | SEMICONDUCTOR FOR HIGH VOLTAGE. |
| JPS5360580A (en) * | 1976-11-11 | 1978-05-31 | Nec Corp | Etching method of semiconductor material |
| JPS53120280A (en) * | 1977-03-30 | 1978-10-20 | Toshiba Corp | Manufacture of semiconductor device |
-
1980
- 1980-01-29 IT IT8019547A patent/IT1212404B/en active
- 1980-02-15 DE DE19803005627 patent/DE3005627A1/en not_active Withdrawn
- 1980-02-18 JP JP1966180A patent/JPS55115335A/en active Pending
- 1980-02-19 GB GB8005581A patent/GB2042805A/en not_active Withdrawn
- 1980-02-21 FR FR8003835A patent/FR2449971A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT8019547A0 (en) | 1980-01-29 |
| JPS55115335A (en) | 1980-09-05 |
| IT1212404B (en) | 1989-11-22 |
| GB2042805A (en) | 1980-09-24 |
| FR2449971A1 (en) | 1980-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3853778T2 (en) | Method of manufacturing a semiconductor device. | |
| DE2703877C2 (en) | Short channel MIS transistor and process for its manufacture | |
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE2718894C2 (en) | Method for manufacturing a semiconductor device | |
| DE2812740A1 (en) | METHOD OF MANUFACTURING A VERTICAL BIPOLAR INTEGRATED CIRCUIT | |
| DE2928923C2 (en) | ||
| DE2419019C3 (en) | Method of making a junction field effect transistor | |
| DE2915024A1 (en) | SEMICONDUCTOR COMPONENT | |
| DE69508885T2 (en) | Semiconductor diode and manufacturing method | |
| DE69404593T2 (en) | Method for producing a semiconductor arrangement which contains a semiconductor body with field isolation zones made of trenches filled with insulating material | |
| DE2507613B2 (en) | Process for the manufacture of an inversely operated transistor | |
| DE3738873A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME | |
| DE102006007096A1 (en) | Metal oxide semiconductor field effect transistor, comprises drift zone having sub zone arranged between another sub zone and body zone, and drift zone is doped more strongly than sub zone | |
| EP0303046B1 (en) | Gate turn-off thyristor | |
| DE2341374A1 (en) | METHOD FOR MANUFACTURING A SEMI-CONDUCTOR ELEMENT IN A MEASURING STRUCTURE | |
| DE3005627A1 (en) | METHOD FOR PRODUCING A MULTI-STAGE MESA | |
| EP0164645A2 (en) | Silicon semiconductor device having a contour of the border formed by chemical attack, and process for manufacturing this device | |
| EP0003733B1 (en) | Process for the generation of windows having stepped edges within material layers of insulating material or of material for electrodes for the production of an integrated semiconductor circuit and mis field-effect transistor with short channel length produced by this process | |
| DE2325351B2 (en) | Process for the production of silicon rectifier columns with high breakdown voltage | |
| DE102005041335A1 (en) | Semiconductor element for a power semiconductor component has a semiconductor body, a front side, an inner area, an edge area and a field stop zone | |
| DE2139631A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
| DE2460653A1 (en) | METHOD OF ETCHING SILICON | |
| DE2726484A1 (en) | PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
| DE2304647C2 (en) | Method for producing a doped zone in a semiconductor body | |
| DE2627307C3 (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8130 | Withdrawal |