DE2536108A1 - EDGE LIMITATION ON SEMI-CONDUCTOR DISCS - Google Patents
EDGE LIMITATION ON SEMI-CONDUCTOR DISCSInfo
- Publication number
- DE2536108A1 DE2536108A1 DE19752536108 DE2536108A DE2536108A1 DE 2536108 A1 DE2536108 A1 DE 2536108A1 DE 19752536108 DE19752536108 DE 19752536108 DE 2536108 A DE2536108 A DE 2536108A DE 2536108 A1 DE2536108 A1 DE 2536108A1
- Authority
- DE
- Germany
- Prior art keywords
- transition
- grooves
- mesa
- junction
- disc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000007937 lozenge Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- -1 e.g. Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000010603 pastilles Nutrition 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Description
Dipl.-lng. H. Sauerland · Dr-lng.R König ■ Gipl.-lng. K. Bergen Patentanwälte - 4odd Düsseldorf so ■ Cecilienallee 7S ■ Telefon 43Ξ7 3ΞDipl.-Ing. H. Sauerland · Dr-lng.R König ■ Gipl.-lng. K. Bergen Patent Attorneys - 4odd Düsseldorf so ■ Cecilienallee 7S ■ Telephone 43Ξ7 3Ξ
12. August 1975 30 223 BAugust 12, 1975 30 223 B
RCÄ Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)RCÄ Corporation, 30 Rockefeller Plaza, New York , NY 10020 (V.St.A.)
"Kantenbegrenzung bei Halbleiterscheibchen""Edge limitation in semiconductor wafers"
Die Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen, insbesondere auf die Kantenbegrenzung von Halbleiterpastillen solcher Bauelemente, wobei zunächst ein Halbleiterscheibchen mit darin befindlichem pn-übergang gefertigt und in einer Oberfläche des Scheibchens ein Nutenmuster vorgesehen wird, wodurch mehrere voneinander Abstand besitzende. Mesas erzeugt werden, von denen jede einen pn-übergang aufweist, der an einer Mesaseitenflache endet.The invention relates to the production of semiconductor components, in particular on the edge delimitation of semiconductor lozenges of such components, wherein First a semiconductor wafer with a pn junction located therein is manufactured and placed in a surface of the Disc a groove pattern is provided, whereby several spaced apart. Mesas generated each of which has a pn junction that ends at a mesa side surface.
Es ist bekannt, gewissen Oberflächen von Halbleiterpastillen eine bestimmte Form bzw. einen bestimmten Umriß zu geben, z.B. abzuschrägen, um einen spitzen Winkel zwischen den Pastillenoberflächen und pn-Übergängen in der Pastille, die an den Oberflächen enden, vorzusehen. Es ist bekannt, daß derartiges Abwinkein der Pastillenoberflächen hinsichtlich der pn-Übergänge die Breite der Verarmungsschichten an den Oberflächen vergrößert, wodurch die elektrischen Feldstärken an den Pastillenoberflächen reduziert und die Spannungsdurchbruchsfähigkeit der Bauelemente erhöht wird.It is known that certain surfaces of semiconductor lozenges have a certain shape or a certain outline e.g. bevel to create an acute angle between the lozenge surfaces and pn junctions to be provided in the lozenge that ends on the surfaces. It is known that such bending of the Pastille surfaces increases the width of the depletion layers on the surfaces with regard to the pn junctions, thereby reducing the electric field strengths on the lozenge surfaces and reducing the voltage breakdown capability the components is increased.
Bei der Herstellung beispielsweise einer Art von Halbleiterbauelementen, die eine plattenförmige Halblei-When manufacturing, for example, one type of semiconductor component, which have a plate-shaped semi-
609811/0624609811/0624
fuNS
?536108? 536108
_ 2 —_ 2 -
ter-Pastille oder -Scheibchen besitzen, wird in dem Scheibchen ein pn-übergang grundsätzlich parallel zu den Hauptflächen des Scheibchens gebildet und unter Verwendung bekannter fotolithografischer Verfahren das Scheibchen teilweise in einzelne Halbleiterbauelemente unterteilt, indem ein Gittermuster sich schneidender Nuten in eine Hauptfläche des Scheibchens geätzt wird, wobei die Nuten so tief sind, daß sie den pn-übergang im Scheibchen schneiden. Die genutete Seite des Scheibchens weist somit eine Vielzahl von getrennten Halbleitermesas auf, von denen jede durch sie umgebende Nuten "begrenzt wird, mit einem pn-übergang in jeder Mesa, der an den freiliegenden Mesaseitenflächen endet. NachVeiterer Behandlung, z.B. einer Glasbeschichtung der freiliegenden Mesaoberfläche, werden die einzelnen Bauelemente voneinander durch Schneiden oder Ätzen von der anderen Hauptfläche des Scheibchens her getrennt.ter lozenge or slice, is in the Slice a pn junction is basically formed parallel to the main surfaces of the slice and underneath Using known photolithographic processes, the wafer is partially cut into individual semiconductor components divided by etching a grid pattern of intersecting grooves into one major surface of the wafer the grooves are so deep that they cut the pn junction in the disc. The grooved side of the Slice thus has a plurality of separate semiconductor mesas, each of which is surrounded by it Grooves "is limited, with a pn junction in each mesa, which ends at the exposed mesa side surfaces. After further treatment, e.g. a glass coating of the exposed mesa surface, the individual components are separated from each other by cutting or etching from the other major surface of the wafer.
Der zur Bildung der Mesas vorgesehene Ätzvorgang führt zu generell konkaven Mesaseitenflächen. Eine konkave Form, die zwar grundsätzlich vorteilhaft hinsichtlich der Reduzierung der elektrischen Feldstärken an den Mesaseiten ist, stellt nicht die beste Kontur bezüglich des Erreichens der maximal möglichen Feldstärkenreduzierung dar.The etching process provided for forming the mesas leads to generally concave mesa side surfaces. A concave one Shape that is basically advantageous in terms of reducing the electrical field strengths on the mesa sides is, does not represent the best contour with regard to achieving the maximum possible field strength reduction represent.
Aufgabe der vorliegenden Erfindung ist es daher, Halbleiterbauelemente der eingangs genannten Art sowie ein Verfahren zu ihrer Herstellung vorzuschlagen, mit dem die Ho chgpanmmgsdurchbruchs f ähigke it verbessert wird und in einfacher, mit dem bisherigen Herstellungsverfahren verträglicher Weise die Kantenbegrenzung der Mesaseiten zur Erreichung der gewünschten Spannungsdurchbruchsfäh±gkeit durchgeführt werden kann. DieseThe object of the present invention is therefore to provide semiconductor components of the type mentioned and to propose a method for their production with the the high voltage breakthrough ability is improved and in a simple way that is compatible with the previous manufacturing process, the edge delimitation of the Mesa sides to achieve the desired voltage breakdown capability can be carried out. These
6 O 9 8 1 1■ / O 6 26 O 9 8 1 1 ■ / O 6 2
75361087536108
Aufgabe wird erfindungsgemäß dadurch gelöst, daß die oberen Kanten der Nuten geätzt werden, um jede Mesa mit einem konvexen Teil der Seitenfläche am Punkt des Austritts des pn-Übergangs an der Seitenfläche zu versehen. The object is achieved according to the invention in that the upper edges of the grooves are etched around each mesa to be provided with a convex part of the side surface at the point of exit of the pn junction on the side surface.
Anhand der Zeichnungen, in denen eine bevorzugte Ausführungsform dargestellt ist, wird die Erfindung nachfolgend näher erläutert. Es zeigen:With reference to the drawings, in which a preferred embodiment is shown, the invention is described below explained in more detail. Show it:
Fig. 1 einen Teil eines bekannten Halbleiterwerkstücks im Querschnitt, das im Rahmen der Erfindung Verwendung finden kann; 1 shows a part of a known semiconductor workpiece in cross section which can be used in the context of the invention;
Fig. 2 eine Draufsicht auf den in Fig. 1 dargestellten Werkstückteil; FIG. 2 shows a plan view of the workpiece part shown in FIG. 1;
Fig. 5 das in den Fig. 1 und 2 dargestellte Werkstück nach Durchführung eines weiteren Behandlungsschrittes; 5 shows the workpiece shown in FIGS. 1 and 2 after a further treatment step has been carried out;
Fig. 4 eine Draufsicht auf das in Fig. 3 dargestellte Werkstück; und FIG. 4 is a plan view of the workpiece shown in FIG. 3; and
Fig. 5 eine Mesaseite nach einem weiteren Behandlungsschritt des Verfahrens, in gegenüber den Fig. 1 bis 4 vergrößertem Maßstab. 5 shows a mesa side after a further treatment step of the method, on an enlarged scale compared to FIGS. 1 to 4.
In Fig. 1 ist ein Werkstück 10 dargestellt, das mit bekannten Verfahren bis zu einem Punkt bearbeitet worden ist, an dem die erfindungsgemäße Änderung gegenüber dem Stand der Technik einsetzt. Das Werkstück 10, z.B. ein Siliziumscheibchen, enthält drei parallele Bereiche, d.h. einen η-leitenden Bereich 12 hoher Leitfähigkeit (n+) mit einer Dicke von ungefähr 0,2 Vm, einen n-leitenden Bereich 14 niedriger Leitfähigkeit (n~) mit einer Dicke von ungefähr 0,05 mm und einen p-leitenden Bereich 161 shows a workpiece 10 which has been machined with known methods up to a point at which the change according to the invention compared to the prior art begins. The workpiece 10, for example a silicon wafer, contains three parallel regions, ie an η-conductive region 12 of high conductivity (n + ) with a thickness of approximately 0.2 μm, an n-conductive region 14 of low conductivity (n ~) with a Thickness of approximately 0.05 mm and a p-type region 16
809811/0624809811/0624
25361062536106
niedriger Leitfähigkeit (p~) mit einer Dicke von 0,025 mm. Zwischen dem n+-Bereich 12 und dem n~-Bereich 14 liegt ein n+n-Übergang 18 und zwischen dem n~-Bereich 14 und dem p~-Bereich 16 ein pn-übergang 20.low conductivity (p ~) with a thickness of 0.025 mm. Between the n + region 12 and the n− region 14 there is an n + n junction 18 and between the n− region 14 and the p− region 16 there is a pn junction 20.
Beim daxgestellten Ausführungsbeispiel besitzt der n+-Bereich 12 beispielsweise einen Widerstand von 0,01 Ohm-cm, während der Widerstand sowohl des n~-Bereichs 14 als auch des p"-Bereichs 16 30 Ohm-cm beträgt. Diese Einzelheiten hinsichtlich der Eigenschaften des Scheibchens 10 sind nur beispielsweise angegeben und in keiner Weise für die praktische Durchführung der Erfindung von kritischer Bedeutung. Wenngleich nur ein kleiner Teil des Werkstücks gezeigt ist, werden in der praktischen Anwendung der Erfindung die nachfolgend "beschriebenen und dargestellten Behandlungsschritte identisch an den übrigen Teilendes Scheibchens ausgeführt.In the exemplary embodiment shown, the n + region 12 has a resistance of 0.01 ohm-cm, for example, while the resistance of both the n-region 14 and the p "region 16 is 30 ohm-cm. These details with regard to the properties of the disc 10 are given by way of example only and are in no way critical to the practice of the invention. Although only a small portion of the workpiece is shown, in the practice of the invention the treatment steps described and illustrated below will be identical to the remaining part ends Disc executed.
Die obere Oberfläche 22 des Scheibchens 10 wird mit Ausnahme einer Anzahl sich schneidender Ritzen 24, die in einem Gittermuster angeordnet sind (siehe Fig. 2), mit zwei übereinanderliegenden Schichten bedeckt, nämlich einer ersten Schicht 26 aus isolierendem Material, z.B. Siliziumdioxid, und einer Abdeckschicht 28 aus einem Fotoresistmaterial, z.B. das bekannte Kodak KPR-Material. Die Ritzen oder Einschnitte 24 in den beiden Schichten 26 und 28 werden durch bekannte fotolithografische Verfahren hergestellt.The upper surface 22 of the disc 10 is made with the exception of a number of intersecting cracks 24 shown in FIG are arranged in a grid pattern (see Fig. 2), covered with two superimposed layers, namely a first layer 26 of insulating material, e.g., silicon dioxide, and a cover layer 28 of a Photoresist material such as the popular Kodak KPR material. The scratches or cuts 24 in the two layers 26 and 28 are made by known photolithographic processes manufactured.
Es können auch andere Muster für die Einschnitte 24 verwendet werden, z.B. können die Einschnitte jeweils Ringform besitzen und voneinander mit Abstand angeordnet sein, so daß sie sich nicht schneiden.Other patterns for the incisions 24 can also be used, e.g., the incisions can each be ring-shaped and spaced from one another so that they don't intersect.
609811/0624609811/0624
2B3610B2B3610B
Danach wird eine Anzahl sich schneidender (im vorliegenden Ausführungsbeispiel) Nuten 30 (Fig. 3 und 4) durch die obere Oberfläche 22 des Scheibchens 10 innerhalb der Ritzen oder Einschnitte 24 vorgesehen, wobei bekannte Säge- oder Laserverfahren zur Anwendung kommen. Wie aus den Darstellungen hervorgeht, haben die Nuten 30 eine gegenüber den Einschnitten 24 etwas geringere Breite und grundsätzlich rechteckigen Querschnitt. Weiterhin besitzen die Nuten 30 eine Tiefe die mindestens bis zu den pn-Übergängen 20 reicht, und, obwohl nicht wesentlich, im vorliegenden Ausführungsbeispiel sogar eine Tiefe, die dazu führt, daß die Nuten auch die Übergänge 18 unterbrechen. Durch das Anbringen der Nuten entsteht eine Anzahl von Mesas 32, wobei die Übergänge 18 und 20 innerhalb jeder Mesa an den Seitenflächen 34 der jeweiligen Mesa enden.Then a number of intersecting (in the present exemplary embodiment) grooves 30 (FIGS. 3 and 4) are cut through the upper surface 22 of the disc 10 is provided within the cracks or incisions 24, known Sawing or laser processes are used. As can be seen from the illustrations, the grooves 30 have a compared to the incisions 24 somewhat smaller width and basically rectangular cross-section. Continue to own the grooves 30 have a depth which extends at least to the pn junctions 20, and, although not essential, im In the present exemplary embodiment even a depth which leads to the fact that the grooves also interrupt the transitions 18. By making the grooves, a number of mesas 32 are created, with the transitions 18 and 20 within of each mesa end at the side surfaces 34 of the respective mesa.
Danach wird das Werkstück in ein Ätzmittel getaucht, das sehr schnell das Material des Scheibchens 10 angreift, jedoch nicht das Material der Fotoresistschicht 28, so daß freiliegende Bereiche des Scheibchens 10 zu weiterer Formgebung der Seitenflächen 34 der Mesas weggeätzt werden.Then the workpiece is immersed in an etchant that very quickly attacks the material of the disc 10, however, not the material of the photoresist layer 28, so that exposed areas of the wafer 10 to further Shaping the side surfaces 34 of the mesas are etched away.
Das Ergebnis des Ätzens ist in Fig. 5 dargestellt, wobei die gestrichelten Linien 36 den fortschreitenden Einfluß des Ätzens nach aufeinanderfolgenden Zeitabschnitten der Behandlung verdeutlichen sollen. Wie die durchgezogenen Linien zeigen, führt das Ätzen im Endergebnis zu Mesas (in Fig. 5 ist nur eine Seite einer Mesa 32 dargestellt), die eine Seitenfläche 34 besitzen, die aus einem im wesentlichen vertikalen Teil 34a, einem konvexen Teil 34b und einem konkaven Teil 34c besteht. Die Tangente 39 am konvexen Teil 34b an der Stelle des Schnitts des pn-The result of the etching is shown in FIG. 5, the dashed lines 36 showing the progressive influence to illustrate the etching after successive periods of treatment. Like the solid ones Lines show, the etching leads to mesas in the end result (only one side of a mesa 32 is shown in FIG. 5), which have a side surface 34, which consists of a substantially vertical part 34a, a convex part 34b and a concave part 34c. The tangent 39 on the convex part 34b at the point of intersection of the pn-
60981 160981 1
Bereichs 20 verläuft unter einem gegenüber dem Übergang 20 von 90° verschiedenen Winkel und bildet damit vorzugsweise einen relativ spitzen Winkel (ungefähr 5°). Dieser spitze Winkel zwischen dem pn-übergang und der Mesaseitenflache, der, wie bereits erwähnt, für hohe-Spannungsdurchbruchsfähigkeit vorgezogen wird, wird durch Ätzen der Kante 38 der Nut 30 (Fig. 3) realisiert, bis diese mindestens den pn-übergang 20 erreicht; in Fig. 5 ist die sich ergebende Nutenkante mit der Bezugsziffer 38l versehen. Das gewünschte Ätzen der Nutenkanten 38 wird dadurch erreicht, daß die Nuten 30 eine geringere Breite besitzen als die Ritzen bzw. Einschnitte 24 (Fig. 3 und 4), wobei das Scheibchenmaterial beide Seiten der Nutenkanten 38 bildet und dem Ätzmittel ausgesetzt wird.Area 20 extends at an angle that differs from the transition 20 by 90 ° and thus preferably forms a relatively acute angle (approximately 5 °). This acute angle between the pn junction and the mesa side surface, which, as already mentioned, is preferred for high voltage breakdown capability, is realized by etching the edge 38 of the groove 30 (FIG. 3) until it reaches at least the pn junction 20 ; In Fig. 5, the resulting groove edge is provided with the reference numeral 38 l . The desired etching of the groove edges 38 is achieved in that the grooves 30 have a smaller width than the cracks or incisions 24 (FIGS. 3 and 4), the disc material forming both sides of the groove edges 38 and being exposed to the etchant.
Weiterhin ist von Bedeutung, daß die Gegenwart der ÄtzmaskenscMcht 28, die das Ätzen von entfernt von den Nuten 30 liegenden Bereichen der Oberfläche 22 limitiert, dazu führt, daß der Oberflächenteil 34c eine grundsätzlich konkave Form erhält, die dadurch hervorgerufen wird, daß unter die Maskenschicht 28 geätzt wird. Das Zusammentreffen der Oberflächenteile 34b und 34c führt zu einer Mesaoberfläche, die einen mit zunehmender Entfernung von der Nutenkante 38f (Fig. 5) größer werdenden Krümmungsradius besitzt, überraschenderweise führt ein solcher Umriß zu besonders guten Hochspannungsdurchbruchseigenschaften. It is also important that the presence of the etching mask layer 28, which limits the etching of areas of the surface 22 remote from the grooves 30, results in the surface portion 34c being given a generally concave shape, which is caused by the fact that it is underneath the mask layer 28 is etched. The coincidence of the surface portions 34b and 34c results in a mesa surface which has a with increasing distance from the groove edge 38 f (Fig. 5) increasing radius of curvature, surprisingly, such a contour leads to particularly good high-voltage breakdown characteristics.
Bei einem Ausführungsbeispiel der Erfindung wurden folgende spezielle Abmessungen vorgesehen: Die Einschnitte 24 besaßen eine Breite von 0,25 mm, die Nuten 30 (mittig in den Einschnitten 24 vorgesehen) hatten eine Breite von 0,05 am und eine Tiefe von 0,2 mm. Bei VerwendungIn one embodiment of the invention, the following specific dimensions were provided: The incisions 24 had a width of 0.25 mm, the grooves 30 (provided in the center of the incisions 24) had a width of 0.05 am and a depth of 0.2 mm. Using
60981 1 /062460981 1/0624
eines Siliziumscheibchens 10 besteht das Ätzmittel aus 90,5 Vol.-Ji Salpetersäure (HNO3), 9 Vol.-% Flußsäure (HF) und 0,5 V0I.-96 Essigsäure (CH^COOH). Die Dauer der Ätzbehandlung beträgt ungefähr 2 Minuten, wobei eine ungefähr 0,025 nun dicke Siliziumschicht entfernt wird.of a silicon wafer 10, the etchant consists of 90.5 % by volume of nitric acid (HNO 3 ), 9% by volume of hydrofluoric acid (HF) and 0.5% by volume of acetic acid (CH ^ COOH). The duration of the etching treatment is approximately 2 minutes, during which a silicon layer approximately 0.025 now thick is removed.
60981 1 /062460981 1/0624
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49928874A | 1974-08-21 | 1974-08-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2536108A1 true DE2536108A1 (en) | 1976-03-11 |
Family
ID=23984661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752536108 Pending DE2536108A1 (en) | 1974-08-21 | 1975-08-13 | EDGE LIMITATION ON SEMI-CONDUCTOR DISCS |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS5146076A (en) |
| BE (1) | BE832633A (en) |
| CA (1) | CA1038969A (en) |
| DE (1) | DE2536108A1 (en) |
| FR (1) | FR2282722A1 (en) |
| GB (1) | GB1471116A (en) |
| IT (1) | IT1040004B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0379208A2 (en) * | 1989-01-20 | 1990-07-25 | Fujitsu Limited | A method for producing a device having an insulator sandwiched between two semiconductor layers |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7607298A (en) * | 1976-07-02 | 1978-01-04 | Philips Nv | PROCESS FOR MANUFACTURING A DEVICE AND DEVICE MANUFACTURED ACCORDING TO THE PROCESS. |
| FR2410366A1 (en) * | 1977-11-29 | 1979-06-22 | Radiotechnique Compelec | MESA TYPE TRANSISTOR AND METHOD FOR MAKING THIS TRANSISTOR |
| JPS5895553A (en) * | 1981-12-01 | 1983-06-07 | Nippon Shokubai Kagaku Kogyo Co Ltd | Manufacture of honeycomb structure catalyst having improved thermal shock resistance |
| DE3422051C2 (en) * | 1984-06-14 | 1986-06-26 | Brown, Boveri & Cie Ag, 6800 Mannheim | Silicon semiconductor component with an edge contour produced by etching technology and a method for producing this component |
| GB2176338A (en) * | 1985-06-06 | 1986-12-17 | Marconi Electronic Devices | Edge contouring in a semiconductor device |
| JPH03129854A (en) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | Manufacture of semiconductor device |
| DE19536438A1 (en) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Semiconductor device and manufacturing process |
-
1975
- 1975-07-23 IT IT2568975A patent/IT1040004B/en active
- 1975-07-23 CA CA232,120A patent/CA1038969A/en not_active Expired
- 1975-08-12 GB GB3354775A patent/GB1471116A/en not_active Expired
- 1975-08-13 DE DE19752536108 patent/DE2536108A1/en active Pending
- 1975-08-19 FR FR7525662A patent/FR2282722A1/en not_active Withdrawn
- 1975-08-20 JP JP10165875A patent/JPS5146076A/en active Granted
- 1975-08-21 BE BE159371A patent/BE832633A/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0379208A2 (en) * | 1989-01-20 | 1990-07-25 | Fujitsu Limited | A method for producing a device having an insulator sandwiched between two semiconductor layers |
| EP0379208A3 (en) * | 1989-01-20 | 1991-03-13 | Fujitsu Limited | A method for producing a device having an insulator sandwiched between two semiconductor layers |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1040004B (en) | 1979-12-20 |
| BE832633A (en) | 1975-12-16 |
| FR2282722A1 (en) | 1976-03-19 |
| CA1038969A (en) | 1978-09-19 |
| JPS5146076A (en) | 1976-04-20 |
| JPS5227033B2 (en) | 1977-07-18 |
| GB1471116A (en) | 1977-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2511925A1 (en) | PROCESS FOR MANUFACTURING A VARIETY OF SEMICONDUCTOR COMPONENTS | |
| DE2040911A1 (en) | Method for manufacturing a semiconductor component | |
| DE2718773A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2615754A1 (en) | STRUCTURE FORMED FROM A SUBSTRATE AND A MASK AND PROCESS FOR THEIR PRODUCTION | |
| DE2021691A1 (en) | Semiconductor component | |
| DE2351943A1 (en) | METHOD OF MANUFACTURING INTEGRATED CIRCUITS | |
| DE2357376A1 (en) | MESA THYRISTOR AND METHOD FOR MANUFACTURING MESA THYRISTORS | |
| DE2047799C3 (en) | Multi-layer conductor layers on a semiconductor substrate and method for producing such multi-layer conductor layers | |
| DE2536108A1 (en) | EDGE LIMITATION ON SEMI-CONDUCTOR DISCS | |
| DE2248198A1 (en) | METHOD FOR MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND SEMI-CONDUCTOR ARRANGEMENT PRODUCED BY THIS METHOD | |
| DE2101028A1 (en) | Method of manufacturing semiconductor elements | |
| DE2341374A1 (en) | METHOD FOR MANUFACTURING A SEMI-CONDUCTOR ELEMENT IN A MEASURING STRUCTURE | |
| DE3631394A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
| DE2659303A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENTS | |
| EP0164645A2 (en) | Silicon semiconductor device having a contour of the border formed by chemical attack, and process for manufacturing this device | |
| DE2501074A1 (en) | TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT | |
| DE2755168A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS | |
| DE2325351C3 (en) | Process for the production of silicon rectifier columns with high breakdown voltage | |
| DE2718781C2 (en) | Method for manufacturing a plurality of semiconductor components | |
| DE2107671A1 (en) | Semiconductor component and method for its manufacture | |
| DE2855972C2 (en) | Semiconductor arrangement with two integrated and anti-parallel connected diodes and process for their production | |
| DE2751485A1 (en) | METHOD OF MANUFACTURING SEMICONDUCTOR BODIES WITH A DEFINED EDGE PROFILE ACHIEVED BY ETCHING AND COVERED WITH A GLASS | |
| DE1292758B (en) | Electric semiconductor component | |
| DE1964546A1 (en) | Production of semiconductor device | |
| DE2851375A1 (en) | PROCESS FOR NOTCHING AND PASSIVATING SEMI-CONDUCTOR PLAETS AND SUCH NOTCHED AND PASSIVATED SEMI-CONDUCTOR PLATES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |