CZ290986B6 - Monolitická sestava - Google Patents

Monolitická sestava Download PDF

Info

Publication number
CZ290986B6
CZ290986B6 CZ19969A CZ996A CZ290986B6 CZ 290986 B6 CZ290986 B6 CZ 290986B6 CZ 19969 A CZ19969 A CZ 19969A CZ 996 A CZ996 A CZ 996A CZ 290986 B6 CZ290986 B6 CZ 290986B6
Authority
CZ
Czechia
Prior art keywords
type
conductivity
region
bridge
diode
Prior art date
Application number
CZ19969A
Other languages
English (en)
Other versions
CZ996A3 (en
Inventor
Robert Pezzani
Original Assignee
Sgs-Thomson Microelectronics S. A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sgs-Thomson Microelectronics S. A. filed Critical Sgs-Thomson Microelectronics S. A.
Publication of CZ996A3 publication Critical patent/CZ996A3/cs
Publication of CZ290986B6 publication Critical patent/CZ290986B6/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Lasers (AREA)
  • Rectifiers (AREA)

Abstract

Monolitick sestava v²konov²ch polovodi ov²ch sou stek vytvo°en²ch a vertik ln uspo° dan²ch v tlou ce slab dotovan polovodi ov desky (1) s vodivost prvn ho typu, kter m vrchn povrch a spodn povrch, p°i em spodn povrch je rovnom rn pota en kovovou vrstvou (M), p°i em alespo n kter ze sou stek jsou tvo°eny autonomn mi sou stkami vytvo°en²mi v izolovan²ch sekc ch slab dotovan polovodi ov desky (1) s vodivost prvn ho typu, jejich later ln sti jsou izolov ny prvn later ln izola n st nou (6) s vodivost druh ho typu a jejich spodn sti jsou izolov ny prvn dielektrickou izola n vrstvou (7) uspo° danou mezi spodn m povrchem slab dotovan polovodi ov desky (1) s vodivost prvn ho typu a kovovou vrstvou (M).\

Description

Monolitická sestava
Oblast techniky
Vynález se týká oblasti polovodičových prvků, dále zvaných výkonové prvky, schopných odolat vysokým napětím a/nebo přenášet vysoké výkony. Tyto prvky jsou umístěny svisle přes celou tloušťku polovodičové vrstvy tvořené slabě dotovaným substrátem, takže mají vysoké průrazné napětí.
Dosavadní stav techniky
Obvykle jsou takovými prvky tyristory, triaky, bipolámí tranzistory, výkonové tranzistory MOS, bipolámí tranzistor s izolovaným hradlem (IGBTs) atd.
Prvky navržené pro řízení velkého elektrického výkonu disipují tepelnou energii. Spodní povrch těchto prvků je tedy pokoven a upevněn k chladiči. V důsledku toho bylo možno realizovat různé výkonové prvky na stejném čipu jen pokud měly tyto prvky jednu společnou svorku.
Podstata vynálezu
Předmětem vynálezu je monolitická sestava vertikálních výkonových polovodičových součástek vytvořených v tloušťce slabě dotované polovodičové desce s vodivostí prvního typu, která má vrchní povrch a spodní povrch, přičemž spodní povrch je rovnoměrně potažen kovovou vrstvou, přičemž podstata této monolitické sestavy spočívá v tom, že alespoň některé ze součástek jsou tvořeny autonomními součástkami vytvořenými v izolovaných sekcích slabě dotované polovodičové desky s vodivostí prvního typu, jejichž laterální části jsou izolovány první laterální izolační stěnou s vodivostí druhého typu a jejichž spodní části jsou izolovány první dielektrickou izolační vrstvou uspořádanou mezi spodním povrchem slabě dotované polovodičové desky s vodivostí prvního typu a kovovou vrstvou.
Výhodně v případě, že polovodičová oblast přilehlá ke spodnímu povrchu autonomní součástky má vodivost prvního typu, autonomní součástka zahrnuje druhou silně dotovanou oblast s vodivostí prvního typu, přilehlou ke spodnímu povrchu autonomní součástky, a první silně dotovanou oblast s vodivostí prvního typu, přilehlou k vrchnímu povrchu autonomní součástky a protilehlou k alespoň části druhé silně dotované oblasti s vodivostí prvního typu, přičemž z první silně dotované oblasti s vodivostí prvního typu je vyveden kontakt, uspořádaný na vrchním povrchu autonomní součástky.
Výhodně v případě, že polovodičová oblast přilehlá ke spodnímu povrchu autonomní součástky má vodivost druhého typu, autonomní součástka zahrnuje druhou silně dotovanou oblast s vodivostí druhého typu, přilehlou ke spodnímu povrchu autonomní součástky a probíhající mezi prvními laterálními izolačními stěnami s vodivostí druhého typu, přičemž z alespoň jedné první laterální izolační stěny s vodivostí druhého typu je vyveden kontakt uspořádaný na vrchním povrchu autonomní součástky, přičemž mezi spodním povrchem druhé silně dotované oblasti s vodivostí druhého typu a kovovou vrstvou a mezi spodním povrchem prvních laterálních izolačních stěn a kovovou vrstvou probíhá první dielektrická izolační vrstva.
Výhodně monolitická sestava zahrnuje alespoň jednu izolovanou sekci, v níž jsou uspořádány logické součástky.
Výhodně vodivost prvního typuje tvořena vodivostí typu N.
- 1 CZ 290986 B6
Výhodně monolitická sestava tvoří monolitický usměrňovači můstek, který zahrnuje první můstkovou diodu a třetí můstkovou diodu, které jsou vertikálně uspořádány v slabě dotované polovodičové desce s vodivostí prvního typu a jsou zapojeny do sériové kombinace tak, že jejich katody jsou spojeny se společným uzlovým bodem připojeným ke kovové vrstvě, přičemž monolitický usměrňovači můstek dále zahrnuje druhou můstkovou diodu a čtvrtou můstkovou diodu, které jsou vertikálně uspořádány v izolované sekci, vytvořené v slabě dotované polovodičové desce s vodivostí prvního typu a oddělené od zbývající části slabě dotované polovodičové desky s vodivostí prvního typu druhými laterálními izolačními stěnami s vodivostí druhého typu, a zapojeny do sériové kombinace tak, že jejich anody jsou spojeny se společným uzlovým bodem, přičemž anody druhé můstkové diody a čtvrté můstkové diody jsou tvořeny druhými silně dotovanými oblastmi s vodivostí druhého typu, které jsou přilehlé ke spodnímu povrchu izolované sekce a z kterých je skrze alespoň jednu druhou laterální izolační stěnu s vodivostí druhého typu vyvedena svorka uspořádaná na vrchním povrchu izolované sekce, přičemž spodní povrch druhé můstkové diody a Čtvrté můstkové diody je pokryt první dielektrickou izolační vrstvou uspořádanou mezi spodním povrchem izolované sekce a kovovou vrstvou.
Výhodně předmětem vynálezu je výše uvedená monolitická sestava, tvořící jednofázový usměrňovači chráněný můstek zahrnující první můstkovou diodu a třetí můstkovou diodu, které jsou zapojeny do první sériové kombinace tak, že jejich katody jsou vzájemně spojeny v prvním společném uzlovém bodě, přičemž jednofázový usměrňovači chráněný můstek dále zahrnuje druhou můstkovou diodu a čtvrtou můstkovou diodu, které jsou zapojeny do druhé sériové kombinace tak, že jejich anody jsou vzájemně spojeny v druhém společném uzlovém bodě, přičemž jednofázový usměrňovači chráněný můstek dále zahrnuje buď první můstkovou Shockleyho diodu a třetí můstkovou Shockleyho diodu, které jsou zapojeny do třetí sériové kombinace tak, že jejich anody jsou vzájemně spojeny ve třetím uzlovém společném uzlovém bodě, nebo druhou můstkovou Shockleyho diodu a čtvrtou můstkovou Shockleyho diodu, které jsou zapojeny do čtvrté sériové kombinace tak, že jejich katody jsou vzájemně spojeny ve čtvrtém společném uzlovém bodě, přičemž první sériová kombinace, druhá sériová kombinace a buď třetí sériová kombinace, nebo čtvrtá sériová kombinace jsou zapojeny mezi první střídavou napájecí svorku a druhou střídavou napájecí svorku, přičemž v případě, že jednofázový usměrňovači chráněný můstek zahrnuje první můstkovou Shockleyho diodu a třetí můstkovou Shockleyho diodu, potom první můstkové Shockleyho dioda je antiparaleně zapojena s první můstkovou diodou a třetí můstková Shockleyho dioda je antiparaleně zapojena s třetí můstkovou diodou, přičemž první společný uzlový bod a třetí společný uzlový bod jsou spojeny s kladnou stejnosměrnou napájecí svorkou a druhý společný uzlový bod je spojen se zápornou stejnosměrnou napájecí svorkou, přičemž v případě, že jednofázový usměrňovači můstek zahrnuje druhou můstkovou Shockleyho diodu a čtvrtou můstkovou Shockleyho diodu, potom druhá můstková Shockleyho dioda je antiparaleně zapojena s druhou můstkovou diodou a čtvrtá můstková Shockleyho dioda je antiparalelně zapojena se čtvrtou můstkovou diodou, přičemž druhý společný uzlový bod a čtvrtý společný uzlový bod je spojen se zápornou stejnosměrnou napájecí svorkou a první společný uzlový bod je spojen s kladnou stejnosměrnou napájecí svorkou, přičemž podstata této monolitické sestavy spočívá v tom, že v případě, že jednofázový chráněný usměrňovači můstek zahrnuje první můstkovou Shockleyho diodu a třetí můstkovou Shockleyho diodu, potom diody z první sériové kombinace a diody z třetí sériové kombinace jsou vertikálně uspořádány ve slabě dotované polovodičové desce s vodivostí prvního typu a diody z druhé sériové kombinace jsou vertikálně uspořádány v izolovaných sekcích, které jsou vytvořeny ve slabě dotované polovodičové desce s vodivostí prvního typu a odděleny od zbývající části slabě dotované polovodičové desky s vodivostí prvního typu třetími laterálními izolačními stěnami s vodivostí druhého typu, přičemž první střídavá napájecí svorka je tvořena první kovovou vrstvou, která pokrývá vrchní povrch první můstkové diody, vrchní povrch první můstkové Shockleyho diody a vrchní povrch druhé můstkové diody, přičemž druhá střídavá napájecí svorka je tvořena druhou kovovou vrstvou, která pokrývá vrchní povrch třetí můstkové
-2CZ 290986 B6 diody, vrchní povrch třetí můstkové Shocklehy diody a vrchní povrch čtvrté můstkové diody, přičemž kladná stejnosměrná svorka je tvořena třetí kovovou vrstvou, která pokrývá spodní povrch slabě dotované polovodičové desky s vodivostí prvního typu s výjimkou částí slabě dotované polovodičové desky, ve kterých jsou vytvořeny izolované sekce, přičemž záporná stejnosměrná napájecí svorka je tvořena čtvrtou kovovou vrstvou, která pokrývá vrchní povrch alespoň jedné třetí laterální izolační stěny s vodivostí druhého typu, přičemž v případě, že jednofázový usměrňovači chráněný můstek zahrnuje druhou můstkovou Shockley diodu a čtvrtou můstkovou Shockleyho diodu, potom druhá můstková dioda a druhá můstková Shockleyho dioda jsou vertikálně uspořádány v první izolované sekci, přičemž čtvrtá můstková dioda a čtvrtá můstková Shockleyho dioda jsou vertikálně uspořádány v druhé izolované sekci, přičemž první můstková dioda a třetí můstková dioda jsou horizontálně uspořádány v třetí izolované sekci, přičemž první izolovaná sekce, druhá izolovaná sekce a třetí izolovaná sekce jsou vytvořeny v slabě dotované polovodičové desce s vodivostí prvního typu ajsou vzájemně odděleny čtvrtou laterální izolační stěnou s vodivostí prvního typu, šestou laterální izolační stěnou s vodivostí druhého typu, a pátou laterální izolační stěnou s vodivostí druhého typu, přičemž první střídavá napájecí svorka je tvořena první kovovou vrstvou, která pokrývá vrchní povrch druhé můstkové diody, vrchní povrch druhé můstkové Shockleyho diody a vrchní povrch první poloviny první můstkové diody, přičemž druhá střídavá napájecí svorka je tvořena druhou kovovou vrstvou, která pokrývá vrchní povrch čtvrté můstkové diody, vrchní povrch čtvrté můstkové Shockleyho diody a vrchní povrch první poloviny třetí můstkové diody, přičemž záporná stejnosměrná napájecí svorka je tvořena čtvrtou kovovou vrstvou, která pokrývá spodní povrch monolitické sestavy s tím, že mezi touto kovovou vrstvou a spodním povrchem třetí izolované sekce je uspořádána čtvrtá dielektrická izolační vrstva, přičemž kladná stejnosměrná napájecí svorka je tvořena třetí kovovou vrstvou, která pokrývá vrchní povrch druhé poloviny první můstkové diody a vrchní povrch druhé poloviny třetí můstkové diody a je uspořádána mezi kovovou vrstvou tvořící první střídavou napájecí svorku a kovovou vrstvou tvořící druhou střídavou napájecí svorku.
Výhodně předmětem vynálezu je výše uvedená monolitická sestava, vytvořená v slabě dotované polovodičové desce s vodivostí prvního typu, přičemž podstata této monolitické sestavy spočívá v tom, že v případě, že jednofázový usměrňovači chráněný můstek zahrnuje první můstkovou Shockleyho diodu a třetí můstkovou Shockleyho diodu, potom monolitická sestava zahrnuje první příkop s vodivostí druhého typu a druhý příkop s vodivostí druhého typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu, první oblast s vodivostí prvního typu a druhou oblast s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu a uspořádané v prvním příkopě s vodivostí druhého typu resp. v druhém příkopě s vodivostí druhého typu; dvě první oblasti s vodivostí druhého typu, které jsou přilehlé ke spodnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu a protilehlé k první oblasti s vodivostí prvního typu resp. druhé oblasti s vodivostí prvního typu; dvě třetí oblasti s vodivostí prvního typu, které jsou přilehlé ke spodnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu a protilehlé k části prvního příkopu s vodivostí druhého typu resp. druhého příkopu s vodivostí druhého typu, která neobsahuje první oblast s vodivostí prvního typu resp. druhou oblast s vodivostí prvního typu; druhou oblast s vodivostí druhého typu, která je přilehlá ke spodnímu povrchu slabě dotované polovodičové desky a vymezená třetími laterálními izolačními stěnami s vodivostmi druhého typu, probíhajícími skrze celou tloušťku slabě dotované polovodičové desky s vodivostí prvního typu; první příkop s vodivostí prvního typu a druhý příkop s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu ajsou vymezeny třetími laterálními izolačními stěnami s vodivostí druhého typu a druhou oblastí s vodivostí druhého typu; čtvrtou oblast s vodivostí prvního typu a pátou oblast s vodivostí s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu ajsou uspořádány v prvním příkopě s vodivostí prvního typu resp. v druhém příkopě s vodivostí prvního typu; první kovovou vrstvu, která tvoří první střídavou napájecí svorku a je v kontaktu s vrchním povrchem prvního příkopu,
-3 CZ 290986 B6 vrchním povrchem první oblasti s vodivostí prvního typu, vrchním povrchem prvního příkopu s vodivostí prvního typu a vrchním povrchem čtvrté oblasti s vodivostí prvního typu; druhou kovovou vrstvu, která tvoří druhou střídavou napájecí svorku a je v kontaktu svrchním povrchem druhého příkopu s vodivostí druhého typu, vrchním povrchem druhé oblasti 5 s vodivostí prvního typu, vrchním povrchem druhého příkopu s vodivostí prvního typu a vrchním povrchem páté oblasti s vodivostí prvního typu, čtvrtou kovovou vrstvu, která tvoří zápornou stejnosměrnou napájecí svorku a je v kontaktu svrchním povrchem alespoň jedné třetí laterální izolační stěny s vodivostí druhého typu, a třetí kovovou vrstvu, která tvoří kladnou stejnosměrnou napájecí svorku a je v kontaktu se spodním povrchem slabě dotované 10 polovodičové desky s vodivostí prvního typu s výjimkou části slabě dotované polovodičové desky, ve které jsou vytvořeny izolované sekce vymezené třetími laterálními izolačními stěnami a druhou oblastí s vodivostí druhého typu.
Výhodně první oblast s vodivostí prvního typu a druhá oblast s vodivostí prvního typu jsou 15 tvořeny přerušenými oblastmi.
Výhodně druhá oblast s vodivostí druhého typu tvoří spodní část třetích laterálních izolačních stěn s vodivostí druhého typu.
Výhodně kovová vrstva, která tvoří kladnou stejnosměrnou napájecí svorku pokrývá celý spodní povrch monolitické sestavy, přičemž mezi touto kovovou vrstvou a druhou oblastí svědivostí druhého typuje uspořádána druhá dielektrická izolační vrstva tvořená vrstvou oxidu křemíku.
Výhodně předmětem vynálezu je výše uvedená monolitická sestava, vytvořená ve slabě dotované polovodičové desce s vodivostí prvního typu, přičemž podstata této monolitické sestavy spočívá v tom, že v případě, že jednofázový usměrňovači chráněný můstek zahrnuje druhou můstkovou Shockleyho diodu a čtvrtou můstkovou Shockleyho diodu, potom monolitická sestava je rozdělena na první izolovanou sekci, druhou izolovanou sekci a třetí izolovanou sekci čtvrtou laterální izolační stěnou s vodivostí druhého typu, šestou laterální izolační stěnou s vodivostí druhého typu a pátou laterální izolační stěnou s vodivostí druhého typu a zahrnuje třetí oblast s vodivostí druhého typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky a uspořádané v první izolované sekci, čtvrtou oblast s vodivostí druhého typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky a uspořádaná v druhé izolované sekci, dvě páté oblasti s vodivostí druhého typu, které jsou přilehlé ke spodnímu povrchu slabě dotované polovodičové desky a uspořádány v první resp. druhé izolované sekci, dvě šesté oblasti s vodivostí prvního typu, které jsou jednotlivě uspořádány v pátých oblastech s vodivostí druhého typu a jsou protilehlé k třetí oblasti s vodivostí druhého typu resp. čtvrté oblasti s vodivostí druhého typu; šestou oblast s vodivostí druhého typu a sedmou oblast s vodivostí druhého typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky s vodivostí prvního typu a uspořádány ve třetí izolované sekci, sedmou oblast s vodivostí prvního typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky a je uspořádána ve třetí izolované sekci mezi šestou oblastí s vodivostí druhého typu a sedmou oblastí s vodivostí druhého typu; osmou oblast s vodivostí prvního typu a devátou oblast s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky a jsou uspořádány 45 v první izolované sekci resp. druhé izolované sekci vedle třetí oblasti s vodivostí druhého typu resp. vedle čtvrté oblasti s vodivostí druhého typu; první kovovou vrstvu, která tvoří první střídavou napájecí svorku a je v kontaktu svrchním povrchem třetí oblasti s vodivostí druhého typu, vrchním povrchem osmé oblasti s vodivostí prvního typu a vrchním povrchem šesté oblasti S vodivostí druhého typu; druhou kovovou vrstvu, která tvoří druhou střídavou napájecí svorku 50 a je v kontaktu s vrchním povrchem čtvrté oblasti s vodivostí druhého typu, vrchním povrchem deváté oblasti a vrchním povrchem sedmé oblasti s vodivostí druhého typu, čtvrtou kovovou vrstvu, která tvoří zápornou stejnosměrnou napájecí svorku a je v kontaktu se spodním povrchem první a druhé izolované sekce, a třetí kovovou vrstvu, která tvoří kladnou stejnosměrnou svorku a je v kontaktu s vrchním povrchem sedmé oblasti s vodivostí prvního typu.
-4CZ 290986 B6
Výhodně šesté oblasti s vodivostí prvního typu jsou tvořeny přerušovanými oblastmi.
Výhodně kontakty kovových vrstev s vrchními povrchy příslušných oblastí v první, druhé a třetí izolované sekci slabě dotované polovodičové desky jsou provedeny nadměrně dotovanými oblastmi s vodivostí prvního typu.
Výhodně monolitická sestava dále zahrnuje spouštěcí prostředek pro ochranu jednofázového usměrňovacího můstku před nadproudy, přičemž tento spouštěcí prostředek zahrnuje osmou oblast s vodivostí druhého typu a devátou oblast s vodivostí druhého typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky, jsou uspořádány vedle třetí oblasti s vodivostí druhého typu resp. čtvrté oblasti s vodivostí druhého typu a jsou v kontaktu se čtvrtou laterální izolační stěnou s vodivostí druhého typu; desátou oblast s vodivostí prvního typu a jedenáctou oblast s vodivostí prvního typu, které jsou uspořádány v osmé oblasti s vodivostí druhého typu resp. v deváté oblasti s vodivostí druhého typu tak, že rozdělují osmou oblast s vodivostí druhého typu resp. devátou oblast s vodivostí druhého typu na dvě dílčí oblastmi, z nichž jedna je přilehlá k třetí oblasti s vodivostí druhého typu resp. ke čtvrté oblasti s vodivostí druhého typu a druhá je odlehlá od třetí oblasti s vodivostí druhého typu resp. od čtvrté oblasti s vodivostí druhého typu; pátou kovovou vrstvu, která je v kontaktu s vrchními povrchy dílčích oblastí osmé oblasti s vodivostí druhého typu a deváté oblasti s vodivostí druhého typu, které jsou přilehlé k třetí oblasti s vodivostí druhého typu resp. ke čtvrté oblasti s vodivostí druhého typu; a šestou kovovou vrstvu, která je v kontaktu s vrchními povrchy, dílčích oblasti s vodivostí druhého typu, které jsou odlehlé od třetí oblasti s vodivostí druhého typu resp. od čtvrté oblasti s vodivostí druhého typu, s vrchním povrchem desáté oblasti s vodivostí prvního typu a vrchním povrchem jedenácté oblasti s vodivostí prvního typu.
Přehled obrázků na výkresech
Vynález bude blíže vysvětlen prostřednictvím konkrétních příkladů provedení znázorněných na obrázcích, na kterých představuje obr. laa lb pohled v příčném řezu, respektive schematický pohled na různé typy diod, jenž mohou být sestaveny podle předloženého vynálezu, obr. 2a a 2b pohledy v příčném řezu respektive schematické pohledy na různé typy tyristorů, jenž mohou být sestaveny podle předloženého vynálezu, obr. 3a a 3b pohledy v příčném řezu respektive schematické pohledy na různé typy tranzistorů NPN, které mohou být sestaveny podle předloženého vynálezu, obr. 4a a 4b pohled v příčném řezu respektive schematický pohled na různé typy tranzistorů PNP, které mohou být sestaveny podle předloženého vynálezu, obr. 5 příklad příčného řezu autonomním tranzistorem IGBT, který může být monoliticky integrován podle předloženého vynálezu, obr. 6, 7, 8 a 9 zobecněná znázornění různých typů prvků, jenž mohou být monoliticky sestaveny podle předloženého vynálezu, obr. 10a diodový můstek, obr. 10b a 10c příčné řezy, respektive schematický pohled shora na uspořádání takového diodového můstku podle předloženého vynálezu a
-5CZ 290986 B6 obr. 11a, 11b, 11c, 12a, 12b, 13a, 13b, 14a, 14b a 14c aplikaci předloženého vynálezu na usměrňovači můstek, ochráněný před přepětím a nadproudem.
Zdůrazňujeme, že ve shodě se zvyklostmi při zakreslování integrovaných obvodů nejsou jednotlivé kresby kresleny v měřítku a zejména v příčných řezech jsou relativní tloušťky různých vrstev kresleny náhodně. Dále jsou v příčných řezech různé difuzní oblasti symbolicky zakresleny s ostrými rohy. Navíc lze v každém jednotlivém případě přizpůsobit relativní povrchy různých oblastí tak, aby odpovídaly požadovaným výkonovým nárokům na prvek.
Odborník v daném oboru rozpozná, že předložený vynález popisuje pouze základní konstrukce prvků a že v praxi může být každý takový prvek vylepšen a upraven, aby vyhovoval specifickým požadovaným funkcím. Například jsou zachyceny pouze tyristory a nikoliv triaky a ve většině obrázků nejsou zakresleny anodové či katodové spoje těchto tyristoru.
Příklady provedení vynálezu
Obrázek la zobrazuje různé typy diod, které mohou být vytvořeny v jedné polovodičové desce s vodivostí prvního typu N. Obrázek lb zobrazuje schématické zapojení každé s uvedených diod. Jak je to zřejmé z obr. la, polovodičová deska je tvořena slabě dotovanou polovodičovou deskou 1 s vodivostí prvního typu. Vodivostí prvního typu se v této části přihlášky vynálezu, týkající se příkladů provedení vynálezu, rozumí vodivost typu N. Slabě dotovaná polovodičová deska 1 s vodivostí prvního typu obsahuje první silně dotovanou oblast 2 s vodivostí druhého typu a první silně dotovanou oblast 3 s vodivostí prvního typu, které byly vytvořeny difúzí vedenou z horního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu. Vodivostí druhého typu se v této části přihlášky vynálezu, týkající se příkladů provedení vynálezu, rozumí vodivost typu P. Slabě dotovaná polovodičová deska 1 s vodivostí prvního typu dále obsahuje druhou silně dotovanou oblast 4 s vodivostí prvního typu a druhou silně dotovanou oblast 5 s vodivostí druhého typu, které byly vytvořeny difúzí vedenou ze spodního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu. Kromě toho slabě dotovaná polovodičová deska 1 s vodivostí prvního typu obsahuje první laterální izolační stěnu 6 s vodivostí druhého typu, která byla vytvořena difúzí vedenou jak z horního povrchu tak i z dolního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu. Celý spodní povrch slabě dotované polovodičové desky 1 je potažen kovovou vrstvou Μ. V některých částech slabě dotované polovodičové desky 1 s vodivostí prvního typu mezi spodním povrchem této desky a kovovou vrstvou M je uspořádána první dielektrická izolační vrstva 7. Dielektrická izolační vrstva 7 a kovová vrstva M mohou být zhotoveny z libovolného vhodného materiálu nebo kompozitního materiálu obvykle používaného v polovodičové technice.
V této části přihlášky vynálezu, týkající se příkladů provedení vynálezu, se izolovanou sekcí rozumí sekce slabě dotované polovodičové desky 1 s prvním typem vodivosti, která je od zbytku této desky izolována první laterální izolační stěnou 6 s vodivostí druhého typu a jejíž spodní část je izolována první dielektrickou izolační vrstvou 7.
První dioda 110 a druhá dioda 111 představují obvykle používané výkonové diody. První dioda 110 obsahuje první silně dotovanou oblast 2 s vodivostí druhého typu, část slabě dotované polovodičové desky 1 s vodivostí prvního typu a druhou silně dotovanou oblast 4 s vodivostí prvního typu, přičemž kovová vrstva pokrývající vrchní povrch první silně dotované oblasti 2 s vodivostí druhého typu tvoří první anodovou svorku 110A, zatímco kovová vrstva M pokrývající spodní povrch druhé silně dotované oblasti s vodivostí prvního typu tvoří první katodovou svorku 110K. Druhá dioda 111 obsahuje první silně dotovanou oblast 3 s vodivostí prvního typu, část slabě dotované polovodičové desky 1 s vodivostí prvního typu a druhou silně dotovanou oblast 5 s vodivostí druhého typu, přičemž kovová vrstva pokrývající vrchní povrch
-6CZ 290986 B6 silně dotované oblasti 3 s vodivostí prvního typu tvoří druhou katodovou svorku 111K, zatímco kovová vrstva M pokrývající spodní povrch druhé silně dotované oblasti 5 s vodivostí druhého typu tvoří druhou anodovou svorku 11 IA.
Nevýhodou výše uvedeného provedení první diody 110 a druhé diody 111 je to, že obě tyto diody mají jednu společnou svorku. Kromě toho z těchto diod nelze vytvořit monolitický diodový můstek, ve kterém by diody protilehlé podle diagonály neměly společnou svorku.
Třetí dioda 112 a čtvrtá dioda 113 tvoří autonomní diody v\tvořené v izolovaných sekcích podle vynálezu. Výhoda těchto diod spočívá v tom, že působí jako vertikální prvky a že jejich anodové a katodové svorky nemusí tvořit s ostatními elektrodami ostatních prvků vytvořených v slabě dotovaném polovodičové desce 1 s vodivostí prvního typu společnou svorku.
Třetí dioda 112 zahrnuje první silně dotovanou oblast 2 s vodivostí druhého typu tvořící anodu této diody a pokrytou kovovou vrstvou tvořící třetí anodovou svorku 112A, část slabě dotované polovodičové desky 1 s vodivostí prvního typu a druhou silně dotovanou oblast 4 s vodivostí prvního typu tvořící katodu této diody. Třetí dioda 112 tudíž představuje vertikální diodu. Kromě toho, při horním povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu a vedle první silně dotované oblasti 2 s vodivostí druhého typu je vytvořena první silně dotovaná oblast 3 s vodivostí prvního typu, jejíž horní povrch je pokryt kovovou vrstvou tvořící třetí katodovou svorku 112K.
Čtvrtá dioda 113 představující vertikální prvek zahrnuje první silně dotovanou oblast 3 s vodivostí prvního typu tvořící katodu této diody a pokrytou kovovou vrstvou tvořící čtvrtou katodovou svorku 113K, část slabě dotované polovodičové desky 1 s vodivostí prvního typu a druhou silně dotovanou oblast 5 s vodivostí druhého typu. Kovová vrstva tvořící čtvrtou anodovou svorku 113A pokrývá vrchní povrch první laterální izolační stěny 6 s vodivostí druhého typu, která odděluje čtvrtou diodu 113 od zbytku slabě dotované polovodičové desky 1 s vodivostí prvního typu.
Pátá dioda 114 představuje laterální prvek vytvořený rovněž v izolované sekci. Pátá dioda 114 zahrnuje první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící pátou katodovou svorku 114K a vytvořenou v prvním příkopě 10 s vodivostí druhého typu vytvořeném difúzí v slabě dotované polovodičové desce 1 s vodivostí prvního typu a pokrytém kovovou vrstvou tvořící pátou anodovou svorku 14A. Poněvadž pátá dioda 114 působí jako laterální prvek, tato dioda netvoří výkonový prvek, nicméně může tvořit součást logického obvodu spojeného s jedním nebo více výkonovými prvky ve stejném integrovaném obvodě. Podle vynálezu je možné takový logický obvod výhodně uspořádat uvnitř izolované sekce a tudíž integrovat logické prvky do výkonových struktur obsahujících čtyřvrstvé součástky bez toho, že by došlo k výskytu falešných tyristorů.
Je třeba zdůraznit, že integrace čtyřvrstvých prvků (např. tyristorů) obvykle způsobuje provozní problémy prvků integrovaných do stejného integrovaného obvodu. Skrze příčné vazby totiž integrovaná dioda nebo tyristor tvoří s ostatními vrstvami struktury falešný tyristor. Sepnutím tohoto falešného tyristorů může být tato struktura zkratována. Naproti tomu, vynález zamezuje vzniku uvedených falešných tyristorů laterálními izolačními stěnami a dielektrickými izolačními vrstvami, a tudíž umožňuje spolehlivou integraci tyristorových prvků a ostatních logických nebo výkonových prvků do stejného integrovaného obvodu.
Obr. 2a a 2b zobrazují různé tyristorové struktury, na které je možné aplikovat vynález.
První tyristor 120 a druhý tyristor 121 představují obvyklé tyristory, jejichž anoda resp. katoda je připojena ke společné kovové vrstvě M.
-7 CZ 290986 B6
První tyristor 120 obsahuje první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící Šestou katodovou svorku 120K, první příkop 10 s vodivostí druhého typu částečně pokrytý kovovou vrstvou tvořící první hradlovou svorku 120G, část slabě dotované polovodičové desky 1 s vodivostí prvního typu a druhou silně dotovanou oblast 5 s vodivostí druhého typu pokrytou kovovou vrstvou M tvořící šestou anodovou svorku 120A.
Struktura obvyklého druhého tyristorů 121 je popsána v dokumentu US 5 365 086, a proto zde nebude podrobně uvedena. Tento tyristor je zde uveden jako důkaz toho, že pomocí vynálezu lze ve výkonovém obvodě v podstatě vytvořit libovolný známý prvek.
Jak je to zřejmé z obr. 2a, první tyristor 120 a druhý tyristor 121 jsou obklopeny izolačními stěnami, které zde však neplní izolační funkci, nýbrž jsou obvyklým způsobem použity k vytvoření příkopového tyristorů pro vysoké napětí.
Třetí tyristor 122 a čtvrtý tyristor 123 tvoří autonomní prvky uspořádané v izolovaných sekcích podle vynálezu.
Třetí tyristor 122 tvoří vertikální prvek a zahrnuje první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící sedmou katodovou svorku 122K. a xytvořenou v prvním příkopě 10 s vodivostí druhého typu, část slabě dotované polovodičové desky 1 s vodivostí prvního typu, druhou silně dotovanou oblast 5 s vodivostí druhého typu a první laterální izolační stěnu 6, jejíž vrchní povrch je pokryt kovovou vrstvou tvořící sedmou anodovou svorku 122A.
Čtvrtý tyristor 123 tvoří laterální prvek, který může být součástí např. logického obvodu. Čtvrtý tyristor 123 zahrnuje první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící osmou katodovou svorku 123K. a vytvořenou v prvním příkopě 10 s vodivostí druhého typu částečně pokrytém kovovou vrstvou tvořící třetí hradlovou svorku 123G a vytvořeném v slabě dotované polovodičové desce 1 s vodivostí prvního typu. V slabě dotované polovodičové desce 1 s vodivostí prvního typu je dále vytvořena první silně dotovaná oblast 2 s vodivostí druhého typu pokrytá kovovou vrstvou tvořící osmou anodovou svorku 123 A. Jak to bylo výše uvedeno, výhoda uspořádání tohoto laterálního tyristorů v izolované sekci spočívá v tom, že tento tyristor netvoří s ostatními prvky dané struktury falešné prvky.
Obr. 3a zobrazuje obvyklý první tranzistor 130 typu NPN, druhý tranzistor 131 typu NPN podle vynálezu a třetí tranzistor 132 typu NPN podle vynálezu.
První tranzistor 130 typu NPN tvoří obvyklý vertikální tranzistor, který zahrnuje první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící první emitorovou svorku 130E a vytvořenou v prvním příkopě 10 s vodivostí druhého typu částečně pokrytém kovovou vrstvou tvořící první svorku 130B báze a vytvořeném v slabě dotované polovodičové desce 1 s vodivostí prvního typu. V slabě dotované polovodičové desce 1 s vodivostí prvního typu je dále vytvořena druhá silně dotovaná oblast 4 s vodivostí prvního typu, která je pokryta kovovou vrstvou M tvořící první kolektorovou svorku 130C.
Druhý tranzistor 130 a třetí tranzistor 131 typu NPN jsou uspořádány v izolovaných sekcích podle vynálezu.
Druhý tranzistor 131 typu NPN je podobný prvnímu tranzistoru 130 typu NPN s tím, rozdílem, že v slabě dotované polovodičové desce 1 s vodivostí prvního typuje vytvořena další první silně dotovaná oblast 3 s vodivostí prvního typu, která je protilehlá k části druhé silně dotované oblasti 4 s vodivostí prvního typu. Tato dodatečná oblast je pokryta kovovou vrstvou tvořící druhou kolektorovou svorku 131C.
-8CZ 290986 B6
Třetí tranzistor 132 typu NPN tvoří laterální prvek a zahrnuje první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící třetí emitorovou svorku 132E a další první silně dotovanou oblast 3 s vodivostí prvního typu pokrytou kovovou vrstvou tvořící třetí kolektorovou svorku 132C, přičemž obě první dotované oblasti 3 s vodivostí prvního typu jsou vytvořeny v prvním příkopě 10 s vodivostí druhého typu částečně pokrytém kovovou vrstvou tvořící třetí svorku 132B báze a vytvořeném v slabě dotované polovodičové desce 1 s vodivostí prvního typu. Třetí tranzistor 132 může tvořit prvek logického obvodu spojeného s jedním nebo více výkonovými prvky.
Obr. 4a zobrazuje první obvyklý tranzistor 140 typu PNP, druhý tranzistor 141 typu PNP podle vynálezu a třetí tranzistor 142 typu PNP podle vynálezu.
První tranzistor 140 typu PNP má obvyklou strukturu, která obsahuje první silně dotovanou oblast 2 s vodivostí druhého typu pokrytou kovovou vrstvou tvořící čtvrtou emitorovou svorku 140E, první silně dotovanou oblast 3 s vodivostí prvního typu vytvořenou vedle první silně dotované oblasti 2 a pokrytou kovovou vrstvou tvořící Čtvrtou svorku 140B báze, a druhou silně dotovanou oblast 5 s vodivostí druhého typu jsoucí v kontaktu s izolačními stěnami a pokrytou kovovou vrstvou M tvořící čtvrtou kolektorovou svorku 140C.
Druhý tranzistor 141 typu PNP podle vynálezu je vytvořen v izolované sekci. Struktura tohoto tranzistoru je v podstatě shodná se strukturou prvního tranzistoru 140 typu NPN s výjimkou toho, že pátá kolektorová svorka 141C je tvořena kovovou vrstvou pokrývající vrchní povrch první laterální izolační stěny 6 s vodivostí druhého typu.
Třetí tranzistor 142 typu PNP podle vynálezu je rovněž vytvořen v izolované části a tvoří laterální tranzistor typu PNP komplementární k laterálnímu třetímu tranzistoru 132.
Prvky zobrazené obr. 1 až 4 tvoří prvky z množiny výkonových nebo logických prvků, které mohou být uspořádány vedle sebe v jedné polovodičové desce.
Je-li to žádoucí, v polovodičové desce mohou být vytvořeny jak výkonové prvky se společnou elektrodou, tak i výkonové prvky uspořádané v jedné nebo více izolovaných sekcích se vzájemně odlišnými elektrodami.
Je samozřejmé, že prvky zobrazené na obr. 1 až 4 představují pouze příklady základních prvků vytvořených podle vynálezu. V monolitických integrovaných výkonových strukturách podle vynálezu může být vytvořen libovolný obvyklý výkonový prvek. Pro odborníka je zřejmé, že např. struktuiy tyrystorů zobrazené na obr. 2 lze jednoduchým způsobem transformovat do struktur triaku nebo tyto tyristory použít ve formě tyristorů s řízenou anodou nebo katodou.
Za účelem uvedení popisu příkladů provedení vynálezu ve stručné formě, nejsou v tomto popise uvedeny všechny alternativy struktur zobrazených na obr. 1 až 4. Tak např. pro odborníka je zřejmé, střední oblast prvků zobrazených na obr. 2a vytvořená ze slabě dotované polovodičové desky 1 s vodivostí prvního typu není plně využita. Ve skutečnosti může být pokryta kovovou vrstvou tvořící anodové hradlo. Výrobní způsob dotyčné monolitické sestavy se nestane složitějším, poněvadž uvedená střední oblast je vždy přístupná z vrchního povrchu. Tímto způsobem může být každý tyristor řízen skrze anodové hradlo (není zobrazeno) nebo případně skrze katodové hradlo (není zobrazeno).
Dále pro odborníka je dále zřejmé, že popis uvedených prvků je za účelem snadného pochopení vynálezu do jisté míry zjednodušen. Tak např., uvedené obrázky nezobrazují strukturu, ve které jsou výhodně různé prvky umístěny do jednoho stejného příkopu (s izolací nebo bez izolace spodního povrchu). Tímto způsobem může být např. druhá dioda 111 uspořádána společně s druhým tyristorem 121.
-9CZ 290986 B6
V rámci vynálezu k integrovanému obvodu mohou být výše uvedeným způsobem připojeny pasivní rezistory a kondenzátory.
Kromě toho kovová vrstva M, která je v kontaktu s chladičem, nemusí být spojena s vnější svorkou, nýbrž může pouze tvořit vnitřní spojení základních prvků výkonových integrovaných obvodů.
Jako další příklad aplikace vynálezu je uvede tranzistor typu IGBT vytvořený podle vynálezu ve formě autonomního prvku v izolované sekci polovodičové desky. Jak je to zřejmé z obr. 5, tento tranzistor má obvyklou strukturu, která zahrnuje první silně dotovanou oblast 2 s vodivostí druhého typu, ve které jsou vytvořeny dvě první silně dotované oblasti 3 s vodivostí prvního typu tak, že mezi každou první silně dotovanou oblastí 3 s vodivostí prvního typu a slabě dotovanou polovodičovou deskou 1 s vodivostí prvního typu je vymezen kanálek s vodivostí druhého typu. Vrchní povrch každého kanálku je pokryt kovovou vrstvou tvořící třetí hradlovou svorku G. První silně dotovaná oblast 2 s vodivostí druhého typu a obě první silně dotované oblasti 3 s vodivostí prvního typu jsou pokryty kovovou vrstvou tvořící sedmou kolektorovou svorku C. Uvedený tranzistor dále obsahuje druhou silně dotovanou oblast 5 s vodivostí prvního typu. V obvyklé struktuře druhá silně dotovaná oblast 5 s vodivostí druhého typu je pokryta kovovou vrstvou M tvořící emitorovou svorku. Ve struktuře podle vynálezu za účelem izolování uvedeného tranzistoru od ostatních prvků je mezi druhou silně dotovanou oblastí 5 s vodivostí druhého typu a kovovou vrstvou M uspořádán první dielektrická vrstva 7 a tranzistor je obklopen první laterální izolační stěnou 6 druhého typu. Vrchní povrch této první laterální izolační stěny 6 druhého typuje pokryt kovovými vrstvami nořícími sedmé emitorové svorky E.
Kromě toho, podle vynálezu je možné v jednom výkonovém integrovaném obvodě sloučit prvky typu MOS a bipolámí prvky.
Obr. 6 až 9 schématicky zobrazují různé způsoby vytvoření monolitických struktur podle vynálezu.
Jak je to zřejmé z obr. 6, obvyklé vertikální prvky mohou být vytvořeny přímo v slabě dotované polovodičové desce 1 s vodivostí prvního typu, jejíž spodní povrch je pokryt kovovou vrstvou M, která tvoří společnou elektrodovou svorku pro jednotlivé vertikální prvky.
Jak je to zřejmé z obr. 7, první skupina autonomních prvků může být vytvořena v izolované sekci, přičemž prvky z této skupiny při spodním povrchu zahrnují druhou silně dotovanou oblast 4 s vodivostí prvního typu, která je od kovové vrstvy M oddělena první dielektrickou izolační vrstvou 7. Kontakt s druhou silně dotovanou oblastí 4 s vodivostí prvního stupně je zajištěn skrze první silně dotovanou oblast 3 s vodivostí prvního typu vytvořenou při horním povrchu slabě dotované polovodičové desky s vodivostí prvního typu a protilehlou k alespoň části silně dotované oblasti 4 s vodivostí prvního stupně. V důsledku větší tloušťky části slabě dotované polovodičové desky 1 s vodivostí prvního stupně nacházející se mezi první silně dotovanou oblastí 3 s vodivostí prvního stupně a druhou silně dotovanou oblastí 4 s vodivostí prvního stupně tato část vykazuje větší elektrický odpor, takže výše uvedená struktura je spíše vhodná pro prvky dimenzované na vysoké napětí, avšak nikoliv pro vysoký proud.
Jak je to zřejmé z obr. 8a, rovněž druhá skupina autonomních prvků může být vytvořena v izolované sekci. Prvky z této druhé skupiny zahrnují při spodním povrchu druhou silně dotovanou oblast 5 s vodivostí druhého typu. Kontakt s druhou silně dotovanou oblastí 5 s vodivostí druhého typu je v tomto případě proveden skrze první laterální izolační stěnu 6 s vodivostí druhého typu. Poněvadž první laterální izolační stěna 6 může být relativně silně dotována, prvky z uvedené druhé skupiny mohou být použity ve formě prvku na vysoké napětí.
- 10CZ 290986 B6
Obr. 8b zobrazuje strukturu, která tvoří alternativu ke struktuře zobrazené na obr. 8a. Tato alternativní struktura zahrnuje při spodním povrchu druhou silně dotovanou oblast 5 s vodivostí druhého stupně s relativně velkou tloušťkou odpovídající polovině tloušťky slabě dotované polovodičové desky 1 s vodivostí prvního stupně. Kromě toho druhá silně dotovaná 5 oblast s vodivostí druhého stupně je spojena s první laterální izolační stěnou 6 vytvořenou z horního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu.
Jak je to zřejmé z obr. 9, prvky ze třetí skupiny autonomních prvků mohou být rovněž vytvořeny v izolované sekci. Prvky z této skupiny zahrnují při horním povrchu první příkop 10 s vodivostí druhého typu, ve kterém mohou být vytvořeny prvky logických obvodů.
Jako příklad monolitické sestavy podle vynálezu je v následující části popisu uveden diodový můstek obr. 10a. Tento diodový můstek zahrnuje první můstkovou diodu Dl, druhou můstkovou diodu D2, třetí můstkovou diodu D3 a čtvrtou můstkovou diodu D4. Společný uzel spojující katody první můstkové diody Dl a třetí můstkové diody D3 tvoří kladnou stejnosměrnou napájecí svorku T+ můstku, zatímco společný uzel spojující anody druhé můstkové diody D2 a čtvrté můstkové diody D4 tvoří zápornou stejnosměrnou napájecí svorku Τ' můstku. Společný uzel spojující anodu první můstkové diody Dl s katodou druhé můstkové diody D2 tvoří první střídavou napájecí svorku Tl, zatímco společný uzel spojující anodu třetí můstkové diody D3 s katodou čtvrté můstkové diody D4 tvoří druhou střídavou napájecí svorku T2 můstku.
Obr. 10c zobrazuje půdorysný pohled na monolitickou strukturu diodového můstku zobrazeného na obr. 10a. Obr. 10b zobrazuje příčný řez monolitickou strukturou vedený podél linie B-B vyznačené na obr. 10c.
Jak je to zřejmé z obr. 10b a 10c, první můstková dioda Dl a třetí můstková dioda D3 jsou tvořeny obvyklými vertikálními diodami. Anodu první můstkové diody Dl a třetí můstkové diody D3 tvoří desátá oblast 68 s vodivostí druhého typu resp. jedenáctá oblast 69 s vodivostí druhého typu vytvořená při horním povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu, zatímco katodu první můstkové diody Dl a třetí můstkové diody D3 tvoří čtrnáctá oblast 71 s vodivostí prvního typu vytvořená při spodním povrch slabě dotované polovodičové desky 1 s vodivostí prvního typu a pokrytá kovovou vrstvou M tvořící kladnou stejnosměrnou svorku T+. Druhá můstková dioda D2 a čtvrtá můstková dioda D4 jsou uspořádány v izolovaných sekcí, která je od zbývající částí slabě dotované polovodičové desky 1 s vodivostí prvního typu oddělena druhou laterální izolační stěnou 67 s vodivostí druhého typu vytvořenou hlubokou difúzí vedenou s vrchního a spodního povrchu slabě dotované polovodičové desky 1. s vodivostí prvního typu. Spodní povrch této izolované sekce je izolován první dielektrickou vrstvou 7 tvořenou, např. vrstvou oxidu křemíku. Katoda druhé můstkové diody D2 a čtvrté můstkové diody D4 je tvořena dvanáctou oblastí 65 s vodivostí prvního typu resp. třináctou oblastí 66 s vodivostí prvního typu vytvořenou při vrchním povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu, zatímco anoda druhé můstkové diody D2 a čtvrté můstkové diody D4 je tvořena dvanáctou oblastí 70 s vodivostí druhého typu vytvořenou při spodním povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu. Kontakt s dvanáctou oblastí 70 s vodivostí druhého typu je proveden skrze kovovou vrstvu tvořící zápornou stejnosměrnou svorku T a pokrývají část vrchního povrchu druhé laterální izolační stěny 67 s vodivostí druhého typu. Vrchní povrch desáté oblasti 68 s vodivostí druhého typu a dvanácté oblasti 65 s vodivostí prvního typu je pokryt kovovou vrstvou tvořící první střídavou napájecí svorku Tl, zatímco vrchní povrch jedenácté oblasti 69 s vodivostí druhého typu a třinácté oblasti 66 s vodivostí prvního typu jsou pokryty kovovou vrstvou tvořící druhou střídavou napájecí svorku T2.
Kovové vrstvy tvořící první střídavou napájecí svorku Tl, druhou střídavou napájecí svorku T2 a zápornou stejnosměrnou napájecí svorku Τ’jsou na obr. 10c vyznačeny přerušovanou linií.
-11 CZ 290986 B6
Obrázek 1 la zobrazuje usměrňovači můstek se čtyřmi můstkovými diodami, zahrnujícími první můstkovou diodu Dl, druhou můstkovou diodu D2, třetí můstkovou diodu D3 a čtvrtou můstkovou diodu D4, a zapojenými stejně jako diody zobrazené na obr. 10a.
Za účelem zajištění ochrany můstkových diod a zejména prvků, které mohou být připojeny ke kladné stejnosměrné napájecí svorce T+ a záporné stejnosměrné napájecí svorce Τ', se obvykle používá dvoucestný ochranný prvek, jakým může být např. dvojitá Shockleyho dioda (dynistor) zapojená mezi první střídavou napájecí svorku TI a druhou střídavou napájecí svorku T2. Tento ochranný prvek zajišťuje, např. ochranu proti blesku, který může udeřit do telefonního vedení, ío nebo proti předpětí, způsobenému spojení telefonního vedení a síťového vedení.
Použitím dvojité Shockleyho diody působící jako ochranný prvek se dosáhne správné funkce elektrického obvodu znázorněného na obr. 1 la, avšak vytvoření tohoto obvodu vyžaduje spojení několika diskrétních komponent, a to zejména spojení Shockleyho diody a usměrňovacího 15 můstku. Usměrňovači můstek je tak vyráběn ve formě dvou křemíkových prvků, z nichž každý tvoří jednu větev můstku, přičemž oba tyto prvky jsou zapouzdřeny do jednoho společného pouzdra.
V následující části je uveden popis příkladu provedení výše uvedeného usměrňovacího můstku 20 s ochranou před přepětím nebo nadproudy ve formě monolitické sestavy podle vynálezu.
Usměrňovači můstek ve formě monolitické sestavy podle vynálezu vychází z elektrického obvodu zobrazeného na obr. 1 la. Tento elektrický obvod byl upraven tak, aby mohl být vyroben v monolitické formě. Tyto upravené elektrické obvody jsou zobrazeny na obr. 1 lb a 1 lc.
V upraveném elektrickém obvodě, zobrazeném na obr. 11b, je dvojitá Shockleyho dioda S nahrazena dvojicí Shockleyho diod, které jsou mezi první střídavou napájecí svorkou TI a druhou střídavou napájecí svorkou T2 zapojeny do série jedna proti druhé tak, že společný uzlový bod spojující jejich anody je spojen se společným uzlovým bodem spojujícím katody první můstkové diody Dl a třetí můstkové diody D3. V zobrazeném provedení je tato dvojice zahrnuje první můstkovou Shockleyho diodu SI a třetí můstkovou Shockleyho diodu S3.
V upravené elektrickém obvodě, zobrazeném na obr. 11c, je dvojitá Shockleyho dioda S, nahrazena dvojicí Shockleyho diod, které jsou mezi první střídavou napájecí svorkou TI a druhou střídavou napájecí svorkou T2 zapojeny do série jedna proti druhé tak, že společný uzlový bod spojující jejich katody je spojen se společným uzlovým bodem spojujícím anody druhé můstkové diody D2 a čtvrté můstkové diody D4.
V upravených elektrických obvodech, zobrazených na obr. 1 lb a 11c. první můstková dioda Dl musí být uspořádána blízko první můstkové Shockleyho diodě SI a třetí můstková dioda D3 musí být uspořádána blízko třetí můstkové Shockleyho diodě S3 resp. druhá můstková dioda D2 musí být uspořádána blízko druhé můstkové Shockleyho diod S2 a čtvrtá můstková dioda D4 musí být uspořádána v blízkosti čtvrté Shockleyho diodě S4, poněvadž v monolitické sestavě podle vynálezu, jak je to uvedeno dále, jsou výše uvedené diody specificky propojeny společnými 45 svorkami.
Monolitická sestava, zobrazená na obr. 12a a 12b a realizující upravený elektrický obvod, zobrazený na obr. 1 lb, je vyrobena ze slabě dotovaného polovodičové desky 1 s vodivostí typu N. Jak je to zřejmé z obr. 12a a 12b, první můstková dioda Dl je zapojena antiparalelně s první 50 můstkovou Shockleyho diodou SI a rovněž i třetí můstková dioda D3 je zapojena antiparalelně s třetí můstkovou Shockleyho diodou S3, přičemž tyto komponenty jsou uspořádány v levé části zobrazené monolitické sestavy.
-12CZ 290986 B6
Je nutné upozornit na to, že v příkladu provedení monolitické sestavy, zobrazeném na obr. 12a a 12b, se druhého typu se rozumí vodivost typu P. V levé části monolitické sestavy je uspořádán první příkop 10 s vodivostí druhého typu a druhý příkop 11 s vodivostí druhého typu s tím, že oba tyto příkopy jsou přilehlé k vrchnímu povrchu slabě dotovaná polovodičový desky 1. V jedné polovině prvního příkopu 10 s vodivostí druhého typu je vytvořena první oblast 12. s vodivostí prvního typu, která je přilehlá k vrchnímu povrchu prvního příkopu 10 s vodivostí druhého typu a tvoří katodu první můstkové Shockleyho diody SL Rovněž i v jedné polovině druhého příkopu 11 s vodivostí druhého typu je vytvořena druhá oblast 13 s vodivostí prvního typu, která je přilehlá k vrchnímu povrchu druhého příkopu 11 s vodivostí druhého typu a tvoří katodu třetí můstkové Shockleyho diody S3. První oblast 12 s vodivostí prvního typu a druhá oblast 13 s vodivostí druhého typu jsou konvenčním způsobem na předem stanovených místech přerušeny tak, že části materiálu prvního příkopu 10 s vodivostí druhého typu resp. druhého příkopu 11 s vodivostí druhého typu probíhají směrem nahoru skrze průchody vytvořené v první oblasti 12 s vodivostí prvního typu resp. druhé oblasti 13 s vodivostí prvního typu a tvoří tzv. emitorové zkraty. Ve spodní části slabě dotované polovodičové desky 1 s vodivostí prvního typu jak pod první oblastí 12 s vodivostí prvního typu, tak i pod druhou oblastí 13 s vodivostí druhého typuje vytvořena oblast s vodivostí druhého typu. Z obr. 12a je zřejmá pouze první oblast 14 s vodivostí druhého typu, která je uspořádána pod první oblastí 12 s vodivostí prvního typu, je přilehlá ke spodnímu povrchu polovodičové desky 1 s vodivostí prvního typu a tvoří anodu první můstkové Shockleyho diody SL Po druhými polovinami prvního příkopu 10 s vodivostí druhého typu a druhého příkopu 11 s vodivostí druhého typu, které nezahrnují první oblast 12 s vodivostí prvního typu resp. druhou oblast 13 s vodivostí prvního typu, jsou vytvořeny ze spodního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu silně dotované oblasti s vodivostí prvního typu. Z obr. 12a je zřejmá pouze třetí oblast 16 s vodivostí prvního typu, která je uspořádána pod polovinou prvního příkopu 10 s vodivostí druhého typu, která nezahrnuje první oblast 12 s vodivostí prvního typu, je přilehlá ke spodnímu povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu a tvoří katodu první můstkové diody Dl. Na rozhraní mezi prvním příkopem 10 s vodivostí druhého typu a slabě dotovanou polovodičovou deskou 1 s vodivostí prvního typu a mezi druhým příkopem 11 s vodivostí druhého typu a slabě dotovanou polovodičovou deskou 1 s vodivostí prvního typu a pod první oblastí 12 s vodivostí prvního typu resp. pod druhou oblastí 13 s vodivostí prvního typu jsou vytvořeny silně dotované oblasti s vodivostí prvního typu, které určují průrazné napětí příslušných Shockleyho diod. Z obr. 12a je zřejmá pouze patnáctá oblast 17 s vodivostí prvního typu, která je vytvořena na rozhraní prvního příkopu 10 s vodivostí prvního typu a slabě dotované polovodičové desky 1 s vodivostí prvního typu a pod první oblastí 12 s vodivostí prvního typu, a určuje průrazné napětí první můstkové Shockleyho diody Sl.
Jak je to zřejmé z obr. 12a a 12b, v pravé části monolitické sestavy je vytvořena druhá můstková dioda D2 a čtvrtá můstková dioda D4. Tyto diody jsou uspořádány v izolovaných sekcích. V monolitické sestavě, zobrazené na obr. 12a a 12b, jsou tyto izolované sekce vytvořeny hlubokou difúzí druhého typu, vedenou z vrchního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu směrem dolů, a hlubokou difúzí druhého typu, vedenou ze spodního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu směrem nahoru. Těmito difúzemi druhého typu jsou vytvořeny třetí laterální izolační stěny 18 s vodivostí druhého typu a druhá oblast s vodivostí druhého typu 20, které vymezují uvnitř slabě dotované polovodičové desky 1 s vodivostí prvního typu první příkop 22 s vodivostí prvního typu, uvnitř kterého je vytvořena čtvrtá oblast 24 s vodivostí prvního typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu, a druhý příkop 23 s vodivostí prvního typu, uvnitř kterého je vytvořena pátá oblast 25 s vodivostí prvního typu, která je rovněž přilehlá k vrchnímu povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu. Rozhraní mezi prvním příkopem 22 s vodivostí prvního typu a druhou oblastí 20 s vodivostí druhého typu odpovídá přechodu druhé můstkové diody D2, a rozhraní mezi druhým příkopem 23 s vodivostí prvního typu a druhou oblastí 20 s vodivostí druhého typu odpovídá přechodu čtvrté můstkové diody D4.
- 13 CZ 290986 B6
Spodní povrch druhé oblasti 20 s vodivostí druhého typu je pokryt druhou dielektrickou izolační vrstvou 26 tvořenou obvykle vrstvou oxidu křemíku. Stejně tak, vrchní povrch monolitické sestavy je pokryt třetí dielektrickou izolační vrstvou 27, která je přerušena, např. odleptáním, v místech, kde je žádoucí vytvořit kontakt mezi komponentami monolitické sestavy a napájecími svorkami.
Spodní povrch monolitické sestavy je metalizací rovnoměrně pokryt třetí kovovou vrstvou, tvořící kladnou stejnosměrnou napájecí svorku T+ upraveného elektrického obvodu, zobrazeného na obr. 11b. Rovněž vrchní povrch monolitické sestavy v místech, kde je žádoucí kontakt s komponentami monolitické sestavy, je pokryt metalizací kovovou vrstvou. Plochy kovových vrstev na vrchním povrchu monolitické sestavy jsou znázorněny na obr. 12b přerušovanými liniemi. První kovová vrstva tvořící první střídavou napájecí svorku TI spojuje vrchní povrch prvního příkopu 10 s vodivostí druhého typu s vrchním povrchem čtvrté oblasti 24 s vodivostí prvního typu. Druhá kovová vrstva tvořící druhou střídavou napájecí svorku T2 spojuje vrchní povrch druhého příkopu 11 s vodivostí druhého typu s vrchním povrchem páté oblasti 25 s vodivostí prvního typu. Čtvrtá kovová vrstva tvořící zápornou stejnosměrnou svorku Τ' pokrývá vrchní povrch třetí laterální izolační stěny s vodivostí druhého typu.
K vytvoření monolitické sestavy, odpovídající elektrickému obvodu, zobrazenému na obr. 11c, z monolitické sestavy, zobrazené na obr. 12a a 12b, by bylo nutné převrátit vodivosti všech vrstev monolitické sestavy, zobrazené na obr. 12a a 12b. Z výrobních důvodu je často výhodnější vyrobit monolitickou součástku, odpovídající elektrickému obvodu, zobrazenému na obr. 1 lc, na bázi slabě dotované polovodičové desky s vodivostí typu N.
Obr. 13a a 13b zobrazují řez monolitickou sestavou podle vynálezu, odpovídající elektrickému obvodu, zobrazenému na obr. 11c, resp. půdorysný pohled na tuto monolitickou sestavu. Monolitická sestava je vytvořena ve slabě dotované polovodičové desce 1 s vodivostí prvního typu. V pravé části zobrazené monolitické sestavy je uspořádána první můstková Shockleyho dioda Sl, druhá můstková dioda D2. čtvrtá můstková Shockleyho dioda S4 a čtvrtá můstková dioda D4, zatímco v levé části zobrazené monolitické sestavy je uspořádána první můstková dioda Dl a třetí můstková dioda D3. Je nutné upozornit na to, že v příkladu provedení monolitické sestavy, zobrazeném na obr. 13a a 13b, se vodivostí prvního typu rozumí vodivost typu N a vodivostí druhého typu se rozumí vodivost typu P.
Celá monolitická sestava je obklopena čtvrtou laterální izolační stěnou 30 s vodivostí druhého typu vytvořenou hloubkovou difúzí druhého typu vedenou z vrchního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu a hloubkovou difúzí druhého typu vedenou ze spodního povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu. Stejným způsobem je vytvořena rovněž i šestá laterální izolační stěna 31 s vodivostí druhého typu, která rozděluje slabě dotovanou polovodičovou desku 1 na dvě části, a pátá laterální izolační stěna 32, která odděluje oblast, ve které je uspořádána druhá můstková dioda D2 a druhá můstková Shockleyho dioda S2, od oblasti, ve které je uspořádána čtvrtá můstková dioda D4 a čtvrtá můstková Shockleyho dioda S4.
Jak je to zřetelné z obr. 13a, druhá můstková Shockleyho dioda S2 je vytvořena z třetí oblasti 40 s vodivostí druhého typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky 1 s vodivostí typu N, části slabě dotované polovodičové desky 1 s vodivostí prvního typu a páté oblasti 42 s vodivostí druhého typu, která je přilehlá ke spodnímu povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu a ve které je vytvořena šestá oblast 44 s vodivostí prvního typu, která je stejně, jako je první oblast 12 s vodivostí prvního typu, zobrazená na obr. 12a, v předem stanoveným místech přerušena k vytvoření emitorových zkratů. Na rozhraní mezi částí slabě dotované oblasti 1 s vodivostí prvního typu a páté oblasti 42 s vodivostí druhého
- 14CZ 290986 B6 typu je vytvořena šestnáctá oblast 46 s vodivostí prvního typu pro nastavení spouštěcí hodnoty druhé můstkové Shockleyho diody D2.
Druhá můstková dioda D2 zahrnuje osmou oblast 50 s vodivostí prvního typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu, je uspořádána vedle třetí oblasti 40 s vodivostí druhého typu a tvoří katodu druhé můstkové diody D2; část slabě dotované polovodičové desky 1 s vodivostí prvního typu a pátou oblast 42 s vodivostí druhého typu, která tvoří anodu druhé můstkové diody D2.
Struktura čtvrté můstkové Shockleyho diody S4 a čtvrté můstkové diody D4 je identická se strukturou druhé můstkové Shockleyho diody S4 resp. druhé můstkové diody D2. Z obr. 13b je zřejmá pouze čtvrtá oblast 41 s vodivostí druhého typu, která tvoří katodu čtvrté můstkové Shockleyho diody S4 a devátá oblast 51 s vodivostí prvního typu, která tvoří anodu čtvrté můstkové diody D4.
První můstková dioda Dl a druhá můstková dioda D3 jsou uspořádány v levé sekci monolitické sestavy, která je izolována čtvrtou laterální izolační stěnou 30 s vodivostí druhého typu a šestou laterální izolační stěnou s vodivostí druhého typu. V oblasti přilehlé k vrchnímu povrchu slabě dotované polovodičové desky 1 s vodivostí prvního typu je uspořádána šestá oblast 52 svodivostí druhého typu, která tvoří anodu první můstkové diody Dl, sedmá oblast 53 s vodivostí druhého typu, která tvoří anodu třetí můstkové diody D3, a sedmá oblast 54 s vodivostí prvního typu, která tvoří společnou katodu pro první můstkovou diodu Dl a třetí můstkovou diodu D3. Spodní povrch uvedených oblastí je izolován čtvrtou laterální izolační stěnou 30 a šestou laterální izolační stěnou 31, jejichž spodní povrchy jsou pokryty čtvrtou dielektrickou izolační vrstvou 55.
Spodní povrch monolitické sestavy je metalizací pokryt čtvrtou kovovou vrstvou, která tvoří zápornou stejnosměrnou napájecí svorku Τ' elektrického obvodu zobrazeného na obr. 11c. Vrchní povrch sedmé oblasti 54 s vodivostí prvního typu je metalizací pokryt třetí kovovou vrstvou, která tvoří kladnou stejnosměrnou napájecí svorku T+. Vrchní povrch šesté oblasti 52 s vodivostí druhého typu, osmé oblasti 50 s vodivostí prvního typu a třetí oblasti 40 s vodivostí druhého typu je metalizací pokryt první kovovou vrstvou, která tvoří první střídavou napájecí svorku TI, zatímco vrchní povrch sedmé oblasti 53 s vodivostí druhého typu, deváté oblasti 51 s vodivostí prvního typu a čtvrté oblasti 41 s vodivostí druhého typu je metalizací pokryt druhou kovovou vrstvou, která tvoří druhou střídavou napájecí svorku T2.
Uvedené příklady monolitické sestavy, zobrazené na obr. 12b a 13B, jsou pouze příkladná provedení a odborníkovi v daném oboru jsou zřejmá rovněž i další provedení monolitické sestavy s jinými uspořádáními aktivních oblastí.
Podle dalšího hlediska vynález poskytuje monolitickou sestavu tvořící usměrňovači můstek chráněný proti napěťovému a proudovému přetížení.
Obr. 14a zobrazuje elektrický obvod výše uvedeného usměrňovacího můstku. Můstkové Shockleyho diody odpovídají tyristorům s řídicími hradly, připojenými k záporné stejnosměrné napájecí svorce ΤΓ a spojenými skrze hradlový odpor R jednak se společným uzlovým bodem katod těchto tyristorů a jednak se společným uzlovým bodem anod druhé můstkové diody D2 a čtvrté můstkové diody D4. Druhá Shockleyho dioda S2 a čtvrtá Shockleyho dioda mohou tudíž působit buď jako Shockleyho diody, nebo jako tyristory, když proud protékající hradlovým odporem R, tj. proud protékající usměrňovacím můstkem překročí předem stanovenou mez.
Obr. 14b zobrazuje řez monolitickou sestavou vycházející z monolitické sestavy zobrazené na obr. 13a a 13b a tvořící elektrický obvod zobrazený na obr. 14a. Část monolitické sestavy zobrazené na obr. 14b a 14c na levé straně od linie a-aje identická s monolitickou sestavou
- 15CZ 290986 B6 zobrazenou na obr. 13a a 13b s výjimkou toho, že kovová vrstva pokrývající spodní povrch monolitické sestavy netvoří zápornou stejnosměrnou svorku Τ'. Vzhledem ktéto skutečnosti popis levé části monolitické sestavy zobrazené na obr. 14b a 14c není dále uveden.
V pravé části monolitické sestavy zobrazené na obr. 14b a 14c je pátá oblast 42 s vodivostí druhého typu laterálně prodloužena společně s kovovou vrstvou pokrývající spodní povrch této oblasti. V horní pravé části monolitické sestavy je dodatečně vytvořena osmá oblast 60 s vodivostí druhého typu a devátá oblast 61 s vodivostí druhého typu, které laterálně vybíhají směrem ke čtvrté laterální izolační stěně 30 s vodivostí druhého typu. Uvnitř osmé oblasti 60 s vodivostí druhého typu a deváté oblasti 61 s vodivostí druhého typu je vytvořena desátá oblast 62 s vodivostí prvního typu resp. jedenáctá oblast 63 s vodivostí prvního typu.
Pátá kovová vrstva, tvořící zápornou stejnosměrnou napájecí svorku Τζ spojuje části osmé oblasti 60 s vodivostí druhého typu a deváté oblasti 61 s vodivostí druhého typu, které jsou odlehlé od čtvrté laterální izolační stěny 30 s vodivostí druhého typu, přičemž desátá oblast 62 s vodivostí prvního typu a jedenáctá oblast 63 s vodivostí prvního typu jsou uspořádány mezi pátou kovovou vrstvou a čtvrtou laterální izolační stěnou 30. V důsledku toho čtvrtá kovová vrstva, která pokrývá spodní povrch monolitické sestavy a která v monolitické sestavě zobrazené na obr. 13a a 13b tvořila zápornou stejnosměrnou napájecí svorku T, je v monolitické sestavě zobrazené na obr. 14b a 14c spojena se zápornou stejnosměrnou napájecí svorkou Τ’ skrze čtvrtou laterální stěnu 30 s vodivostí druhého typu a rezistory R probíhajícími pod desátou oblastí 62 s vodivostí prvního typu a jedenáctou oblastí 63 s vodivostí prvního typu. Šestá kovová vrstva 64, která není připojená k vnější svorce pokrývá vrchní povrch čtvrté laterální izolační stěny 30 s vodivostí druhého typu, desáté oblasti 62 s vodivostí prvního typu a jedenácté oblasti 63 s vodivostí prvního typu. Při normální funkci jsou paralelní odpory R mezi vstupní svorku usměrňovacího můstku a zápornou stejnosměrnou napájecí svorku Τ’
V případě, že se na usměrňovacím můstku vyskytne přepětí a např. druhá můstková Shockleyho dioda S2 se uvede do vodivého stavu, toto předpětí se z první střídavé napájecí svorky TI přes druhou můstkovou Shockleyho diodu S2 a čtvrtou můstkovou diodu D4. tj. skrze třetí oblast 40 s vodivostí druhého typu, část slabě dotované polovodičové desky 1 s vodivostí prvního typu, pátou oblast 42 s vodivostí druhého typu, šestou oblast 44 s vodivostí prvního typu, čtvrtou kovovou vrstvu pokrývající spodní povrch monolitické sestavy, část slabě dotované polovodičové desky 1 s vodivostí prvního typu a sedmou oblast 54 s vodivostí prvního typu, odvede do druhé střídavé napájecí svorky T2.
Pro následující popis funkce výše uvedeného usměrňovacího můstku je učiněn předpoklad, že v průběhu normální činnosti usměrňovacího můstku se v tomto můstku vyskytne proudové přetížení, přičemž proud protéká mezi první střídavou napájecí svorkou TI a zápornou stejnosměrnou napájecí svorkou T skrze druhou můstkovou diodu D2, tj. od první kovové vrstvy tvořící první střídavou napájecí svorku TI skrze osmou oblast 50 s vodivostí prvního typu, část slabě dotované polovodičové desky 1 s vodivostí prvního typu, pátou oblast 42 s vodivostí druhého typu, čtvrtou kovovou vrstvou pokrývající spodní povrch monolitické sestavy a čtvrtou laterální izolační stěnu 30 s vodivostí druhého typu kpáté kovové vrstvě tvořící zápornou střídavou napájecí svorku Τ'. Mezi čtvrtou laterální izolační stěnou 30 s vodivostí druhého typu a pátou kovovou vrstvou tvořící zápornou stejnosměrnou napájecí svorku Τ' se proud rozdělí na první dílčí proud protékající osmou oblastí 60 s vodivostí druhého typu pod desátou oblastí 62 s vodivostí prvního typu a druhý dílčí proud protékající devátou oblastí 61 s vodivostí druhého typu pod jedenáctou oblastí 63 s vodivostí prvního typu. Vodivé cesty obou dílčích proudů mají stejný odpor rovný hodnotě 2R. Tudíž výsledný ekvivalentní odpor je roven R. Když dílčí proudy vrezistorech pod desátou oblastí 62 s vodivostí prvního typu a jedenáctou oblastí 63 s vodivostí druhého typu, překročí předem nastavenou hodnotu a napěťový úbytek na těchto rezistorech přesáhne hodnotu 0,7 V, potom přechod mezi osmou oblastí 60 s vodivostí druhého typu a desátou oblastí 62 s vodivostí prvního typu a přechod mezi devátou oblastí 61 s vodivostí
- 16CZ 290986 B6 druhého typu a jedenáctou oblastí 63 s vodivostí prvního typu se uvedou do vodivého stavu. Přechod mezi devátou oblastí 61 s vodivostí druhého typu a jedenáctou oblastí 63 s vodivostí prvního typuje částí tyristoru, jehož katoda je tvořena jedenáctou oblastí 63 s vodivostí prvního typu, řídicí katodová elektroda je tvořena devátou oblastí 61 s vodivostí druhého typu, báze je 5 tvořena částí slabě dotované polovodičové desky 1 s vodivostí druhého typu a anoda je tvořena třetí oblastí 40 s vodivostí druhého typu nebo čtvrtou oblastí 41 s vodivostí druhého typu. Stanou-li se uvedené přechody vodivými, uvedený tyristor se uvede do vodivého stavu a elektrický náboj se odvede do slabě dotované polovodičové desky 1 s vodivostí prvního typu, v důsledku čehož se sepne vertikální čtvrtá můstková Shockleyho diody S4. Nadbytečný proud io se potom svede čtvrtou můstkovou Shockleyho diodou S4 a čtvrtou můstkovou diodou D4.
Výše popsaný případ odpovídá situaci, kdy se proudové přetížení nastane v okamžiku, kdy druhá střídavá napájecí svorka T2 je kladnější než první střídavá napájecí svorka TI. V tomto případě dojde ke zkratu, když se čtvrtá můstková dioda D4 a čtvrtá můstková Schockleyho dioda uvedou 15 do vodivého stavu, jak to bylo výše popsáno. Naproti tomu, když první střídavá napájecí svorka
TI je mnohem kladnější než druhá střídavá napájecí svorka T2, stejným způsobem se otevře druhá můstková Shockleyho dioda S2 a ke zkratu dojde skrze čtvrtou můstkovou diodu D4 a druhou můstkovou Shockleyho diodu S2.
Ve výše uvedeném provedení monolitické sestavy je rezistor R, tvořený dvěma rezistory 2R zapojenými paralelně, je integrován. Pro odborníka v daném oboru je zřejmé, že je možné použít vnější rezistor pro nastavení spouštěcí úrovně ochranného rezistoru.
Pro odborníka v daném oboru jsou rovněž zřejmé modifikace výše uvedených provedení 25 monolitických sestav. Tak např., společný uzlový bod druhé můstkové Shockleyho diody S2 a čtvrté můstkové Shockleyho diody S4 a společný uzlový bod druhé můstkové diody D2 a čtvrté můstkové diody D4 (obr. 11c), rovněž i společný můstkový bod první můstkové Shockleyho diody Sl a třetí můstkové Shockleyho diody S3 a společný uzlový bod první můstkové diody Dl a třetí můstkové diody D3 (obr. 11b) mohou být připojeny k vnější svorce skrze dodatečnou 30 diodu zapojenou antiparalelně s dodatečnou Shockleyho diodou pro zajištění ochrany proti referenčnímu napětí, jakým je např. zemní potenciál. V případě monolitické sestavy zobrazené na obr. 12b je výhodné zdvojení vertikální struktury zahrnující sestavu první můstkové Shockleyho diody Sl a první můstkové diody nebo sestavu třetí Shockleyho diody S3 a třetí můstkové diody D3, zatímco v případě monolitické sestavy zobrazené na obr. 13b je výhodné 35 zdvojení vertikální struktury zahrnující druhou můstkovou Shockleyho diodu S2 a druhou můstkovou diodu D2 nebo sestavu čtvrté můstkové Shockleyho diody S4 a čtvrté můstkové diody D4.
Výše popsaná provedení monolitické sestavy je nutné považovat za pouze příkladná provedení. 40 Odborníkovi v daném oboru jsou zřejmé různé modifikace a varianty těchto příkladných provedení. Uvede příklady provedení monolitické sestavy nikterak neomezují rozsah ochrany vynálezu, která je vymezen přiloženými patentovými nároky.

Claims (15)

  1. PATENTOVÉ NÁROKY
    1. Monolitická sestava vertikálních výkonových polovodičových součástek vytvořených v tloušťce slabě dotované polovodičové desky (1) s vodivostí prvního typu, která má vrchní povrch a spodní povrch, přičemž spodní povrch je rovnoměrně potažen kovovou vrstvou (M), vyznačená tím, že alespoň některé ze součástek jsou tvořeny autonomními součástkami vytvořenými v izolovaných sekcích slabě dotované polovodičové desky (1) s vodivostí prvního typu, jejichž laterální části jsou izolovány první laterální izolační stěnou (6) s vodivostí druhého typu a jejichž spodní části jsou izolovány první dielektrickou izolační vrstvou (7) uspořádanou mezi spodním povrchem slabě dotované polovodičové desky (1) s vodivostí prvního typu a kovovou vrstvou (M).
  2. 2. Monolitická sestava podle nároku 1, vyznačená tím, že, když polovodičová oblast přilehlá ke spodnímu povrchu autonomní součástky má vodivost prvního typu, autonomní součástka zahrnuje druhou silně dotovanou oblast (4) s vodivostí prvního typu, přilehlou ke spodnímu povrchu autonomní součástky, a první silně dotovanou oblast (3) s vodivostí prvního typu, přilehlou k vrchnímu povrchu autonomní součástky a protilehlou k alespoň části druhé silně dotované oblasti (4) s vodivostí prvního typu, přičemž z první silně dotované oblasti (3) s vodivostí prvního typu je vyveden kontakt, uspořádaný na vrchním povrchu autonomní součástky.
  3. 3. Monolitická sestava podle nároku 1, vyznačená tím, že, když polovodičová oblast přilehlá ke spodnímu povrchu autonomní součástky má vodivost druhého typu, autonomní součástka zahrnuje druhou silně dotovanou oblast (5) s vodivostí druhého typu, přilehlou ke spodnímu povrchu autonomní součástky a probíhající mezi prvními laterálními izolačními stěnami (6) s vodivostí druhého typu, přičemž z alespoň jedné první laterální izolační stěny (6) s vodivostí druhého typu je vyveden kontakt uspořádaný na vrchním povrchu autonomní součástky, přičemž mezi spodním povrchem druhé silně dotované oblasti (5) s vodivostí druhého typu a kovovou vrstvou (M) a mezi spodním povrchem prvních laterálních izolačních stěn (6) a kovovou vrstvou (M) probíhá první dielektrická izolační vrstva (7).
  4. 4. Monolitická sestava podle nároku 1, vyznačená tím, že zahrnuje alespoň jednu izolovanou sekci, v níž jsou uspořádány logické součástky.
  5. 5. Monolitická sestava podle některého z nároků 1 až 4, vyznačená tím, že vodivost prvního typuje tvořena vodivostí typu N.
  6. 6. Monolitická sestava podle nároku 1, vyznačená tím, že tvoří monolitický usměrňovači můstek, který zahrnuje první můstkovou diodu (Dl) a třetí můstkovou diodu (D3), které jsou vertikálně uspořádány v slabě dotované polovodičové desce (1) s vodivostí prvního typu a jsou zapojeny do sériové kombinace tak, že jejích katody jsou spojeny se společným uzlovým bodem připojeným ke kovové vrstvě (M), přičemž monolitický usměrňovači můstek dále zahrnuje druhou můstkovou diodu (D2) a čtvrtou můstkovou diodu (D4), které jsou vertikálně uspořádány v izolované sekci, vytvořené v slabě dotované polovodičové desce (1) s vodivostí prvního typu a oddělené od zbývající části slabě dotované polovodičové desky (1) s vodivostí prvního typu druhými laterálními izolačními stěnami (67) s vodivostí druhého typu, a zapojeny do sériové kombinace tak, že jejich anody jsou spojeny se společným uzlovým bodem, přičemž anody druhé můstkové diody (D2) a čtvrté můstkové diody (D4) jsou tvořeny druhými silně dotovanými oblastmi (5) s vodivostí druhého typu, které jsou přilehlé ke spodnímu povrchu izolované sekce a z kterých je skrze alespoň jednu druhou laterální izolační stěnu 67
    - 18 CZ 290986 B6 s vodivostí druhého typu vyvedena svorka uspořádaná na vrchním povrchu izolované sekce, přičemž spodní povrch druhé můstkové diody (D2) a čtvrté můstkové diody (D4) je pokryt první dielektrickou izolační vrstvou (7) uspořádanou mezi spodním povrchem izolované sekce a kovovou vrstvou (M).
  7. 7. Monolitická sestava podle nároku 1, tvořící jednofázový usměrňovači chráněný můstek zahrnující první můstkovou diodu (Dl) a třetí můstkovou diodu (D3), které jsou zapojeny do první sériové kombinace tak, že jejich katody jsou vzájemně spojeny v prvním společném uzlovém bodě, přičemž jednofázový usměrňovači chráněný můstek dále zahrnuje druhou můstkovou diodu (D2) a čtvrtou můstkovou diodu (D4), které jsou zapojeny do druhé sériové kombinace tak, že jejich anody jsou vzájemně spojeny v druhém společném uzlovém bodě; přičemž jednofázový usměrňovači chráněný můstek dále zahrnuje bud’ první můstkovou Shockleyho diodu (Sl) a třetí můstkovou Shockleyho diodu (S3), které jsou zapojeny do třetí sériové kombinace tak, že jejich anody jsou vzájemně spojeny ve třetím uzlovém společném uzlovém bodě, nebo druhou můstkovou Shockleyho diodu (S2) a čtvrtou můstkovou Shockleyho diodu (S4), které jsou zapojeny do čtvrté sériové kombinace tak, že jejich katody jsou vzájemně spojeny ve čtvrtém společném uzlovém bodě; přičemž první sériová kombinace, druhá sériová kombinace a buď třetí sériová kombinace, nebo čtvrtá sériová kombinace jsou zapojeny mezi první střídavou napájecí svorku (TI) a druhou střídavou napájecí svorku (T2); přičemž v případě, že jednofázový usměrňovači chráněný můstek zahrnuje první můstkovou Shockleyho diodu (Sl) a třetí můstkovou Shockleyho diodu (S3), potom první můstková Shockleyho dioda (51) je antiparaleně zapojena s první můstkovou diodou (Dl) a třetí můstková Shockleyho dioda (53) je antiparaleně zapojena s třetí můstkovou diodou (D3), přičemž první společný uzlový bod a třetí společný uzlový bod jsou spojeny s kladnou stejnosměrnou napájecí svorkou (T+) a druhý společný uzlový bod je spojen se zápornou stejnosměrnou napájecí svorkou (Τ’); přičemž v případě, že jednofázový usměrňovači můstek zahrnuje druhou můstkovou Shockleyho diodu (52) a čtvrtou můstkovou Shockleyho diodu (S4), potom druhá můstková Shockleyho dioda (S2) je antiparaleně zapojena s druhou můstkovou diodou (D2) a čtvrtá můstková Shockleyho dioda (54) je antiparalelně zapojena se čtvrtou můstkovou diodou (D4), přičemž druhý společný uzlový bod a čtvrtý společný uzlový bod je spojen se zápornou stejnosměrnou napájecí svorkou (T) a první společný uzlový bod je spojen s kladnou stejnosměrnou napájecí svorkou, vyznačená tím, že v případě, že jednofázový chráněný usměrňovači můstek zahrnuje první můstkovou Shockleyho diodu (Sl) a třetí můstkovou Shockleyho diodu (S3), potom diody z první sériové kombinace a diody z třetí sériové kombinace jsou vertikálně uspořádány ve slabě dotované polovodičové desce (1) s vodivostí prvního typu a diody z druhé sériové kombinace jsou vertikálně uspořádány v izolovaných sekcích, které jsou vytvořeny ve slabě dotované polovodičové desce (1) s vodivostí prvního typu a odděleny od zbývající části slabě dotované polovodičové desky (1) s vodivostí prvního typu třetími laterálními izolačními stěnami (18) s vodivostí druhého typu, přičemž první střídavá napájecí svorka (TI) je tvořena první kovovou vrstvou, která pokrývá vrchní povrch první můstkové diody (Dl), vrchní povrch první můstkové Shockleyho diody (Sl) a vrchní povrch druhé můstkové diody (D2), přičemž druhá střídavá napájecí svorka (T2) je tvořena druhou kovovou vrstvou, která pokrývá vrchní povrch třetí můstkové diody (D3), vrchní povrch třetí můstkové Shocklehy diody (S3) a vrchní povrch čtvrté můstkové diody (D4), přičemž kladná stejnosměrná svorka (T+) je tvořena třetí kovovou vrstvou, která pokrývá spodní povrch slabě dotované polovodičové desky (1) s vodivostí prvního typu s výjimkou částí slabě dotované polovodičové desky (1), ve kterých jsou vytvořeny izolované sekce, přičemž záporná stejnosměrná napájecí svorka (TT) je tvořena čtvrtou kovovou vrstvou, která pokrývá vrchní povrch alespoň jedné třetí laterální izolační stěny (18) s vodivostí druhého typu, přičemž v případě, že jednofázový usměrňovači chráněný můstek zahrnuje druhou můstkovou Shockley diodu (S2) a čtvrtou můstkovou Shockleyho diodu (S4), potom druhá můstková dioda (D2) a druhá můstková Shockleyho dioda (S2) jsou vertikálně uspořádány v první izolované sekci, přičemž čtvrtá můstková dioda (D4) a čtvrtá můstková Shockleyho dioda (S4) jsou vertikálně uspořádány v druhé izolované sekci, přičemž první můstková dioda (D3)
    - 19CZ 290986 B6 a třetí můstková dioda (Dl) jsou horizontálně uspořádány v třetí izolované sekci, přičemž první izolovaná sekce, druhá izolovaná sekce a třetí izolovaná sekce jsou vytvořeny v slabě dotované polovodičové desce (1) s vodivostí prvního typu a jsou vzájemně odděleny čtvrtou laterální izolační stěnou (30) s vodivostí prvního typu, šestou laterální izolační stěnou (31) s vodivostí 5 druhého typu, a pátou laterální izolační stěnou (32) s vodivostí druhého typu, přičemž první střídavá napájecí svorka (TI) je tvořena první kovovou vrstvou, která pokrývá vrchní povrch druhé můstkové diody (D2), vrchní povrch druhé můstkové Shockleyho diody (S2) a vrchní povrch první poloviny první můstkové diody (Dl), přičemž druhá střídavá napájecí svorka (T2) je tvořena druhou kovovou vrstvou, která pokrývá vrchní povrch čtvrté můstkové diody (D4), 10 vrchní povrch čtvrté můstkové Shockleyho diody (S4) a vrchní povrch první poloviny třetí můstkové diody (D3), přičemž záporná stejnosměrná napájecí svorka (T‘) je tvořena čtvrtou kovovou vrstvou, která pokrývá spodní povrch monolitické sestavy s tím, že mezi touto kovovou vrstvou a spodním povrchem třetí izolované sekce je uspořádána čtvrtá dielektrická izolační vrstva (55), přičemž kladná stejnosměrná napájecí svorka (ΊΓ) je tvořena třetí kovovou vrstvou, 15 která pokrývá vrchní povrch druhé poloviny první můstkové diody (Dl) a vrchní povrch druhé poloviny třetí můstkové diody (D3) a je uspořádána mezi první kovovou vrstvou tvořící první střídavou napájecí svorku (TI) a druhou kovovou vrstvou tvořící druhou střídavou napájecí svorku (T2).
    20
  8. 8. Monolitická sestava podle nároku 7, vytvořená v slabě dotované polovodičové desce (1) s vodivostí prvního typu, vyznačená tím, že v případě, že jednofázový usměrňovači chráněný můstek zahrnuje první můstkovou Shockleyho diodu (Sl) a třetí můstkovou Shockleyho diodu (S3), potom monolitická sestava zahrnuje první příkop (10) s vodivostí druhého typu a druhý příkop (11) s vodivostí druhého typu, které jsou přilehlé k vrchnímu
    25 povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu; první oblast (12) s vodivostí prvního typu a druhou oblast (13) s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu ~ a uspořádané v prvním příkopě (10) s vodivostí druhého typu resp. v druhém příkopě (11) s vodivostí druhého typu; dvě první oblasti (14) s vodivostí druhého typu, které jsou přilehlé ke
    30 spodnímu povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu a protilehlé k první oblasti (12) s vodivostí prvního typu resp. druhé oblasti (13) s vodivostí prvního typu; dvě třetí oblasti (16) s vodivostí prvního typu, které jsou přilehlé ke spodnímu povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu a protilehlé k části prvního příkopu (10) s vodivostí druhého typu resp. druhého příkopu (11) s vodivostí druhého typu, která
    35 neobsahuje první oblast (12) s vodivostí prvního typu resp. druhou oblast (13) s vodivostí prvního typu; druhou oblast (20) s vodivostí druhého typu, která je přilehlá ke spodnímu povrchu slabě dotované polovodičové desky (1) a vymezená třetími laterálními izolačními stěnami (18) s vodivostmi druhého typu, probíhajícími skrze celou tloušťku slabě dotované polovodičové desky (1) s vodivostí prvního typu; první příkop (22) s vodivostí prvního typu a druhý příkop
    40 (23) s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu a jsou vymezeny třetími laterálními izolačními stěnami (18) s vodivostí druhého typu a druhou oblastí (20) s vodivostí druhého typu; čtvrtou oblast (24) s vodivostí prvního typu a pátou oblast (25) s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu
    45 a jsou uspořádány v prvním příkopě (22) s vodivostí prvního typu resp. v druhém příkopě (23) s vodivostí prvního typu; první kovovou vrstvu, která tvoří první střídavou napájecí svorku (TI) a je v kontaktu s vrchním povrchem prvního příkopu (10), vrchním povrchem první oblasti (12) s vodivostí prvního typu, vrchním povrchem prvního příkopu (22) s vodivostí prvního typu a vrchním povrchem čtvrté oblasti (24) s vodivostí prvního typu; druhou kovovou vrstvu, která
    50 tvoří druhou střídavou napájecí svorku (T2) a je v kontaktu svrchním povrchem druhého příkopu (11) s vodivostí druhého typu, vrchním povrchem druhé oblasti (13) s vodivostí prvního typu, vrchním povrchem druhého příkopu (23) s vodivostí prvního typu a vrchním povrchem páté oblasti (25) s vodivostí prvního typu; čtvrtou kovovou vrstvu, která tvoří zápornou
    -20CZ 290986 B6 stejnosměrnou napájecí svorku (Τ') a je v kontaktu svrchním povrchem alespoň jedné třetí laterální izolační stěny (18) s vodivostí druhého typu; a třetí kovovou vrstvu, která tvoří kladnou stejnosměrnou napájecí svorku (T+) a je v kontaktu se spodním povrchem slabě dotované polovodičové desky (1) s vodivostí prvního typu s výjimkou části slabě dotované polovodičové desky, ve které jsou vytvořeny izolované sekce vymezené třetími laterálními izolačními stěnami (18) a druhou oblastí (20) s vodivostí druhého typu.
  9. 9. Monolitická sestava podle nároku 8, vyznačená tím, že první oblast (12) s vodivostí prvního typu a druhá oblast (13) s vodivostí prvního typu jsou tvořeny přerušenými oblastmi.
  10. 10. Monolitická sestava podle nároku 8, vyznačená tím, že druhá oblast (20) s vodivostí druhého typu tvoří spodní část třetích laterálních izolačních stěn (18) s vodivostí druhého typu.
  11. 11. Monolitická sestava podle nároku 10, vyznačená tím, že kovová vrstva, která tvoří kladnou stejnosměrnou napájecí svorku (T+) pokrývá celý spodní povrch monolitické sestavy, přičemž mezi touto kovovou vrstvou a druhou oblastí (20) s vodivostí druhého typu je uspořádána druhá dielektrická izolační vrstva (26) tvořená vrstvou oxidu křemíku.
  12. 12. Monolitická sestava podle nároku 7, vytvořená ve slabě dotované polovodičové desce (1) s vodivostí prvního typu, vyznačená tím, že v případě, že jednofázový usměrňovači chráněný můstek zahrnuje druhou můstkovou Shockleyho diodu (S2) a čtvrtou můstkovou Shockleyho diodu (S4), potom monolitická sestava je rozdělena na první izolovanou sekci, druhou izolovanou sekci a třetí izolovanou sekci čtvrtou laterální izolační stěnou (30) s vodivostí druhého typu, šestou laterální izolační stěnou (31) s vodivostí druhého typu a pátou laterální izolační stěnou (32) s vodivostí druhého typu a zahrnuje třetí oblast (40) s vodivostí druhého typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky (1) a uspořádaná v první izolované sekci; čtvrtou oblast (41) s vodivostí druhého typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky (1) a uspořádané v druhé izolované sekci; dvě páté oblasti (42) s vodivostí druhého typu, které jsou přilehlé ke spodnímu povrchu slabě dotované polovodičové desky (1) a uspořádány v první resp. druhé izolované sekci; dvě šesté oblasti (44) s vodivostí prvního typu, které jsou jednotlivě uspořádány v pátých oblastech (42) s vodivostí druhého typu a jsou protilehlé k třetí oblasti (40) s vodivostí druhého typu resp. čtvrté oblasti (41) s vodivostí druhého typu; šestou oblast (52) s vodivostí druhého typu a sedmou oblast (53) s vodivostí druhého typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky (1) s vodivostí prvního typu a uspořádány ve třetí izolované sekci; sedmou oblast (54) s vodivostí prvního typu, která je přilehlá k vrchnímu povrchu slabě dotované polovodičové desky (1) a je uspořádána ve třetí izolované sekci mezi šestou oblastí (52) s vodivostí druhého typu a sedmou oblastí (53) s vodivostí druhého typu; osmou oblast (50) s vodivostí prvního typu a devátou oblast (51) s vodivostí prvního typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky (1) a jsou uspořádány v první izolované sekci resp. druhé izolované sekci vedle třetí oblasti (40) s vodivostí druhého typu resp. vedle čtvrté oblasti (41) s vodivostí druhého typu; první kovovou vrstvu, která tvoří první střídavou napájecí svorku (TI) a je v kontaktu svrchním povrchem třetí oblasti (40) s vodivostí druhého typu, vrchním povrchem osmé oblasti (50) s vodivostí prvního typu a vrchním povrchem šesté oblasti (52) s vodivostí druhého typu; druhou kovovou vrstvu, která tvoří druhou střídavou napájecí svorku (T2) a je v kontaktu svrchním povrchem čtvrté oblasti (41) s vodivostí druhého typu, vrchním povrchem deváté oblasti (51) a vrchním povrchem sedmé oblasti (53) s vodivostí druhého typu; čtvrtou kovovou vrstvu, která tvoří zápornou stejnosměrnou napájecí svorku (Τ') a je v kontaktu se spodním povrchem první a druhé izolované sekce; a třetí kovovou vrstvu, která tvoří kladnou stejnosměrnou svorku (T+) a je v kontaktu svrchním povrchem sedmé oblasti (54) s vodivostí prvního typu.
    -21 CZ 290986 B6
  13. 13. Monolitická sestava podle nároku 12, vyznačená tím, že šesté oblasti (44) s vodivostí prvního typu jsou tvořeny přerušovanými oblastmi.
  14. 14. Monolitická sestava podle nároku 12, vyznačená tím, že kontakty kovových vrstev s vrchními povrchy příslušných oblastí v první, druhé a třetí izolované sekci slabě dotované polovodičové desky (1) jsou provedeny nadměrně dotovanými oblastmi s vodivostí prvního typu.
  15. 15. Monolitická sestava podle nároků 12 až 14, vyznačená tím, že dále zahrnuje spouštěcí prostředek pro ochranu jednofázového usměrňovacího můstku před nadproudy, přičemž tento spouštěcí prostředek zahrnuje osmou oblast (60) s vodivostí druhého typu a devátou oblast (61) s vodivostí druhého typu, které jsou přilehlé k vrchnímu povrchu slabě dotované polovodičové desky (1), jsou uspořádány vedle třetí oblasti (40) s vodivostí druhého typu resp. čtvrté oblasti (41) s vodivostí druhého typu a jsou v kontaktu se čtvrtou laterální izolační stěnou (30) s vodivostí druhého typu; desátou oblast (62) s vodivostí prvního typu a jedenáctou oblast (63) s vodivostí prvního typu, které jsou uspořádány v osmé oblasti (60) s vodivostí druhého typu resp. v deváté oblasti (61) s vodivostí druhého typu tak, že rozdělují osmou oblast (60) s vodivostí druhého typu resp. devátou oblast (61) s vodivostí druhého typu na dvě dílčí oblasti, z nichž jedna je přilehlá k třetí oblasti (40) s vodivostí druhého typu resp. ke čtvrté oblasti (41) s vodivostí druhého typu a druhá je odlehlá od třetí oblasti (40) s vodivostí druhého typu resp. od čtvrté oblasti (41) s vodivostí druhého typu; pátou kovovou vrstvu, která je v kontaktu s vrchními povrchy dílčích oblastí osmé oblasti (60) s vodivostí druhého typu a deváté oblasti (61) s vodivostí druhého typu, které jsou přilehlé k třetí oblasti (40) s vodivostí druhého typu resp. ke čtvrté oblasti (41) s vodivostí druhého typu; a šestou kovovou vrstvu, která je v kontaktu svrchními povrchy, dílčích oblastí osmé oblasti (60) s vodivostí druhého typu a deváté oblasti (61) s vodivostí druhého typu, které jsou odlehlé od třetí oblasti (40) s vodivostí druhého typu resp. od čtvrté oblasti (41) svodivostí druhého typu, svrchním povrchem desáté oblasti (62) s vodivostí prvního typu a vrchním povrchem jedenácté oblasti (63) s vodivostí prvního typu.
CZ19969A 1994-12-30 1996-01-02 Monolitická sestava CZ290986B6 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9416011A FR2729008B1 (fr) 1994-12-30 1994-12-30 Circuit integre de puissance

Publications (2)

Publication Number Publication Date
CZ996A3 CZ996A3 (en) 1997-07-16
CZ290986B6 true CZ290986B6 (cs) 2002-11-13

Family

ID=9470525

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ19969A CZ290986B6 (cs) 1994-12-30 1996-01-02 Monolitická sestava

Country Status (12)

Country Link
US (3) US6075277A (cs)
EP (1) EP0721218B1 (cs)
JP (1) JP2671886B2 (cs)
KR (1) KR100197912B1 (cs)
CN (1) CN1051643C (cs)
AT (1) ATE206246T1 (cs)
CA (1) CA2166228C (cs)
CZ (1) CZ290986B6 (cs)
DE (1) DE69522920T2 (cs)
FR (1) FR2729008B1 (cs)
PL (1) PL177994B1 (cs)
TW (1) TW290714B (cs)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2729008B1 (fr) 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit integre de puissance
US6411155B2 (en) 1994-12-30 2002-06-25 Sgs-Thomson Microelectronics S.A. Power integrated circuit
FR2753006B1 (fr) * 1996-08-27 1998-11-27 Sgs Thomson Microelectronics Pont redresseur protege monolithique
FR2764112B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Mur d'isolement entre composants de puissance
DE19842882A1 (de) * 1998-09-18 2000-03-30 Siemens Ag Verfahren zum Herstellen eines Dotierungsgebiets
FR2773265B1 (fr) 1997-12-30 2000-03-10 Sgs Thomson Microelectronics Circuit de protection d'interface d'abonnes
US6104045A (en) * 1998-05-13 2000-08-15 Micron Technology, Inc. High density planar SRAM cell using bipolar latch-up and gated diode breakdown
FR2783353A1 (fr) 1998-09-16 2000-03-17 St Microelectronics Sa Mur d'isolement entre composants de puissance
FR2800513B1 (fr) 1999-11-03 2002-03-29 St Microelectronics Sa Detecteur d'etat de composant de puissance
FR2808621B1 (fr) * 2000-05-05 2002-07-19 St Microelectronics Sa Composant monolithique a commande unique pour un pont mixte
FR2818805B1 (fr) * 2000-12-21 2003-04-04 St Microelectronics Sa Commutateur statique bidirectionnel sensible
FR2818806B1 (fr) * 2000-12-21 2003-03-21 St Microelectronics Sa Commutateur electronique bidirectionnel bistable a commande par implusions
FR2819102B1 (fr) * 2000-12-29 2003-04-04 St Microelectronics Sa Commutateur electronique bidirectionnel bistable a commande par impulsions
CN1321457C (zh) * 2001-11-07 2007-06-13 新电元件工业株式会社 浪涌保护半导体装置
FR2834128B1 (fr) * 2001-12-21 2005-03-04 St Microelectronics Sa Dispositif de protection bidirectionnel a faible capacite
FR2834385A1 (fr) * 2001-12-28 2003-07-04 St Microelectronics Sa Commutateur statique bidirectionnel sensible dans les quadrants q4 et q1
US6849492B2 (en) * 2002-07-08 2005-02-01 Micron Technology, Inc. Method for forming standard voltage threshold and low voltage threshold MOSFET devices
US7622753B2 (en) * 2005-08-31 2009-11-24 Stmicroelectronics S.A. Ignition circuit
US7489488B2 (en) 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
US20080012099A1 (en) * 2006-07-11 2008-01-17 Shing Yeh Electronic assembly and manufacturing method having a reduced need for wire bonds
AT506361B1 (de) * 2008-02-07 2012-06-15 Siemens Ag Thyristorbrückenschaltung
US7907381B2 (en) * 2008-03-12 2011-03-15 Zarlink Semiconductor (Us) Inc. Protection circuit for a subscriber line interface circuit
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) * 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
FR2981200B1 (fr) 2011-10-10 2017-01-13 Centre Nat De La Rech Scient (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
CN104412339B (zh) * 2012-07-05 2017-10-17 保险丝公司 用于电压瞬变电路保护的撬棒器件
US8664690B1 (en) * 2012-11-15 2014-03-04 Macronix International Co., Ltd. Bi-directional triode thyristor for high voltage electrostatic discharge protection
CN103137646A (zh) * 2013-03-15 2013-06-05 中国科学院微电子研究所 用于双极型阻变存储器交叉阵列集成方式的选通器件单元
US9070790B2 (en) 2013-08-29 2015-06-30 Infineon Technologies Ag Vertical semiconductor device and method of manufacturing thereof
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
JPWO2017056355A1 (ja) * 2015-09-29 2018-08-02 ソニー株式会社 半導体装置、超音波撮像装置、半導体装置の製造方法及び超音波イメージングシステム
US10032937B2 (en) * 2016-11-11 2018-07-24 Semiconductor Components Industries, Llc Monolithic series switching semiconductor device having low-resistance substrate contact structure and method
KR102685244B1 (ko) 2019-06-03 2024-07-16 리텔퓨즈 세미컨덕터 (우시) 씨오., 엘티디. 통합 다중-디바이스 칩 및 패키지
US11158759B1 (en) * 2020-04-16 2021-10-26 International Business Machines Corporation Chip carrier integrating power harvesting and regulation diodes and fabrication thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246206A (en) * 1965-02-25 1966-04-12 Gen Electric Voltage surge protector
JPS5127985B2 (cs) * 1971-10-01 1976-08-16
FR2335957A1 (fr) * 1975-12-17 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur monolithique comprenant un pont de redressement
FR2377132A1 (fr) * 1977-01-11 1978-08-04 Labo Cent Telecommunicat Dispositif de protection pour joncteur electronique
JPS5548962A (en) * 1978-10-04 1980-04-08 Hitachi Ltd Semiconductor switch
JPS5951743B2 (ja) * 1978-11-08 1984-12-15 株式会社日立製作所 半導体集積装置
US4278985A (en) * 1980-04-14 1981-07-14 Gte Laboratories Incorporated Monolithic integrated circuit structure incorporating Schottky contact diode bridge rectifier
DE3421185A1 (de) * 1984-06-07 1985-12-12 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleiterschaltung
JPH0666402B2 (ja) * 1985-12-12 1994-08-24 三菱電機株式会社 半導体集積回路装置の入力保護回路
JPS6365641A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体集積回路
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
FR2670340B1 (fr) * 1990-12-07 1993-03-12 Sgs Thomson Microelectronics Circuit de protection a faible capacite.
GB2256743A (en) * 1991-06-11 1992-12-16 Texas Instruments Ltd A semiconductor component for transient voltage limiting
EP0587968B1 (en) * 1992-09-18 1996-01-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Monolithic integrated bridge transistor circuit and corresponding manufacturing process
FR2697674B1 (fr) * 1992-10-29 1995-01-13 Sgs Thomson Microelectronics Thyristor et assemblage de thyristors à cathode commune.
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
FR2729008B1 (fr) 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit integre de puissance

Also Published As

Publication number Publication date
CA2166228C (en) 2000-12-12
KR100197912B1 (ko) 1999-07-01
PL311942A1 (en) 1996-07-08
CN1131823A (zh) 1996-09-25
PL177994B1 (pl) 2000-02-29
JP2671886B2 (ja) 1997-11-05
ATE206246T1 (de) 2001-10-15
DE69522920T2 (de) 2002-06-13
FR2729008A1 (fr) 1996-07-05
US6017778A (en) 2000-01-25
CN1051643C (zh) 2000-04-19
KR960026988A (ko) 1996-07-22
JPH08241862A (ja) 1996-09-17
FR2729008B1 (fr) 1997-03-21
US6075277A (en) 2000-06-13
US6580142B1 (en) 2003-06-17
EP0721218B1 (fr) 2001-09-26
DE69522920D1 (de) 2001-10-31
TW290714B (cs) 1996-11-11
EP0721218A1 (fr) 1996-07-10
CA2166228A1 (en) 1996-07-01
CZ996A3 (en) 1997-07-16

Similar Documents

Publication Publication Date Title
CZ290986B6 (cs) Monolitická sestava
US6411155B2 (en) Power integrated circuit
US6870202B2 (en) Surge protection semiconductor device
US5430311A (en) Constant-voltage diode for over-voltage protection
US10263419B2 (en) Transient voltage protection circuits, devices, and methods
US6933551B1 (en) Large value, compact, high yielding integrated circuit capacitors
EP0372820A2 (en) Semiconducteur device having high energy sustaining capability and a temperature compensated sustaining voltage
EP0523800B1 (en) An overvoltage protected semiconductor switch
US6320241B1 (en) Circuitry and method of forming the same
US5401996A (en) Overvoltage protected semiconductor switch
US6762461B2 (en) Semiconductor element protected with a plurality of zener diodes
JPH0282533A (ja) バイポーラ・トランジスタ
JPS62110435A (ja) 加入者線の過電圧保護用集積回路装置
GB2182491A (en) Protecting integrated circuits against electrostatic charges
KR100206675B1 (ko) 반도체 집적 회로 장치
EP1192668A4 (en) SEMICONDUCTOR DEVICE FOR PROTECTION AGAINST LOW VOLTAGE LOW VOLTAGES
WO2004090973A1 (en) Power integrated circuits
US10229861B2 (en) Power semiconductor device and package
JP3932665B2 (ja) 半導体装置
US20040031969A1 (en) Overvoltage protection
JP4369231B2 (ja) サージ防護半導体装置
JPS62193164A (ja) トランジスタの保護装置
JP2023003564A (ja) 半導体装置
JPH03129779A (ja) 高耐圧半導体装置
JPS60103658A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PD00 Pending as of 2000-06-30 in czech republic
MM4A Patent lapsed due to non-payment of fee

Effective date: 19960102