CS257511B1

CS257511B1 - Wiring to measure pulse frequency difference

Info

Publication number: CS257511B1
Application number: CS853691A
Authority: CS
Inventors: Stanislav Feber
Original assignee: Stanislav Feber
Priority date: 1985-05-23
Filing date: 1985-05-23
Publication date: 1988-05-16
Also published as: CS369185A1

Abstract

Týká se oboru impulsních měřicích systémů, hlavně oboru měření diference četností impulsů. Zapojení řeší problém impulsního měření diference četností impulsů pomocí kombinačních i sekvenčních logických obvodů. Podstata zapojení spočívá v tom, že signální vstup zapojení, na který se přivádí signál od neutronové sondy nebo jiných impulsních měřicích zdrojů, kupř. čidla otáček, je spojen se signálním vstupem prvního hradla a se signálním vstupem druhého hradla, řídicí vstup zapojení je spojen s prvním řídicím vstupem prvního hradla a s prvním řídicím vstupem druhého hradla, výstup prvního hradla je spojen s čítačovým vstupem prvního čítače s předvolbou nebo prvního čítače s předvolbou a koincidencí, nastavovací vstup zapojení je spojen s nastavovacím nebo nulovacím vstupem prvního čítače s předvolbou nebo prvního čítače s předvolbou a koincidencí a s nulovacím vstupem druhého čítače, výstup prvního čítače s předvolbou nebo prvního čítače s předvolbou a koincidencí je spojen se záznamovým vstupem první paměti, jejíž první výstup je spojen s druhým řídicím vstupem prvního hradla, negovaný výstup první paměti je spojen s druhým řídicím vstupem druhého hradla, jehož výstup je spojen s čítačovým vstupem druhého čítače, jehož binární výstupy jsou spojeny s binárními vstupy druhé paměti, jejíž binární výstupy jsou výstupem zapojení, vkládací vstup zapojení je spojen s vkládacím vstupem druhé paměti, mazací vstup první paměti je spcjen s řídicím vstupem zapojení, nebo mazací vstup první paměti je spojen s nastavovacím vstupem zapojení, nebo mazací vstup první paměti je spojen s vkládacím vstupem zapojení.It concerns the field of pulse measurement systems, mainly the field of pulse frequency difference measurement. The circuit solves the problem of pulse measurement of pulse frequency difference using combinational and sequential logic circuits. The essence of the circuit is that the signal input of the circuit, to which the signal from a neutron probe or other pulse measurement sources is fed, e.g. speed sensor, is connected to the signal input of the first gate and to the signal input of the second gate, the control input of the circuit is connected to the first control input of the first gate and to the first control input of the second gate, the output of the first gate is connected to the counter input of the first counter with preselection or of the first counter with preselection and coincidence, the setting input of the circuit is connected to the setting or reset input of the first counter with preselection or of the first counter with preselection and coincidence and to the reset input of the second counter, the output of the first counter with preselection or of the first counter with preselection and coincidence is connected to the record input of the first memory, the first output of which is connected to the second control input of the first gate, the negated output of the first memory is connected to the second control input of the second gate, the output of which is connected to the counter input of the second counter, the binary outputs of which are connected to the binary inputs of the second memory, the binary outputs of which are the output of the circuit, the insertion input the circuit is connected to the insert input of the second memory, the erase input of the first memory is connected to the control input of the circuit, or the erase input of the first memory is connected to the set input of the circuit, or the erase input of the first memory is connected to the insert input of the circuit.

Description

Vynález se týká zapojení k měření diference četností impulsů v měřicích soustavách a řeší měření diference četností impulsů pomocí logických obvodů.The invention relates to circuitry for measuring pulse rate difference in measuring systems and solves pulse rate difference measurement by means of logic circuits.

Jsou známá zapojení k měření diference četností impulsů analogová a číslicová. Analogová využívají převodu impulsních signálů na analogovou veličinu, kde další zpracování se provádí analogovými odečítacími obvody, jejichž nevýhodou je zejména omezená přesnost měření, číslicová zapojení využívají čítače s předvolbou spolu s koincidenčním obvodem, kde výsledná diference četností impulsů je zobrazena v kódu zvoleného čítače impulsů. Předvolená četnost impulsů a výsledná diference četností impulsů jsou zobrazeny ve stejném kódu zvoleného čítače impulsů, což je nevýhodou u některých technických aplikací, vyžadujících zobrazení předvolené četnosti impulsů a výsledné diference četnosti impulsů v rozdílných kódech.There are known connections for measuring the difference in the frequency of analog and digital pulses. Analogs use the conversion of pulse signals to analogue quantity, where further processing is performed by analogue reading circuits, whose disadvantage is especially limited accuracy of measurement, digital connections use counters with preselection together with coincidence circuit, where the resulting pulse frequency difference is displayed in the selected pulse counter code. The preset pulse rate and the resulting pulse rate difference are displayed in the same code of the selected pulse counter, which is a disadvantage in some technical applications requiring display of the preset pulse rate and the resulting pulse rate difference in different codes.

Některé výše uvedené nevýhody známých zapojení odstraňuje zapojení k měření diference četností impulsů, jehož podstata spočívá v tom, že signální vstup zapojení je spojen se signálním vstupem prvního hradla a se signálním vstupem druhého hradla, řídicí vstup zapojení je spojen s prvním řídícím vstupem prvního hradla a s prvním řídicím vstupem druhého hradla, výstup prvního hradla je spojen s čítačovým vstupem prvního čítače s předvolbou nebo prvního čítače s předvolbou a koincidencí, nastavovací vstup zapojení je spojen s nastavovacím nebo nulovacím vstupem prvního čítače s předvolbou nebo prvního čítače s předvolbou a koincidencí a s nulovacím vstupem druhého čítače, výstup prvního čítače s předvolbou nebo prvního čítače s předvolbou a koincidencí je spojen se záznamovým vstupem první paměti, jejíž první výstup je spojen s druhým řídicím vstupem prvního hradla, negovaný výstup první paměti je spojen s druhým řídicím vstupem druhého hradla, jehož výstup je spojen s čítačovým vstupem druhého čítače, jehož binární výstupy jsou spojeny s binárními vstupy druhé paměti, jejíž binární výstupy jsou výstupem zapojení, vkládací vstup zapojení je spojen s vkládacím vstupem druhé paměti, mazací vstup první paměti je spojen s řídicím vstupem zapojení, nebo mazací vstup první paměti je spojen s nastavovacím vstupem zapojení, nebo mazací vstup první paměti je spojen s vkládacím vstupem zapojení.Some of the above-mentioned disadvantages of known wiring are eliminated by wiring to measure pulse rate difference, which is based on the wiring signal input being coupled to the first gate signal input and the second gate signal input, the wiring control input being connected to the first gate first control input and the first control input of the second gate, the output of the first gate is connected to the counter input of the first preset counter or the first preset and coincidence counter, the wiring setting input is connected to the setting or reset input of the first preset counter or the first preset and coincidence counter and the reset input the second counter, the output of the first preset counter or the first preset counter and coincidence is connected to the recording input of the first memory, the first output of which is connected to the second control input of the first gate, the negated output the first memory is connected to the second control input of the second gate, the output of which is connected to the counter input of the second counter, whose binary outputs are connected to the binary inputs of the second memory, whose binary outputs are the output of the wiring; the erasing input of the first memory is coupled to the wiring control input, or the erasing input of the first memory is coupled to the wiring setting input, or the erasing input of the first memory is coupled to the insertion input of the wiring.

K přednostem zapojení podle vynálezu patří možnost zobrazení předvolené četnosti impulsů a výsledné diference četností impulsů v rozdílných kódech.Advantages of the circuitry according to the invention include the possibility of displaying a preset pulse rate and the resulting pulse rate differences in different codes.

Zapojení k měření diference četností impulsů podle vynálezu je v příkladném provedení znázorněno na přiložených výkresech.The circuitry for measuring the pulse rate difference according to the invention is shown in the accompanying drawings in an exemplary embodiment.

Na obrázku 1, 2 a 3 je znázorněn signální vstup zapojení Is, jež je spojen se signálním vstupem hl prvního hradla H a se signálním vstupem bl druhého hradla B, řídicí vstup zapojení Iz je spojen s prvním řídicím vstupem lh2 prvního hradla Has prvním řídicím vstupem Ib2 druhého hradla B, výstup prvního hradla H je spojen s čítačovým vstupem cl prvního čítače C s předvolbou nebo prvního čítače C s předvolbou a koincidencí, nastavovací vstup zapojení Io je spojen s nastavovacím nebo nulovacím vstupem c2 prvního čítače C s předvolbou nebo prvního čítače C s předvolbou a koincidencí a s nulovacím vstupem d2 druhého čítače D, výstup prvního čítače c s předvolbou nebo prvního čítače s předvolbou a koincidencí je spojen se záznamovým vstupem ml první paměti M, jejíž první výstup Ml je spojen s druhým řídicím vstupem 2h2 prvního hradla H, negovaný výstup M2 první paměti M je spojen s druhým řídicím vstupem 2b2 druhého hradla B, jehož výstup je spojen s čítačovým vstupem dl druhého čítače D, jehož binární výstupy jsou spojeny s binárními vstupy druhé paměti N, jejíž binární výstupy jsou výstupem zapojení, vkládací vstup zapojení Ik je spojen s vkládacím vstupem n druhé paměti N, mazací vstup m2 první paměti M je spojen s řídicím vstupem zapojení Iz, nebo mazací vstup m2 první paměti M je spojen s nastavovacím vstupem zapojení Io, nebo mazací vstup m2 první paměti M je spojen s vkládacím vstupem zapojení Ik.1, 2 and 3 show the wiring signal input Is, which is connected to the signal input h1 of the first gate H and the signal input b1 of the second gate B, the control input wiring Iz is connected to the first control input lh2 of the first gate Has. Ib2 of the second gate B, the output of the first gate H is connected to the counter input c1 of the first preset counter C or the first counter C with the preset and coincidence, the setting input wiring Io is connected to the setting or reset input c2 of the first counter C with the preset or the first counter C with preset and coincidence and reset input d2 of second counter D, output of first counter c with preset or first counter with preset and coincidence is connected to recording input ml of first memory M, whose first output M1 is connected to second control input 2h2 of first gate H, negated the output M2 of the first memory M is connected to the second control input 2b2 of the second gate B, whose output is connected to the counter input d1 of the second counter D, whose binary outputs are connected to the binary inputs of the second memory N, whose binary outputs are the output of the wiring; , the erasing input m2 of the first memory M is connected to the control input of the wiring Iz, or the erasing input m2 of the first memory M is connected to the setting input of the wiring Io, or the erasing input m2 of the first memory M is connected to the input input of the wiring Ik.

Funkce zapojení k měření diference četností impulsů podle vynálezu v příkladném provedení podle obrázků 1, 2 a 3 je taková, že ve výchozím časovém okamžiku je na signální vstup Is přiveden impulsní signál, například od neutronové sondy, resp. jiných impulsních snímačů, a to takové vlastnosti, že četnost impulsů se mění podle parametru měřené veličiny, kterou může být vlhkost, vzdálenost, napětí apod., od nejnižší hodnoty odpovídající nejnižší, resp. nulové hodnotě parametru měřené veličiny do určité mezní četnosti impulsů, která je větší než četnost nulové, resp. nejnižší hodnoty parametru.The function of the circuit for measuring the pulse rate difference according to the invention in the exemplary embodiment according to FIGS. 1, 2 and 3 is such that, at the initial time point, a pulse signal is applied to the signal input Is, e.g. other pulse sensors, such that the pulse frequency varies according to the parameter of the measured quantity, which may be humidity, distance, voltage, etc., from the lowest value corresponding to the lowest, resp. zero value of the parameter of the measured quantity up to a certain pulse frequency, which is greater than the frequency of zero, resp. the lowest parameter value.

Příkladné provedení vynálezu pro svou funkci vyžaduje připojení na řídicí vstup zapojení Iz, vkládací vstup zapojení Ik a nastavovací vstup zapojení Io impulsních signálů,např. z vnějšího řídicího obvodu, a to takových, že na řídicí vstup zapojení Iz je přiveden impulsní signál určující dobu měření, jehož délka trvání určuje dobu čítání impulsů, od konce impulsního signálu přivedeného na řídicí vstup zapojení Iz je odvozen krátký impulsní signál pro vklad informace do paměti, který je přiveden na vkládací vstup zapojení Ik, od konce impulsního signálu přivedeného na vkládací vstup zapojení Ik je odvozen krátký impulsní signál nastavováni, který je přiveden na nastavovací vstup zapojení Io, a od impulsního signálu přivedeného na nastavovací vstup zapojení Io je odvozen opět impulsní signál určující dobu měření, který je přiveden na řídicí vstup zapojení IzAn exemplary embodiment of the invention requires a connection to the control input of the wiring Iz, the input input of the wiring Ik, and the setting input of the wiring Io of the pulse signals, e.g. from an external control circuit, such that a pulse signal indicating the measurement time, the duration of which determines the pulse counting time, is applied to the control input Iz, from the end of the pulse signal applied to the control input Iz, a short pulse signal is derived From the end of the pulse signal applied to the input of the Ik wiring input, a short pulse setting signal is applied, which is applied to the set input of the Io wiring, and is derived again from the pulse signal applied to the set input of the Io wiring. pulse signal indicating the measurement time that is applied to the control input of the wiring Iz

Tento vnější řídicí obvod zajištuje cyklický proces generování řídicích impulsních signálů, který může být nezávislý, respektive dálkově ovládaný.This external control circuit provides a cyclic process for generating control pulse signals, which can be independent or remote controlled, respectively.

Ve výchozím stavu je první čítač C s předvolbou nebo první čítač C s předvolbou a koincidencí nastaven do výchozího stavu vkladem obsahu předvolby nebo vynulován a druhý čítač p vynulován pomocí impulsního signálu přivedeného na nastavovací vstup zapojeni Io. První pamšt M je v základním stavu, první hradlo H je otevřeno, druhé hradlo B je zavřeno.In the initial state, the first preset counter C or the first preset counter C and coincidence is set to the initial state by inputting the preset content or reset and the second counter p is reset by the pulse signal applied to the set input input Io. The first monument M is in the basic state, the first gate H is open, the second gate B is closed.

Impulsní signál na řídicím vstupu zapojení Iz otevírá první hradlo H a první čítač C s předvolbou nebo první čítač C s předvolbou a koincidencí čítá impulsy. Po odečtení četnosti impulsů čítáním vpřed nebo vzad určené hodnotou předvolby a kapacity prvního čítače C s předvolbou nebo po načítání četnosti impulsů předvolené obvodem předvolby a koincidence prvního čítače s předvolbou a koincidencí mění první pamět M svůj stav, následuje otevření druhého hradla B a' uzavření prvního hradla H. Do druhého čítače D je načítávána hodnota měřené diference četností impulsů. Zánik impulsního signálu na řídicím vstupu zapojení Iz zastavuje čítání. Následující impulsní signál na vkládacím vstupu zapojení Ik provádí přenos binární hodnoty druhého čítače D do druhé paměti N. Následuje nastavení stavu nebo nulování čítaěů C i D a změna stavu první paměti M impulsním signálem přivedeným na nastavovací vstup zapojení Io a cyklus měření se opakuje.A pulse signal at the control input of wiring Iz opens the first gate H and the first counter C with the preselection or the first counter C with the preselection and coincidence counts pulses. After subtracting the pulse rate by counting forward or backward determined by the preset value and capacity of the first preset counter C or by counting the preset pulse rate preset by the preset circuit and the coincidence of the first preset counter and coincidence, the first memory M changes its state. The value of the measured pulse frequency difference is read into the second counter D. Termination of the pulse signal at the control input of wiring Iz stops the counting. The following pulse signal on the input wiring input Ik transmits the binary value of the second counter D to the second memory N. The status or resetting of the counters C and D follows and the state of the first memory M is changed by the pulse signal applied to the setting input wiring Io and the measurement cycle is repeated.

V druhé paměti N je uložena hodnota diference četností impulsů vstupního signálu přivedeného na signální vstup zapojení Is a binární hodnoty předvolené v čítači c s předvolbou nebo čítači C s předvolbou a koincidencí. Tato hodnota diference četností impulsů je uložena v druhé paměti N čo doby přemazání následující hodnotou diference četností impulsů následujícího měření.The second memory N stores the value of the pulse frequency difference of the input signal applied to the wiring signal input Is and the binary value preset in the preset counter c or the preset counter and coincidence C. This pulse rate difference value is stored in the second memory N, which is the override time of the next pulse rate difference value of the next measurement.

Jako první hradlo H i druhé hradlo B se uvažuje logický obvod, který podle logického součinu nebo součtu logických signálů přivedených na první lh2,resp. Ib2 a druhý 2h2,resp.'Both the first gate H and the second gate B are considered to be a logic circuit which, according to the logic product or the sum of the logic signals applied to the first lh2, respectively. Ib2 and second 2h2, respectively.

2b2 řídicí vstup propouští na výstup signál přivedený na signální vstup hradla hl_tresp. bl.2b2 the control input passes the signal applied to the gate input signal hl _t respectively. bl.

První pamětí M je RS pamět.The first memory M is an RS memory.

První čítač C s předvolbou nebo první čítač C s předvolbou a koincidencí je složen z k-klopných obvodů zapojených k čítání impulsů vpřed nebo vzad s vkladem obsahu předvolby nebo je složen z obvodu předvolby binárního čísla pomocí soustavy přepínačů s koincidencí, vytvořené kombinačním obvodem logického součinu nebo součtu, kde čítačový vstup cl je hodinovým vstupem prvního klopného obvodu prvního čítače C s předvolbou nebo prvního čítače C s před volbou a koincidencí.The first preset counter C or the first preset counter C and coincidence is composed of k-flip-flops connected to count forward or backward with preset content input, or consists of a binary number preset circuit using a coincidence switch system created by the logic product combination circuit or the sum, where the counter input cl is the clock input of the first flip-flop of the first preset counter C or the first counter C before dialing and coincidence.

Výstup prvního čítače C s předvolbou je výstupem z některého bitu čítače, výstup prvního čítače s předvolbou a koincidencí je výstupem obvodu koincidence. Modifikace vnitřního zapojení prvního čítače C s předvolbou nebo prvního čítače C s předvolbou a koinoidencí umožňují čítání v různých zvolených kódech. Nastavovací nebo nulovací vstup c2 prvního čítače C je zapojen tak, že po přivedení na něj impulsního signálu nastavuje čítač na obsah předvolby nebo uvádí čítač do nulové polohy.The output of the first preset counter C is output from one of the counter bits, the output of the first preset counter and coincidence is output of the coincidence circuit. Modifications to the internal wiring of the first preset counter C or the first preset counter C and coinoid allow counting in different selected codes. The setting or resetting input c2 of the first counter C is connected in such a way that, when a pulse signal is applied to it, it adjusts the counter to the preset content or moves the counter to the zero position.

Předvolba binárního čísla prvního čítače C s předvolbou nebo prvního čítače C s předvolbou a koinoidencí může být realizována mechanickými, resp. elektronickými spínacími prvky, případně s pevným,resp. proměnným nastavením pomocí vnějších ovládacích signálů.The binary number preselection of the first counter C with the preselection or the first counter C with the preselection and coinoidence can be realized by mechanical resp. electronic switching elements, eventually with fixed, resp. Variable adjustment by external control signals.

Druhý čítač D je složen z m-klopných obvodů zapojených k čítání impulsů, kde čítačový vstup dl je hodinovým vstupem prvního klopného obvodu druhého čítače D. Modifikace vnitřního zapojení druhého čítače D umožňuje čítání v různých zvolených kódech. Nulovací vstup d2 druhého čítače D je zapojen tak, že po přivedení na něj impulsního signálu nastavuje čítač do nulové polohy.The second counter D is composed of m-flip-flops connected to count pulses, where the counter input d1 is the clock input of the first flip-flop of the second counter D. The modification of the internal wiring of the second counter D allows counting in different selected codes. The reset input d2 of the second counter D is connected in such a way that, when a pulse signal is applied thereto, the counter is set to the zero position.

Počty kam klopných obvodů, ze kterých jsou složené čítače C a p jsou přirozená konečná čísla.The numbers of flip-flops where the counters C and p are composed are natural finite numbers.

Hodnota diference četností impulsů v druhé paměti N je zobrazena ve stejném kódu jako je kód druhého čítače D.The value of the pulse rate difference in the second memory N is displayed in the same code as the code of the second counter D.

Druhá pamět N je složena z m D klopných obvodů ve funkci střádače se společným impulsním vstupem vkladu informace n.The second memory N is composed of m D flip-flops as a storage device with a common pulse input of information input n.

Zapojení k měření diference četností impulsů nachází uplatnění při řešení úloh automatického měření v měřicích soustavách automatického řízení.The connection to the pulse frequency difference measurement finds its application in solving automatic measurement tasks in measuring systems of automatic control.

Claims

Wiring to measure pulse rate difference consisting of logic circuits and switches, characterized in that the wiring signal input (Is) is connected to the signal input (hl) of the first gate (H) and the signal input (bl) of the second gate (B), the control input the wiring (Iz) is connected to the first control input (lh2) of the first gate (H) and the first control input (lb2) of the second gate (B), the output of the first gate (H) is connected to the counter input (cl) of the first counter (C) with preset or first counter C with preset and coincidence, wiring set-up input (Io) is connected to set or reset input (c2) of first counter (C) with preset or first counter C with preset and coinoid and reset input (d2) of second counter (D), the output of the first preset counter (C) or the first counter C with preset and coincidence is connected to the recording input (ml) of the first memory (M), the first output (M1) of which is coupled to the second control input (2h2) of the first gate (H), the negated output (M2) of the first memory (M) is coupled to the second control input (2b2) of the second gate (B), the output of which is coupled to the counter input (dl) of the second counter (D) whose binary outputs are connected to the binary inputs of the second memory (N), whose binary outputs are the output of the wiring, the input wiring input (Xk) is connected to the input input (n) of the second memory (N), ) the first memory (M) is connected to the wiring control input (Iz), or the erasing input (m2) of the first memory (M) is connected to the wiring setting input (Io), or the erasing input (m2) of the first memory (M) is connected with input wiring input (Ik).