(54) ИЗМЕРИТЕЛЬ ВРЕМЕННЫХ ИНТЕРВАЛОВ(54) TIMER INTERVAL METER
Изобретение относитс к измерительной технике и автоматике и предназначё о дл измерени временных интервалов и характеристик переходного процесса установлени частоты: длительности монотонной его части, общей его длительности и количества переходов периода через его установившеес значение, и может быть использовано дл построени математических моделей исследуемых систем с помощью цифровых вычислительных машин во многих област х науки .и техники, например, в нейрофизиологии. Известен измеритель времени переходного процесса установлени частоты, содержащий формирователи сигналов, ключи, реверсивный счетчик, триггер, устройства усреднени , элемент сравнени , цифровые часы, источник регулируемого опор ного напр жени , блок управлени , регист ратор til. Этот измеритель имеет низкую точность измерени времени установлени частоты, определ емую используемым в нем методе усреднени широтно-модулированных импульсов в посто нное напр жение , а дл уменьшени веро тностной ошибки требует применени многократно повтор ющихс циклов измерени с последующим усреднением, и позвол ет определить врем переходного процесса установлени частоты только при монотонном изменении частоты, что существенно ограничивает области применени указанного измерител . Известен измеритель времени переходного процесса, содержащий ключ, счетчик , устройство индикации, формирователь мерных интервалов, устройство регулируемой задержки 2 . К недостаткам указанного измерител относ тс трудность выбора длительности задержки и мерных интервалов, обусловленна неравномерностью изменени периода и привод ща к большим погрешност м измерени времени переходного процесса установлени ч.и тоты, невозможность определени других хпрактеристик переходного процесса установлени частоты, низка производительность Наиболее близким к предлагаемому по технической сущности вл етс преоб разователь временных интер лов в цифровой код, содержащий генератор калиброванной частоты, элементы совпадени , счетчики , запоминающее устройств триггеры, усилитель-формирователь, линии задержки СЗ . Указанный измеритель не позвол ет определить установившеес значение периода , характер его изменений-и харак теристйки переходного процесса установлени частоты. Цель изобретени - расширение функциональных возможностей за счет возмо ности определени установившегос знач ни периода, характера его изменений, и характеристик переходного процесса установлени частоты. Поставленна цель достигаетс тем, что в измеритель временных интервалов, содержащий усилитель-формирователь, вы ход которого через первую линию задерж ки подключен к первым входам первого Второго элементов совпадени и непосредственно - к входу триггера управлени , генератор импульсов соединен с первыми входами третьего и четвертого элементов совпадени , выходы которых соединены со счетными входами соответственно первого и второго счетчиков, выходы которых подключены соответственно к первому и второму входам запоминающего устройства, первый выход триггера управлени подключен к вторым Ьходам первого и третьего элементов совпадени , второй выход триггера управ лени соединен с вторыми входами второго и четвертого элементов совпадени выход первого элемента совпадени соединен с первым установочным входом запоминающего устройства непосредственно и через вторую линию задержки с установочным входом второго счетчика , выход второго элемента совпадени подключен к второму установочному входу запоминающего устройства непосредственно и через третью линию задерж ки - к установочному входу первого счетчика, введены триггеры запуска, счи тьюани и блокировки, три элемента совпадени , три счетчика, одновибратор, три регистра, два блока сравнени кодов, блок формировани кодов, делитель частоты на два и три элемента ИЛИ, причем выход усилител -формировател под ключей к входам триггеров запуска и считьгоани , выходы которьк соответственно соединены с входом генератора импульсов и первым входом п того элемента совпадени , второй вход которого соединен с выходом генератора импульсов , а выход - со счетным входом третьего счетчика, выход которого подклк чен к информационному входу первого регистра, вход записи которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого подключены к выходам первого и второго элементов совпадени , соответственно, первый, второй и третий выходы запоминающего устройства соединены с первыми входами соответственно первого блока сравнени кодов, блока формировани кодов и второго блока сравнени кодов, первый и второй выходы блока формировани кодов подключены к вторым входам первого и второго блоков сравнени кодов со- ответственно, первые выходы которых соединены с первым и вторым входами соответственно второго элемента ИЛИ, выход которого подключен к первому входу щестого элемента совпадени , входу записи второго регистра и входу делител частоты на два, выход которого соединен со счетным входом четвертого счетчика и установочным входом п того счетчика, счетный вход которого подключен к выходу третьего элемента ИЛИ и входу триггера блокировки, выход которого соединен с вторым входом шестого элемента совпадени , выход которого подключен к входу записи третьего регистра, информационный вход которого подключен к информационному входу второго регистра и выходу первого регистра , вторые выходы первого и второго блоков сравнени кодов соединены с первым и вторым входами соответственно третьего элемента ИЛИ, третий выход блока формировани кодов соединен с. первым входом седьмого элемента совпадени , второй вход которого соединен с выходом п того счетчика, а выход - с входом одновибратора, выход которого подключен к первому входу блока формировани кодов. На чертеже представлена функциональна схема измерител . Измеритель содержит усилитель-формирователь- 1, генератор 2 импульсов, элементы 3-9 совпадени , триггер 10 управлени , триггер 11 запуска, триггер 12 считывани , триггер 13 блокировки, линии 14-16 задержки, счетчик 17-21, запоминающее устройство 22, одновибратор 23, регистры 24-26, блоки 27 и 28 сравнени кодов, блок 29 формировани кодов, делитель ЗО частоты на два, элементы ИЛИ 31-33, Измеритель работает следующим обра зом. Перед началом работы по цепи установки О (не показана) триггеры 1013 , счетчики 17-21, регистры 24-26, запоминак иее устройство 22 и блок 29 формировани кодов внешним управл ющим устройством устанавливаютс в исходное состо ние. При этом на выходах т риггеров 11 и 12 устанавливаетс низкий (запрещающий) уровень напр жени , а на выходе триггера 13 высокий (разрешающий) уровень, на пер вом выходе триггера 10 низкий уровень а на его втором выходе - высокий, на выходах счетчиков 17-21, регистров 24-26, в пам ти запоминающего устройства 22 и блока 29 формировани ко дов, - кулевой код. Генератор 2, работающий в ждущем режиме, находитс в заторможенном состо нии. Первый усиленный и сформированный в усилителе-формирователе 1 импулЬ)С частоты переходного процесса исследуемой системы, поступающей по шине Вход, опрокидывает триггеры 10-12 в противоположитка состо ние. На выходах триггеров 11 и 12 по вл етс высокий уровень напр жени , на первом выходе триггера 10 - вьюокий уровень, а на его втором выходе низкий. Высоки уровень с выхода триггера 11 запускае генератор 2 импульсов. Импульсы генератора 2 проход т через элементы 3 и совпадени и подсчитываютс соответственно , счетчиками 17 и 19, , : Второй импульс .усилител -формирова тел 1 опрокидьюает триггер 1О в исходное состо ние, элемент 3 совпадени запираетс и импульсы генератора 2 прекращают поступление на вход счетчика 17 и начинают прохождение через элемент 4 совпадени , подсчитыва сь счетчиком 18, Этим же импульсом усилител -формировател 1, задержанным в линии 14 и прошедшим через элемент 6 совпадени , код с выхода счетчика 17 переписываетс в первую группу че ек пам ти запоминающего устройства 22 выходной код которых с его первого вы хода поступает затем на первый вход блока 27 сравнени кодов. Этот код опр дел ет текущее значение первого периоисследуемой частоты. Второй им в«-Тх, пульс усилител -формировател 1 с выхода элемента 6 совпадени через элемент 31 ИЛИ переписывает код с выхода счетчика 19NTj(. в регистр 24, Ука Л занным импульсом, задержанным в линии 16, счетчик 17 устанавливаетс а в О,- . Третий импульс усилител -формировател 1 вновь опрокидьгаает триггер 10 . в противоположное исходному состо ние, импульсы генератора вновь подсчитыва- ютс счетчиком 17, код счетчика 18 переписываетс во вторую группу ${Ч0ек пам ти запоминающего устройства 22, Текущее значение второго периода Тл со- . .2-- ответствует коду NT,, с выхода второй группы чеек пам ти запоминающего устройства 22, передаваемое с третьего выхода запоминающего устройства 22 на первый вход блока 28 сравнени кодов. Третий импульс усилител -формировател 1,. кроме того, пе- реписьтает код NTp( из первой группы чеек пам ти запоминающего устройства 22 в его буферную пам ть, выходной код которой вл етс предшествующим коду МТ„ (текущему) и с второго выхода х запоминающего устройства 22 проходит через блок 29 формировани кодов на вторые входы блоков 27 и 28 сравнени кодов. Тем же импульсом с выхода счетчика 19 в регистр 24 переписыва- етс суммарный код M NT.. ц-ЫТ,, X., Х2 При поступлении очередного импульса усилител - формировател 1 на вход триг-, гера 1C; последний каждый раз измен ет свое состо ние и импульсы ждущего генератора 2 подсчитываютс пооче- / редно счетчиками 17 нечетных и 18 четных серий счетных импульсов, с выхода которых поочередно фиксируетс код текущего значени периода NT сорт «J . .. ветственно в первой и второй группах чеек пам ти запоминающего устройства 22, а в его буферной пам ти - код предшествующего текущему значению периода NT). Счетчик 19 непрерывно попсчитывает импульсы ждущего генератора 2, а в регистр 24 переписьтаетс от импульса к импульсу усилител -формировател 1 ступенчатое прир щение кода с выхода счетчика ЮЦМТ.. который поступает на информационные входы регистров 25 и 26/ Блоки 27 и 28 сравнени поочередна сравнивают коды соответственно с первого и третьего выходов эапоминакьшего устройства 22 текущего значени периода NT; с кодами предшествующих текущему значений периода NiTy , передаваемых через блок 29 формировани кодов с второго выхода запоминающего устройства 22. При их совпадении в одном из блоков 27 или 28 сравнени кодов, на первом выходе одного из них по вл етс импульс, проход щий через элемент ИЛИ 32 на счетный вход счетчика 2О и на его выходе по вл етс ко О счетчик 20 - двухразр дный. При повторном совпадении Nt и NT . i i-1 на выходе счетчика 20 по вл етс код 10,. высокий уровень с выхода его вто рого разр да по шине Стоп поступает на внешнее управл ющее устройство (не показано), которое прерывает поступлени эталонной частоты на вход исследуемой системы, прекраща в ней переходный процесс. Повторное совпадение NTv. с МТ. происходит, когда/Nl. - -л.ч,. коду установившегос значени периода. Тем же высоким уровнем через открыты элемент 8 совпадени запускаетс одновибратор 23. Когда установившеес знач ние гпериода Т неизвестно, в блоке 29 формировани кодов на третьем выходе оператор устанавливает вьюокий уровень, подготавлива исследуемую систему к повторному запуску переходного процесса, а измеритель - к автоматическому режиму работы. Импульсс второго выхода одновибратора 23 переписывает из буферной пам ти запоминающего устройства 22 в оперативную пам ть блока 29 формировани кодов по.второму входу код NT.c,T Импульс с первого выхода одновибратора 23, соответствующий заданному фронту его импульса.с второго выхода, по шине Запуск поступает во внешнее управл ющее устройство, подго .тавлива его к формированию импульса установки в О триггеров 10-13, счетчиков 17-21, регистров 24-26, пам ти запоминающего устройства 22 (за исклю чением пам ти блока 29 формировани кодов) и к повторному запуску переходного процесса. На этом завершаетс цикл определени установившегос значени периода 1 008 Пикл определени характеристик переходного процесса установлени частоты осуществл етс аналогично предшествутощему шаслу, но в этом случае -блок 29 формировани кодов формирует дополнительно коды (кроме кода установивше-гос значени периода) предельных откло нений периода от установившегос значени ,9 Tj(CT .1 Тус-г . При этом его первый вход блокируетс .,а на его третьем выходе устанавливаетс i низкий уровень, предотвращающий повтор ный запуск одновибраторй 23. При необходимости величина предельных отклонений периода программным путем может быть изменена в блоке 29 формировани кодов. В отличие от предшествующего цикла, в случае совпадени кодов текущего значени с кодами предельных отклонений периода на вторых выходах одного- из блоков 27 или 26 сравнени кодов по вл ютс импульсы записи, проход щие через элемент ИЛИ 33 на один вход элемента 9 совпадени , на вход-делител 30 частоты на два и на вход записи регистра 26. В исходном состо нии на выходе триггера 13 блокировки по вл етс ысокий уровень и элемент 9 совпадени , открываетс . Первый импульс совпадени кода текущего значени периода с нижним предельным его отклонением записывает в регистр 2 5 суммарный код с выхода ре гистра 24, соответствующий длительноети монотонной части переходного процесса: .( , при Шу 1 1 где п- количество периодов Т. до : первого совпадени кода NTj( сМТ„. Первый импульс совпадени кода текущего значени с кодом установившегос значени периода с выходов блоков 27 или 28 сравнени кодов устанавливает счетчик 20 в состо ние 01 и опрокидывает триггер 13, блокиру поступление на вход записи регистра 25 всех последующих (кроме первого) импульсов совпадени кодов текушего значени и предельных отклонений периода . В регистр 26 записьшаетс суммарный код с выхода регистра 24, соответствующий общей длительности переходного процесса до последнего совпадени ко9 да NTj(. с кодом либо нижнего, либо ве него предельных отклонений NT 11 NT . при N NT..., i Л 1x Hj и .,npH МТ„ rNT- k-J4i. у {-1 J Где m - количество периодов Т до -го совпадени кода NT. с кодом NT( р - количество периодов Ту до К-го совпадени кода NTxс кодом NTg i - количество совпадений кода Ту с кодом NTj, если переходны процесс завершаетс после да ного совпадени ; К - количество совпадений кода NTj(, с кодом NTg, если переходный процесс завершилс после указанного совпадени . Обшее количество импульсов совпадени вл етс нечетным, посколькукол чествб совпадений кода NT с кодом i NTg нечетное, а количество совпадений кода NTд с кодом NTQ четное. Делител 30 частоты на два уменьшает общее ко личество импульсов совпадени п два раза. При этом нечетный импульс отбра сываетс , а все четные - проход т на счетный вход счетчика 21 и на вход установки в О счетчика 2О. На выходе счетчика 21 фиксируетс код,соответствукший количеству переходов исследу емого периода через установившеес зн чение (пор док системы): - обшее количество совпадени кодов (МТх . с кодами NT и NTeКаждый импульс совпадени кода NTj. с кодом приход щий на счетный вход счетчика 20 сопровождаетс четным импульсом совпадени кода NTx с кодами МТц или МТ , приход щими на вход установки счетчика 20 в Oj если переходный процесс не установилс . После установлени переходного процесса повторный импульс совпаде mraNTj. с переводит счетчик 20 OOI 10 в состо ние 10, высокий уровень с выхода его второго разр да останавливает переходный процесс в исследуемой системе. На этом работа измерител в автоматическом режиме завершена, В ручном режиме работы оператор вручную записывает в оперативную пам ть блока 29 формировани кодов код установившегос i значени периода, если оно заранее известно. Работа измерител в ручном режиме ничем не от личаетс от второго цикла определени характеристик переходного процесса установлени частоты в автоматическом режиме, В рассмотренном измерителе методическа ошибка измерени временных характеристик переходного процесса установлени частоты не превышает длительности счетного периода, что обеспечиваетс синхронностью первого импульса ждуще го генератора с началом переходного процесса . Измеритель позвол ет работать как в ручном, так и в автоматическом режимах, может определить установившеес значение периода, характер его изменений от периода к периоду исследуемой частоты и характеристики переходного процесса установлени частоты в цифровой форме. ф. ормулаизобретени Измеритель временных интервалов, содержащий усилитель-формирователь, выход которого через первую линию за- подключен к первым входам первого и второго элементов совпадени соответственно - к входу триггера управлени , генератор импульсов соединен с первыми входами третьего и четвертого элементов совпадени , выходы которых соединены со счетными входами соответственно первого и второго счетчиков, выходы которых подключены соответственно к первому и второму входам запоминающего устройства, первый выход триггера управлени подключен к вторым вхо- |дам первого и третьего элементов совпадени , второй выход триггера управлени соединен с вторыми входами второго и четвертого элементов совпадени , выход первого элемента совпадени соединен с первым установочным входом запомина- юшего устройства непосредственно и через .вторую линию задержки - с установочтгым входом второго счетчика, выход второго элемента совпадени полключсн к второму установочному входу запоминающего устройства непосредственно и через третью пинию задержки - к установочному входу первого счетчика, отличающийс тем, что, с цепью расши|5|ени функ- циональных.возможностей, в него введены триггеры запуска, считьюани и блоки ровки, три элемента совпадени ; три счет чика, одновибратор, три регистра, два блока сравнени кодов, блок формироваНИН кодов, делитель частоты на два и три элемента ИЛИ, причем выход усилител -формировател подключенк входам триггб|ров запуска и считывани , выходы которых соответственно соединены с входом генератора импульсов и первым входом п того элемента х;овпадени , второй вход которого соединен с выходом генератора импульсов, а выход - 6о счетным входом третьего счетчика, выход котороjro подключен к информационному входу первого репютра, вход записи которого сое динен с выходом первого элемента ИЛИ пе вый и второй входЪ которого подключены к выходам первого и второго элементов совпадени соответственно, первый, второй , и третий выходы запоминак дего устройства соединены с первыми входами соответственно первого блока.сравнени кодов, блока формировани кодов и второго блока сравнени кодов, первый и второй выходы блока формировани кодов подключены к вторым входам первого и второго блоков сравнени кодов соотв тственно , первые выходы которых соединены с первым и вторым входа1 п1 соответственно второго элемента ИЛИ, выход которого подключен к первому входу шестого элемента совпадени , входу записи второго регистра и входу делител частоты на два, выход которого соединен со счетным входом четвер- того счетчика и установочным входом п того счетчика, счетный вход которого подключен к выходу третьего элемента ИЛИ, и входу триггера блокировки, выход которого соединен с вторым входом шестого элемента совпадени , выход которого подключен к входу записи третьего регистра,информационный вход которого подключен к информационному входу второго регист ра и выходу первого регистра, вторые выходы первого и второго блоков сравнени кодов соединены с первым и вторым входами соответственно третьего элемента ИЛИ, третий выход блока формировани кодов соединен с первым входом седьмого элемента совпадени , второй вход которого соединен с выходом п того счетчика, а выход - с в ходом одновибратора , выход которого подключен к второму входу блока формировани кодов, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Мз 742829, кл. Н ОЗ К 13/20, 1978. 2.Авторское свидетельство СССР i № 608260, кл. Н 03 К 13/20, 1974. 3.Авторское свидетельство СССР № 336793, кл. Н 03 К 13/02, 1968.The invention relates to measurement technology and automation and is intended to measure time intervals and transient characteristics of frequency setting: the duration of its monotonous part, its total duration and the number of period transitions through its established value, and can be used to build mathematical models of the systems under study digital computers in many fields of science. and techniques, for example, in neurophysiology. A known transient time meter is a frequency setting comprising signal conditioners, keys, a reversible counter, a trigger, averaging devices, a reference element, a digital clock, an adjustable reference voltage source, a control unit, a til recorder. This meter has a low measurement accuracy of the frequency setting time, which is determined by the method of averaging width-modulated pulses to a constant voltage used in it, and in order to reduce the probability error, it requires the use of multiple repetitive measurement cycles followed by averaging. the process of setting the frequency only with a monotonous change in frequency, which significantly limits the scope of the specified meter. Known transient time meter, containing a key, a counter, a display device, a driver of measuring intervals, an adjustable delay device 2. The disadvantages of this meter include the difficulty of choosing the delay time and measuring intervals, due to the unevenness of the period change and resulting in large measurement errors of the transition time of the h. and tots, the inability to determine other methods of transient frequency setting, low productivity. The closest to the proposed technical essence is the converter of time intervals into a digital code containing a calibrated frequency generator, matching elements, counters, memory devices, triggers, a driver driver, delay lines NW. The specified meter does not allow to determine the steady-state value of the period, the nature of its changes, and the characteristics of the transient frequency setting process. The purpose of the invention is to expand the functionality due to the possibility of determining the steady state period, the nature of its changes, and the characteristics of the frequency setting transient. The goal is achieved by the fact that the time interval meter containing an amplifier driver, the output of which through the first delay line is connected to the first inputs of the first Second match element and directly to the control trigger input, the pulse generator is connected to the first inputs of the third and fourth elements matches, the outputs of which are connected to the counting inputs of the first and second counters, respectively, the outputs of which are connected respectively to the first and second inputs of the storage device The first output of the control trigger is connected to the second inputs of the first and third match elements, the second output of the control trigger is connected to the second inputs of the second and fourth match elements, the output of the first match element is connected to the first installation input of the storage device directly and through the second delay line to the installation input the second counter, the output of the second element of the match is connected to the second installation input of the storage device directly and through the third line back LIs - to the installation input of the first counter, trigger triggers, queuing and locking triggers, three coincidence elements, three counters, one-shot, three registers, two code comparison blocks, a code generation unit, a frequency divider by two and three OR elements, and the output amplifier under the keys to the inputs of the trigger triggers and the connectors, the outputs of which are respectively connected to the input of the pulse generator and the first input of the fifth coincidence element, the second input of which is connected to the output of the pulse generator, and the output from the counting input of the third counter, the output of which is connected to the information input of the first register, whose record input is connected to the output of the first OR element, the first and second inputs of which are connected to the outputs of the first and second match elements, respectively, the first, second and third memory outputs are connected with the first inputs, respectively, of the first code comparison unit, the code generation unit and the second code comparison unit, the first and second outputs of the code generation unit are connected to the second inputs of the first and second inputs of the second OR element, the output of which is connected to the first input of the matching matching element, the input of the second register, and the input of the frequency divider by two, the output of which is connected to the counting the input of the fourth counter and the installation input of the fifth counter, the counting input of which is connected to the output of the third OR element and the input of the blocking trigger, the output of which is connected to the second input of the sixth element drop, the output of which is connected to the input of the third register, the information input of which is connected to the information input of the second register and the output of the first register, the second outputs of the first and second code comparison blocks are connected to the first and second inputs of the third OR element, the third output of the code generation block with. the first input of the seventh coincidence element, the second input of which is connected to the output of the fifth counter, and the output to the input of the one-shot, the output of which is connected to the first input of the code generation unit. The drawing shows a functional diagram of the meter. The meter contains amplifier-shaper-1, generator 2 pulses, elements 3–9, trigger trigger 10, trigger trigger 11, read trigger 12, interlock trigger 13, delay lines 14–16, counter 17–21, memory 22, one-shot 23, registers 24-26, code comparison blocks 27 and 28, code generation block 29, frequency divider of the frequency factor into two, elements OR 31-33, the Meter works as follows. Before starting work on the setting circuit O (not shown), the triggers 1013, the counters 17-21, the registers 24-26, the memory device 22 and the code generation unit 29 by the external control device are reset. At the same time, at the outputs of the riggers 11 and 12, a low (prohibiting) voltage level is set, and at the output of the trigger 13, a high (enabling) level, at the first output of the trigger 10, a low level and at its second output - high, at the outputs of the counters 17- 21, registers 24-26, in the memory of the storage device 22 and the code generation unit 29, is a cool code. The generator 2, operating in the standby mode, is in the inhibited state. The first amplified and formed in the amplifier-former 1 impulse) From the frequency of the transition process of the system under study, coming through the bus Input, overturns the triggers 10-12 to the opposite state. At the outputs of the flip-flops 11 and 12, a high voltage level appears, at the first output of the flip-flop 10 - a high level, and at its second output a low level. High level with trigger output 11 start generator 2 pulses. The pulses of the generator 2 pass through the elements 3 and match and are counted respectively by counters 17 and 19,,: The second pulse. the amplifier is formed; the body 1 tilts the trigger 1O to the initial state, the coincidence element 3 is locked and the generator 2 pulses stop the flow of the counter 17 to the input and start passing through the coincidence element 4, counting by the counter 18, with the same pulse of the shaping amplifier 1 delayed in lines 14 and passing through the coincidence element 6, the code from the output of the counter 17 is copied to the first group of memory checks of the storage device 22 whose output code from its first output then goes to the first input of the comparison block 27 odov. This code defines the current value of the first frequency to be studied. The second one in “-Tx”, the pulse of the amplifier maker 1 from the output of element 6, coincides through element 31 OR rewrites the code from the output of the counter 19NTj (. In the register 24, Uk L with the impulse delayed in line 16, the counter 17 is set to O, -. The third impulse of the amplifier-former 1 again overturns the trigger 10. in the opposite initial state, the generator pulses are again counted by counter 17, the code of counter 18 is rewritten into the second group $ {Memory memory 22, The current value of the second period T is co. . 2-- corresponds to the code NT, from the output of the second group of memory cells of the memory device 22, transmitted from the third output of the memory device 22 to the first input of the code comparison unit 28. The third impulse amplifier -former 1 ,. in addition, it writes the NTp code (from the first group of memory cells of the storage device 22 into its buffer memory, the output code of which is preceding the MT code "(current) and from the second output x of the storage device 22 passes through the code generation unit 29 on the second inputs of blocks 27 and 28 comparison codes. The same pulse from the output of the counter 19 into the register 24 rewrites the summary code M NT. . ts-yt ,, X. , X2 When the next impulse of the amplifier - former 1 arrives at the input of the trigger, Gera 1C; the latter each time changes its state and the pulses of the waiting generator 2 are counted alternately by 17 counters of odd and 18 even series of counting pulses, from the output of which the code of the current period value NT is alternately recorded, grade J. . . in the first and second groups of memory cells of the storage device 22, and in its buffer memory - the code preceding the current value of the period NT). The counter 19 continuously reads the pulses of the waiting generator 2, and in the register 24 it is copied from pulse to pulse of the amplifier-former 1 step increment of the code from the output of the YCMT counter. . which arrives at the information inputs of registers 25 and 26 / Comparison blocks 27 and 28 alternately compare the codes from the first and third outputs of the memory device 22 of the current period value NT; with the codes preceding the current values of the NiTy period transmitted through the code generation unit 29 from the second output of the memory device 22. When they coincide in one of the block 27 or 28 of the code comparison, at the first output of one of them a pulse appears that passes through the OR 32 element at the counting input of the counter 2O and at its output the counter 20 appears - two-bit. With repeated coincidence of Nt and NT. i i-1 code 10 appears at the output of counter 20. high level from the output of its second bit over the bus Stop is fed to an external control device (not shown), which interrupts the arrival of the reference frequency at the input of the system under study, stopping the transient process in it. Rematch NTv. with mt. happens when / nl. - l h. the code of the established period value. By the same high level, the one-shot 23 is started through the coincidence element 8. When the steady state value of the T period is unknown, in block 29 of the formation of codes at the third output, the operator sets a high level, preparing the system under study to restart the transient process, and the meter - to the automatic mode of operation. The pulse of the second output of the one-shot 23 rewrites from the buffer memory of the storage device 22 into the operational memory of the code generation unit 29. the second input is the NT code. c, T The pulse from the first output of the one-shot 23, corresponding to a given front of its pulse. from the second output, through the bus. The launch enters the external control device, prepares. setting it to the formation of a pulse in the Triggers 10–13, counters 17–21, registers 24–26, the memory of the storage device 22 (except for the memory of the code generation unit 29) and to restart the transient process. This completes the cycle for determining the steady-state value of the period 1 008 The peak of the determination of the characteristics of the transient frequency setting process is carried out similarly to the preceding pattern, but in this case, the code generation unit 29 additionally generates codes (except for the steady-state period value code) of the maximum period deviations from value, 9 Tj (CT. 1 Tus-g. In this case, its first input is blocked. , and its third output is set to i low level, which prevents the single-shot 23 from restarting. If necessary, the value of the marginal deviations of the period can be changed by software in block 29 of the formation of codes. Unlike the previous cycle, in case the current value codes coincide with the period maximum deviation codes, recording pulses appear at the second outputs of one of blocks 27 or 26 of the code comparison, passing through the OR element 33 at one input of the coincidence element 9, at the input splitter 30 frequency for two and the input to the register entry 26. In the initial state, at the output of the blocking trigger 13, a high level appears and the coincidence element 9 opens. The first pulse of coincidence of the code of the current period value with its lower limit deviation writes to the register 2 5 the total code from the output of the register 24, corresponding to the duration of the monotonous part of the transition process:. (, with Shu 1 1 where n is the number of periods T. before: first match of the NTj code (SMT „. The first pulse of the current value code with the code of a fixed period value from the outputs of blocks 27 or 28 comparison codes sets the counter 20 to the state 01 and overturns the trigger 13, blocking the input to the register entry 25 of all subsequent (except the first) matches pulses of the current value and maximum deviations of the period. The register 26 contains the summary code from the output of register 24, corresponding to the total duration of the transition process before the last match of code NTj (. with a code of either lower or upper limit deviations of NT 11 NT. with N NT. . . , i Л 1x Hj and. , npH MT „rNT- k-J4i. y {-1 J Where m is the number of periods T until the -th match of the NT code. with NT code (p is the number of periods Tu to the K-th match of the NTx code with NTg code i is the number of matches of the Tu code with the NTj code, if the transition process ends after a given match; K is the number of NTj code matches (, with the NTg code, if the transient was completed after the specified match. The total number of match pulses is odd, since the number of matches of the NT code with the i NTg code is odd, and the number of matches of the NT code with the NTQ code is even. A frequency divider 30 reduces the total number of coincidence pulses n two times by two. In this case, an odd pulse is rejected, and all even ones are passed to the counting input of the counter 21 and to the installation input to the O counter 2O. At the output of counter 21, a code is recorded that corresponds to the number of transitions of the studied period through the established value (system order): - total number of matches (MTx. with NT and NTe codes Each impulse of match of the NTj code. The code arriving at the counting input of counter 20 is accompanied by an even pulse of the coincidence of the NTx code with the MTz or MT codes arriving at the input of the installation of the counter 20 at Oj if the transient is not established. After the transition process is established, the repeated impulse coincides with mraNTj. Since the 20 OOI 10 counter switches to state 10, a high level from the output of its second bit stops the transient process in the system under study. At this, the meter operation in the automatic mode is completed. In the manual mode of operation, the operator manually writes into the operational memory of the code generation unit 29 a code of a steady-state period value i, if it is known in advance. Manual operation of the meter in no way differs from the second cycle of determining the characteristics of the transient process of setting the frequency in the automatic mode. the transition process. The meter allows you to work both in manual and automatic modes, can determine the steady-state value of the period, the nature of its changes from period to period of the frequency under study and the characteristics of the transition process of setting the frequency in digital form. f. The measuring instrument of time intervals, containing an amplifier-shaper, the output of which through the first line is connected to the first inputs of the first and second elements of the match, respectively - to the input of the control trigger, the pulse generator is connected to the first inputs of the third and fourth elements of the match, the outputs of which are connected to the counting inputs, respectively, of the first and second counters, the outputs of which are connected respectively to the first and second inputs of the storage device, the first output of the trigger Regents connected to the second vho- | give the first and third elements of coincidence, the second output of the control latch is connected to the second inputs of the second and fourth members coincidence, the coincidence output of the first element is connected to a first input Retentive mounting yushego device directly and through. the second delay line has the installation input of the second counter, the output of the second coincidence element is polklyuchn to the second installation input of the storage device directly and through the third delay line to the installation input of the first counter, characterized in that with an extension circuit | 5 | functional. features, triggers triggered, intercept, and blocking triggered, three matching elements; three counters, one-shot, three registers, two code comparison blocks, a block of shapers, a frequency divider by two and three OR elements, the output of the amplifier-formaker is connected to the trigger and read trigger inputs, the outputs of which are respectively connected to the input of the pulse generator and the first input of the fifth element x; coincidence, the second input of which is connected to the output of the pulse generator, and the output - 6 to the counting input of the third counter, the output of which is connected to the information input of the first reputable, whose recording input is soy With the output of the first element OR of the first and second inputs of which are connected to the outputs of the first and second elements of the match, respectively, the first, second, and third outputs of the memory device are connected to the first inputs of the first block, respectively. code comparison, code generation unit and second code comparison unit, the first and second outputs of the code generation unit are connected to the second inputs of the first and second code comparison blocks, respectively, the first outputs of which are connected to the first and second inputs1 and 1, respectively, of the second OR element, the output of which is connected to the first input of the sixth match element, to the recording input of the second register and to the input of a frequency divider by two, the output of which is connected to the counting input of the fourth counter and the installation input of the fifth counter, the count input of which is connected to the output of the third OR element, and the input of the blocking trigger, the output of which is connected to the second input of the sixth match element, the output of which is connected to the input of the third register, whose information input is connected to the information input of the second register and the output of the first register, the second the outputs of the first and second blocks of the code comparison are connected to the first and second inputs of the third element OR, respectively; the third output of the code generation unit is connected to the first input of the seventh element and a match, the second input of which is connected to the output of the fifth counter, and the output with the one-shot motion, the output of which is connected to the second input of the code generation unit, Information sources taken into account in examination 1. USSR author's certificate Mz 742829, cl. N OZ K 13/20, 1978. 2 USSR author's certificate i No. 608260, cl. H 03 K 13/20, 1974. 3 USSR Author's Certificate number 336793, cl. H 03 K 13/02, 1968.