CS256670B1 - Wiring to measure pulse frequency difference - Google Patents
Wiring to measure pulse frequency difference Download PDFInfo
- Publication number
- CS256670B1 CS256670B1 CS857475A CS747585A CS256670B1 CS 256670 B1 CS256670 B1 CS 256670B1 CS 857475 A CS857475 A CS 857475A CS 747585 A CS747585 A CS 747585A CS 256670 B1 CS256670 B1 CS 256670B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- counter
- output
- pulse
- gate
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Týká se oboru impulsních měřicích systémů, zejména oboru měření diference četností impulsů. Řeší technický probitím impulsního měření diference četností impulsů pomocí kombinačních a sekvenčních obvodů. Podstata zapojení spočívá v tom, že. impulsní signál, kupř. od neutronové sondy je veden na signální vstup prvního hradla, jehož výstup je spojen s čítačevým vstupem prvního čítače, jehož stav je nastavován obvodem předvolby, jehož výstup je spojen s řídicím vstupem druhého hradla a se vstupem negátoru, jehož výstup je spojen s druhým řídícím vstupem prvního hradla, impulsní signál je takt? veden na signální vstup druhého hradla, jehož výstup je spojen s čítačovým vstupem druhého čítače, jehož binární výstupy jsou spojeny s binárními vstupy pamětí. Zapojení je řízeno periodickým sledem impulsů: doba měření, přiveden na řídicí vstup zapojení, který určuje dobu čítání impulsů, od jehož konce je odvozen impuls vkladu informace do paměti, přiveden na vkládací vstup zapojení, od jehož konce je odvozen impuls nastavování stavu čítačů, přiveden na nastavovací vstup zapojení. Zapojení je možno využít· při řešení úloh automatického měření v měřicích soustavách a v soustavách automatického řízení .It concerns the field of pulse measuring systems, especially the field of measuring the difference in pulse frequencies. It solves the technical problem of pulse measurement of the difference in pulse frequencies using combinational and sequential circuits. The essence of the connection is that. a pulse signal, e.g. from a neutron probe is fed to the signal input of the first gate, the output of which is connected to the counter input of the first counter, the state of which is set by the preselection circuit, the output of which is connected to the control input of the second gate and to the input of the negator, the output of which is connected to the second control input of the first gate, the pulse signal is clocked? fed to the signal input of the second gate, the output of which is connected to the counter input of the second counter, the binary outputs of which are connected to the binary inputs of the memory. The circuit is controlled by a periodic sequence of pulses: measurement time, supplied to the control input of the circuit, which determines the pulse counting time, from the end of which the pulse for inserting information into the memory is derived, supplied to the input input of the circuit, from the end of which the pulse for setting the counter state is derived, supplied to the setting input of the circuit. The circuit can be used in solving automatic measurement tasks in measuring systems and in automatic control systems.
Description
Vynález se týká zapojení k měření diference četností impulsů v měřicích soustavách a řeší měřeni diference četností impulsů pomocí logických obvodů.The invention relates to circuitry for measuring pulse rate difference in measuring systems and to solving pulse rate difference measurement by means of logic circuits.
Jsou známá zapojení k měření diference četností impulsů analogová a číslicová. Analogová využívají převodu impulsních signálů na analogovou veličinu, kde další zpracování se provádí analogovými odečítacími obvody, jejichž nevýhodou je zejména omezená přesnost měřeni. Číslicová zapojení využívají kupř. jednočipové počítače s programovým zpracováním dat. Jiná číslicová zapojení využívají čítače spolu s koincidenčním obvodem, kde výsledná diference četností impulsů je zobrazena v kódu zvoleného čítače impulsů. Předvolená četnost impulsů a výsledná diference četností impulsů jsou zobrazeny ve stejném kódu zvoleného čítače impulsů, což je nevýhodou u některých technických aplikací, vyžadujících zobrazení předvolené četnosti impulsů a výsledné diference četnosti impulsů v rozdílných kódech.There are known connections for measuring the difference in the frequency of analog and digital pulses. Analogs utilize the conversion of pulse signals to analogue quantities, where further processing is performed by analogue reading circuits, the disadvantage of which is, in particular, limited measurement accuracy. Digital connections use for example. single-chip computers with programmatic data processing. Other digital connections use counters together with a coincidence circuit, where the resulting pulse rate difference is displayed in the code of the selected pulse counter. The preset pulse rate and the resulting pulse rate difference are displayed in the same code of the selected pulse counter, which is a disadvantage in some technical applications requiring display of the preset pulse rate and the resulting pulse rate difference in different codes.
Některé výše uvedené nevýhody známých zapojení odstraňuje zapojení k měření diference četností impulsů, jehož podstata spočívá v tom, že signální vstup zapojení je spojen se signálním vstupem prvního hradla a se signálním vstupem druhého hradla, řídicí vstup zapojení je spojen s prvním řídicím vstupem prvního hradla a s prvním řídicím vstupem druhého hradla, výstup prvního hradla je spojen s čítačovým vstupem prvního čítače s předvolbou, nastavovací vstup zapojení je spojen s nastavovacím vstupem prvního čítače s předvolbou a s nulovacim vstupem druhého čítače, výstup n-té buňky prvního čítače s předvolbou, kde n je přirozené konečné číslo, je spojen se vstupem negátoru a s druhým řídicím vstupem druhého hradla, jehož výstup je spojen s čítačovým vstupem druhého čítače, výstup negátoru je spojen s druhým řídicím vstupem prvního hradla, výstup první buňky druhého čítače je spojen se vstupem první buňky paměti, výstup druhé buňky druhého čítače je spojen se vstupem druhé buňky paměti, až výstup m-té buňky druhého čítače je spojen se vstupem m-té buňky paměti, kde m je přirozené konečné číslo, vkládaeí vstup zapojení je spojen s vkládacím vstupem paměti, výstup první buňky paměti je prvním výstupem zapojení, výstup druhé buňky paměti je druhým výstupem zapojení, až výstup m-té buňky paměti je m-tým výstupem zapojení.Some of the above-mentioned disadvantages of known wiring are eliminated by wiring to measure the pulse rate difference, which is based on the wiring signal input being connected to the first gate signal input and the second gate signal input, the wiring control input connected to the first gate first control input and the first control input of the second gate, the output of the first gate is connected to the counter input of the first counter with the preselection, the setting input of the wiring is connected to the adjustment input of the first counter with the preset and the reset input of the second counter the natural finite number, is connected to the negator input and the second control input of the second gate whose output is connected to the counter input of the second counter, the output of the negator is connected to the second control input of the first gate, the output of the first cell of the second counter is only the input of the first memory cell, output of the second cell of the second counter is connected to the input of the second memory cell, until the output of the mth cell of the second counter is connected to the input of the mth memory cell, where m is a natural finite number with the memory input input, the output of the first memory cell is the first wiring output, the output of the second memory cell is the second wiring output, until the output of the mth memory cell is the mth wiring output.
K přednostem zapojení podle vynálezu patří možnost zobrazení předvolené četnosti impulsů a výsledné diference četností impulsů v rozdílných kódech. Zapojení k měření diference četností impulsů podle vynálezu je v příkladném provedení znázorněno na přiloženém obrázku.Advantages of the circuitry according to the invention include the possibility of displaying a preset pulse rate and the resulting pulse rate differences in different codes. The circuitry for measuring the pulse rate difference according to the invention is shown in the attached figure in an exemplary embodiment.
Na obrázku je znázorněn signální vstup Is zapojení jež je spojen se signálním vstupem hl prvního hradla H a se signálním vstupem bl druhého hradla B, řídicí vstup Iz zapojení je spojen s prvním řídicím vstupem lh2 prvního hradla Has prvním řídicím vstupem lb2 druhého hradla B, výstup prvního hradla H je spojen s čítačovým vstupem cl prvního čítače C s předvolbou, nastavovací vstup lo zapojení je spojen s nastavovacím vstupem c2 prvního čítače C s předvolbou a s nulovacim vstupem d2 druhého čítače D, výstup n-té buňky prvního čítače C s předvolbou, kde n je přirozené konečné číslo, je spojen se vstupemrnegátoru Ra s druhým řídicím vstupem 2b2 druhého hradla B, jehož výstup je spojen s čítačovým vstupem dl druhého čítače D, výstup negátoru R je spojen s druhým řídicím vstupem 2h2 prvního hradla H, výstup Dl první buňky druhého čítače D je spojen se vstupem sl první buňky paměti S, výstup D2 druhé buňky druhého čítače D je spojen se vstupem s2 druhé buňky paměti !3, až výstup Dm m-té buňky druhého čítače D je spojen se vstupem srn m-té buňky paměti S, kde m je přirozené konečné číslo, vkládaeí vstup Ik zapojení je spojen s vkládacím vstupem Sm+1 paměti S, výstup Sl první buňky paměti S je prvním výstupem zapojení, výstup S2 druhé buňky paměti S je druhým výstupem zapojení, až výstup Sm m-té buňky paměti S je m-tým výstupem zapojení.The diagram shows the wiring signal input Is connected to the signal input h1 of the first gate H and the signal input b1 of the second gate B, the wiring control input I1 is connected to the first control input lh2 of the first gate Has. the first gate H is connected to the counter input c1 of the first counter C with the preset, the setting input lo is connected to the setting input c2 of the first counter C with the preset and to the reset input d2 of the second counter D, n is a natural finite number, it is connected to the input of the controller Ra with the second control input 2b2 of the second gate B, whose output is connected to the counter input d1 of the second counter D, the negative output R is connected to the second control input 2h2 of the first gate H, the output D1 of the first cell the second counter D is connected to the input s1 of the first memory cell S, the output D2 the second cell of the second counter D is connected to the input s2 of the second memory cell 13 until the output Dm of the mth cell of the second counter D is connected to the gm input of the mth cell of memory S where m is a natural finite number connected to the input input Sm + 1 of memory S, the output S1 of the first memory cell S is the first wiring output, the output S2 of the second memory cell S is the second wiring output, until the output Sm of the mth memory cell S is the mth wiring output.
Funkce zapojení k měření diference četností impulsů podle vynálezu v příkladném provedení podle obrázku je taková, že ve výchozím časovém okamžiku je na signální vstup Is přiveden impulsní signál například od neutronové sondy resp. jiných impulsních snímačů a to takové vlastnosti, že četnost impulsů se mění dle parametru měřené veličiny, kterou může být vlhkost, vzdálenost, napětí apod., od nejnižší hodnoty odpovídající nejnižší resp. nulové hodnotě parametru měřené veličiny do určité mezní četnosti impulsů, která přesahuje četnost nulové resp. nejnižší hodnoty parametru.The function of the circuit for measuring the pulse rate difference according to the invention in the exemplary embodiment according to the figure is such that, at the starting point in time, a pulse signal is applied to the signal input Is, for example from a neutron probe or a pulse signal. other pulse sensors such that the frequency of pulses varies according to the parameter of the measured quantity, which can be humidity, distance, voltage, etc., from the lowest value corresponding to the lowest resp. zero value of the parameter of the measured quantity up to a certain pulse frequency that exceeds the frequency of zero resp. the lowest parameter value.
Zapojení podle vynálezu se řídí cyklickou posloupností řídicích impulsů. Na řídicí vstup Iz zapojení je přiveden impulsní signál určující dobu měření, od jehož konce je odvozen krátký impulsní signál pro vklad informace do paměti, který je přiveden na vkládací vstup Ik zapojení, od jehož konce je odvozen krátký impulsní signál nastavování stavu čítačů, který je přiveden na nastavovací vstup lo zapojení, od jehož konce je odvozen opět impulsní signál určující dobu měření, který je přiveden na řídicí vstup Iz zapojení.The circuit according to the invention is controlled by a cyclic sequence of control pulses. A pulse signal is provided to the control input Iz, which determines the measurement time, from which the short pulse signal for storing information is derived, which is applied to the input input Ik of the wiring, from which the short pulse counter setting signal is derived. the pulse signal indicating the measurement time is derived from the end of the wiring input and is connected to the wiring control input Iz.
Cyklickou posloupnost řídicích impulsů generuje vnější řídicí Obvod, který může být nezávislý respektive dálkově ovládaný.The cyclic sequence of control pulses is generated by an external control circuit, which can be independent or remote controlled, respectively.
Ve výchozím stavu je první čítač C s předvolbou nastaven na hodnotu předvolby a druhý čítač D vynulován pomocí impulsního signálu přivedeného na nastavovací vstup lo zapojení. Impulsní signál na výstupu n-té buňky prvního čítače C s předvolbou uzavírá druhé hradlo B a negovaný impulsní signál vytvořený negátorem R umožňuje otevření prvního hradla H. Impulsní signál na řídicím vstupu Iz zapojení otevírá první hradlo H a první čítač C s předvolbou čítá impulsy. Po načítání četnosti impulsů čítáním vpřed nebo vzad, předvolené vkladem hodnoty předvolby, až do změny stavu na výstupu n-té buňky prvního čítače C s předvolbou následuje otevření druhého hradla B a uzavření prvního hradla H. Do druhého čítače D je načítávána hodnota měřené diference četností impulsů. Zánik impulsního signálu na řídicím vstupu Iz zapojení zastavuje čítání a následující impulsní signál na vkládacím vstupu Ik zapojení provádí přenos binární hodnoty druhého čítače D do paměti S. Následuje nastavení čítačů C s předvolbou i D impulsním signálem přivedeným na nastavovací vstup lo zapojení a cyklus měření se opakuje.By default, the first preset counter C is set to the preset value, and the second counter D is reset using a pulse signal applied to the set-up input lo. The pulse signal at the output of the nth cell of the first preset counter C closes the second gate B, and the negated impulse signal generated by the negator R allows the first gate H to be opened. After counting the pulse rate by counting forwards or backwards, preselected by inputting the preset value, until the state of the output of the nth cell of the first counter C preset changes, the second gate B is opened and the first gate H is closed. impulses. Termination of the pulse signal on control input Iz wiring stops counting and the next pulse signal on input input Ik wiring transfers the binary value of the second counter D to memory S. The counters C with preselection i D are set by the pulse signal repeats.
V paměti S je uložena hodnota diference četností impulsů vstupního signálu přivedeného na signální vstup Is zapojení v době trvání signálu na řídicím vstupu Iz zapojení a binární hodnoty předvolené v prvním čítači C s předvolbou. Tato hodnota diference četností impulsů je uložena v paměti S do doby přemazání následující hodnotou diference četností impulsů ná-. sledujícího měření.The memory S stores the pulse frequency difference of the input signal applied to the wiring signal input Is during the signal duration at the wiring control input Iz and the binary value preset in the first preset counter C. This pulse rate difference value is stored in memory S until the time of overloading with the following pulse rate difference value. tracking.
Jako první hradlo H i druhé hradlo B se předpokládá logický obvod, který dle logického součinu nebo součtu logických signálů přivedených na první řídicí vstup lh2 resp. Ib2 a druhý řídicí vstup 2h2 resp. 2b2, propouští na výstup signál přivedený na signální vstup hl resp. bl hradla.Both the first gate H and the second gate B are assumed to be a logic circuit which according to the logic product or the sum of the logic signals applied to the first control input lh2 resp. Ib2 and second control input 2h2 resp. 2b2, transmits the signal applied to the signal input hl resp. bl gates.
Jako negátor R se předpokládá logický obvod vytvářející na výstupu negaci signálu přivedeného na jeho vstup r.As a negator R is assumed a logic circuit generating at the output negation of the signal applied to its input r.
První čítač C s předvolbou je složen z n-klopných obvodů zapojených k čítání impulsů vpřed nebo vzad, kde čítačový vstup cl je hodinovým vstupem prvního klopného obvodu prvního čítače C s předvolbou. Modifikace vnitřního zapojení prvního čítače C s předvolbou umožňuje čítání v různých zvolených kódech. Nastavovací vstup c2 prvního čítače C s předvolbou, je zapojen tak, že po přivedení na něj impulsního signálu nastavuje první čítač C s předvolbou na hodnotu předvolby. Předvolba může být realizována soustavou mechanických nebo elektronických spínačů nebo obvodů. Různé modifikace zapojení prvního čítače C s předvolbou slouží k odměření požadované četnosti impulsů. Indikace této četností impulsů nastává změnou stavu n-té buňky prvního čítače C s předvolbou.The first preset counter C is composed of n-flip-flops connected to count forward or backward pulses, where the counter input cl is the clock input of the first flip-flop of the first preset counter C. Modification of the internal wiring of the first counter C with preset allows counting in various selected codes. The setting input c2 of the first preset counter C is wired so that, after a pulse signal is applied to it, it sets the first preset counter C to the preset value. The preselection can be realized by a set of mechanical or electronic switches or circuits. Various modifications of the wiring of the first counter C with preselection serve to measure the required pulse rate. The indication of this pulse rate occurs by changing the state of the nth cell of the first preset counter C.
Druhý čítač D je složen z m-klopných obvodů zapojených k čítání impulsů, kde čítačový vstup dl je hodinovým vstupem prvního klopného obvodu druhého čítače D. Modifikace vnitřního zapojení druhého čítače D umožňuje čítání v různých zvolených kódech. Nulovací vstup d2 druhého čítače D je zapojen tak, že po přivedení na něj impulsního signálu nastavuje druhý čítač p do nulové hodnoty.The second counter D is composed of m-flip-flops connected to count pulses, where the counter input d1 is the clock input of the first flip-flop of the second counter D. The modification of the internal wiring of the second counter D allows counting in different selected codes. The resetting input d2 of the second counter D is connected so that, when a pulse signal is applied to it, it sets the second counter p to zero.
Hodnota diference četností impulsů v paměti S je zobrazena ve stejném kódu jako je kód druhého čítače D.The pulse rate difference value in the memory S is displayed in the same code as the code of the second counter D.
Pamět S je složena z m D klopných obvodů ve funkci střádače se společným impulsním vstupem vkladu informace Sm+1.The memory S is composed of m D flip-flops as a storage device with a common pulse input of Sm + 1 input.
Zapojení k měření diference četností impulsů nachází uplatnění při řešení úloh automatic kého měření v měřicích soustavách a v soustavách automatického řízení.Wiring to measure pulse frequency difference is used in solving automatic measurement tasks in measuring systems and automatic control systems.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS857475A CS256670B1 (en) | 1985-10-19 | 1985-10-19 | Wiring to measure pulse frequency difference |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS857475A CS256670B1 (en) | 1985-10-19 | 1985-10-19 | Wiring to measure pulse frequency difference |
Publications (2)
Publication Number | Publication Date |
---|---|
CS747585A1 CS747585A1 (en) | 1987-09-17 |
CS256670B1 true CS256670B1 (en) | 1988-04-15 |
Family
ID=5423964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS857475A CS256670B1 (en) | 1985-10-19 | 1985-10-19 | Wiring to measure pulse frequency difference |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS256670B1 (en) |
-
1985
- 1985-10-19 CS CS857475A patent/CS256670B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CS747585A1 (en) | 1987-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3592376B2 (en) | Time interval measuring device | |
US3983481A (en) | Digital intervalometer | |
JP3434095B2 (en) | Frequency measuring device | |
US2954165A (en) | Cyclic digital decoder | |
US3675127A (en) | Gated-clock time measurement apparatus including granularity error elimination | |
EP0205743B1 (en) | Storage of data in compressed form | |
US3633202A (en) | Self-calibrating analog-to-digital converter | |
CS256670B1 (en) | Wiring to measure pulse frequency difference | |
US3430206A (en) | Control systems for constant proportion mixtures | |
US3237171A (en) | Timing device | |
US3478348A (en) | Analogue to digital converter | |
US3444462A (en) | Logic network and method for use in interpolating time interval counters | |
CS257511B1 (en) | Wiring to measure pulse frequency difference | |
CS247354B1 (en) | Wiring to measure pulse frequency difference | |
US3586836A (en) | Time-shared bidirectional pulse counter | |
US4354158A (en) | Circuit arrangement for generating a sampling pulse train for a periodic signal | |
US3890490A (en) | Digital data totalizer system | |
US3383498A (en) | Digital circuit | |
SU834848A1 (en) | Pulse train generator | |
SU1307440A1 (en) | Range meter of sequentially counted time intervals | |
SU269014A1 (en) | DIGITAL DEVICE FOR DETERMINATION OF THE PERIOD OF PERIOD OR DURABILITY OF IMPULSES | |
SU1001000A1 (en) | Time interval meter | |
SU783985A1 (en) | Device for recounting pulses with automatic selection of counting interval | |
JPS62214367A (en) | Pulse time measuring circuit | |
SU1425834A1 (en) | Device for measuring ratio of time intervals |