SU372708A1

SU372708A1 - ALL-UNION PAT-NTSH -. ^ XIII! ^^ G1A ^

Info

Publication number: SU372708A1
Application number: SU1661183A
Authority: SU
Inventors: Бунж А.
Priority date: 1971-05-31
Filing date: 1971-05-31
Publication date: 1973-03-01

Description

1one

Изобретение относитс к области автоматики и вычислительной техники.The invention relates to the field of automation and computing.

Известны измерители скорости счета импульсов , содержащие предварительный счетчик импульсов с переменным коэффициентом пересчета, соединенный с основным счетчиком импульсов, блок пам ти и схему «ИЛИ.Pulse counting meters are known that contain a preliminary pulse counter with a variable conversion factor, connected to the main pulse counter, a memory block and an OR circuit.

Предложенное устройство отличаетс от известных тем, что в него введены переключатель и дешифратор, входы которого соединены с выходами основного счетчика, а выходы дешифратора через переключатель подключены к схеме «ИЛИ, соединенной с блоком пам ти , выходы которого подключены ко входам предварительного счетчика.The proposed device differs from the known ones in that a switch and a decoder are entered, the inputs of which are connected to the outputs of the main counter, and the outputs of the decoder through the switch are connected to the OR circuit connected to the memory unit whose outputs are connected to the inputs of the preliminary counter.

Это позволило расширить функциональные возможности устройства.This allowed to expand the functionality of the device.

Блок-схема устройства приведена на чертеже .The block diagram of the device shown in the drawing.

Устройство содержит предварительный счетчик импульсов /, основной счетчик импульсов 2, блок пам ти 3, схему «ИЛИ 4, переключатель 5 и дешифратор 6.The device contains a preliminary pulse counter /, the main pulse counter 2, the memory block 3, the circuit OR 4, the switch 5 and the decoder 6.

Устройство работает следующим образом.The device works as follows.

В исходном состо нии, перед началом цикла измерени счетчики / и 2 и блок пам ти 3 устанавливаютс в нулевое состо ние. С поступлением импульсов на вход счетчика / они дел тс на коэффициент пересчета, соответствующий нулевому состо нию триггеров блокаIn the initial state, before the start of the measurement cycle, the counters / and 2 and the memory block 3 are set to the zero state. With the arrival of pulses at the input of the counter / they are divided by a conversion factor corresponding to the zero state of the block triggers

пам ти 3, и подаютс на счетчик 2 до тех пор, пока в его триггерах будет записано число, которое заранее было установлено на первом переключателе выбора точек перегиба аппроксимирующих пр мых. При этом сигнал через схему «ИЛИ 4 подаетс на блок пам ти 5 и переводит триггеры этого блока в состо ние «1, чем измен етс коэффициент пересчета счетчика 1.the memory 3, and is fed to the counter 2 until its triggers record the number that was previously set on the first switch of the selection of inflection points of the approximating lines. In this case, the signal through the "OR 4" circuit is applied to the memory block 5 and transfers the triggers of this block to the state "1, what changes the conversion factor of the counter 1.

10ten

Переключатель 5 служит дл получени регулируемой нелинейной характеристики. Число переключателей 5 и объем блока пам ти 3 определ ютс от необходимого числа аппроксимирующих пр мых в зависимости от заданного диапазона и точности.The switch 5 serves to obtain a controlled non-linear characteristic. The number of switches 5 and the size of the memory block 3 are determined from the required number of approximating direct, depending on the set range and accuracy.

При необходимости получени заранее заданной (нерегулируемой) нелинейной характеристики входы схемы «ИЛИ 4 подключаютс непосредственно к соответствующим выходам дешифратора 6 без переключателей 5. Запись числа в счетчиках / и 2 импульсов может производитьс как в двоичном, так и в двоично-дес тичном коде.If it is necessary to obtain a predetermined (unregulated) nonlinear characteristic, the inputs of the OR 4 circuit are connected directly to the corresponding outputs of the decoder 6 without switches 5. The number in the counters / and 2 pulses can be written in either binary or binary-ten code.

Счетчик / имеет свои переключатели дл установки необходимого коэффициента пересчета раздельно дл каждого состо ни блока пам ти 3. Счетчик / производит деление входных импульсов на коэффициент пересчета, соответствующий первому состо нию триггеров блока пам ти 3 до тех пор, пока в триггерах счетчика 2 будет записапо число, заранее установленное на втором переключателе 5. При этом сигнал через схему «ИЛИ 4 переводит триггеры блока пам ти 3 в состо ние «2, чем измен етс коэффициент пересчета счетчика 1 и т. д.The counter / has its own switches for setting the required conversion factor separately for each state of the memory block 3. The counter / divides the input pulses by the conversion factor corresponding to the first state of the triggers of the memory block 3 until the triggers of the counter 2 record the number preset on the second switch 5. At the same time, the signal through the "OR 4" circuit transfers the triggers of the memory block 3 to the state "2, what changes the conversion rate of the counter 1, etc.

В конце цикла измерени происходит остановка счета, и в счетчике 2 будет записан результат , который можно переписать в выходной блок пам ти 3, чем достигаетс совмещение функции измерител скорости счета и нелинейного функционального преобразовател и обеспечиваетс линейно-кусочна аппроксимаци нелинейной функции.At the end of the measurement cycle, the counting stops, and the result 2 is recorded in the counter 2, which can be rewritten in the output memory 3, which achieves a combination of the function of the count rate meter and the nonlinear functional converter and provides a linear piecewise approximation of the nonlinear function.

Предмет изобретени Subject invention

Измеритель скорости счета импульсов, содержащий предварительный счетчик импульсов с переменным коэффициентом пересчета, соединенный с основным счетчиком импульсов ,, блок пам ти и схему «ИЛИ, отличающийс тем, что, с целью расширени функциональных возможностей устройства, в него введены переключатель и дещифратор, входы которого соединены с выходами основного счетчика , а выходы дешифратора через переключатель подключены к схеме «ИЛИ, соединенной с блоком пам ти, выходы которого подключены ко входам предварительного счетчика .A pulse count meter, containing a preliminary pulse counter with a variable conversion factor, connected to the main pulse counter, a memory block and an OR circuit, characterized in that, in order to expand the functionality of the device, a switch and a decryptor are entered into it, whose inputs connected to the outputs of the main counter, and the outputs of the decoder are connected via a switch to the OR circuit connected to a memory unit whose outputs are connected to the inputs of the preliminary counter.

Входentrance