SU425343A1

SU425343A1 - FREQUENCY CONVERTER CODE

Info

Publication number: SU425343A1
Application number: SU1784202A
Authority: SU
Original assignee: В. Г. Сердюков, Г. Н. Орлов , О. А. Скр бин
Priority date: 1972-05-16
Filing date: 1972-05-16
Publication date: 1974-04-25

Description

,1,one

Изобретение относитс к вычислительной и измерительной технике.The invention relates to computing and measuring technology.

Известен преобразователь частота-код, содержащий генератор импульсов, блок управлени , регистр-счетчик и два двоичных счетчика с ключами на входе, сигнальные входы которых соединены со входом преобразовател , а управл ющие - с выходами олока управлени .The known frequency-code converter contains a pulse generator, a control unit, a register-counter and two binary counters with input keys, the signal inputs of which are connected to the converter input, and the control ones - to the control output terminals.

Однако известный преобразователь обеспечивает достаточную точность только при преобразовании сигнала с линейным законом изменени частоты.However, the known converter provides sufficient accuracy only when converting a signal with a linear law of frequency variation.

Целью изобретени вл етс повышение точности преобразовани сигнала с нелинейным законом изменени частоты.The aim of the invention is to improve the accuracy of signal conversion with the non-linear law of frequency variation.

Дл этого в преобразователь введены устройство сравнени кодов, схема «иЛИ, а также два цифровых частотомера, два управл емых делител частоты и две дополнительные ключевые схемы, образующие два отдельных канала, причем выходы двоичных счетчиков соединены со входами устройства сравнени кодов, выходы которого подключены к управл ющим входам частотомеров, сигнальные входы последних соединены с выходами ключей двоичных счетчиков, выходы частотомеров подключены к управл ющим входамTo do this, a code comparison device, an OR scheme, as well as two digital frequency meters, two controlled frequency dividers and two additional key circuits forming two separate channels are entered into the converter, with the outputs of binary counters connected to the inputs of the code comparison device whose outputs are connected to the control inputs of the frequency meters, the signal inputs of the latter are connected to the outputs of the keys of binary counters, the outputs of the frequency meters are connected to the control inputs

22

делителей частоты, сигнальные входы которых соединены с генератором импульсов, а выходы -с сигнальными входами дополнительных ключевых схем, управл ющие входы последних подключены к управл ющим входам ключей счетчиков противоположпых каналов, выходы ключевых схем соединены со входами схемы «ИЛИ, выход которой подключен к счетному входу регистра-счетчика, цифровые входы которого соединены с соответствующими выходами одного из двоичных счетчиков.frequency dividers, the signal inputs of which are connected to a pulse generator, and the outputs are connected to the signal inputs of additional key circuits, the control inputs of the latter are connected to the control inputs of counter keys of opposite channels, the outputs of key circuits are connected to the inputs of the OR circuit, the output of which is connected to the counter the input of the register counter, the digital inputs of which are connected to the corresponding outputs of one of the binary counters.

На чертеже приведена блок-схема преобразовател .The drawing shows a block diagram of the Converter.

Иреобразователь работает следующим образом .The inverter works as follows.

В исходном состо нии ключи 1 и 2 закрыты, и все счетчики и резистры установлены в исходное состо ние. По сигналу «начало преобразовани , поступающему со входа 3 в блок управлени 4, последний открывает ключ 1 на врем Тп- Двоичный счетчик 5 отсчитает за это врем среднее значение частоты /г сигнала со входа 6 с точностью, определ емой длительностью Ги и конечной нелинейностью частоты сигнала. Во втором цикле длительностью Ти открываетс ключ 2, и двоичный счетчик 7 отсчитывает среднее значение частоты /г+1. При этом, когда содержимое счетчика 7 от начала его работы сравн етс с содержимым счетчика 5, отсчитанным в предыдущем цикле, схема сравнени кодов 8 вырабатывает сигнал, открывающий селектор частотомера 9, который за оставщеес врем цикла будет отсчитывать разницу Л/г1 ft+i - /1 и подавать ее на управл ющие входы управл емого делител частоты 10. По окончании второго цикла содержимое счетчика 7 переписываетс в регистр-счетчик И. Работа преобразовател на последующих цикках осуществл етс аналогично, за исключением того, что содержимое счетчика 5 не переноситс в регистр 11. Установка коэффициентов делени управл емых делителей частоты 12 и 10 осуществл етс от частотомеров 13 и 9 соответственно в четном и нечетном циклах обратно пропорционально значению кодов Д/п. Импульсы от геператора импульсов 14 через ключевые схемы 15 и 16, открываемые в соответствующих циклах, а также через схему «ИЛИ 17 поступают на счетный вход регистра-счетчика 11, измен его содержимое пропорционально приращению частоты входного сигнала, определ емому конечной величиной нелинейности изменени частоты во времени. Значение кода частоты входного сигнала снимаетс в любой момент времени с выходов 18 регистра 11 по сигналу «считывание со входа 19.In the initial state, the keys 1 and 2 are closed, and all the counters and resistors are reset. According to the signal "start of conversion coming from input 3 to control unit 4, the latter opens key 1 for the time Tn-Binary counter 5 counts during this time the average value of frequency / g of signal from input 6 with an accuracy determined by the duration Gu and final frequency nonlinearity signal. In the second cycle, the duration T, opens key 2, and binary counter 7 counts the average frequency / g + 1. At the same time, when the contents of counter 7 from the beginning of its operation are compared with the contents of counter 5, counted out in the previous cycle, the comparison circuit of codes 8 generates a signal that opens the selector of frequency meter 9, which for the remaining cycle time will count the difference L / h1 ft + i - / 1 and feed it to the control inputs of the controlled frequency divider 10. At the end of the second cycle, the contents of counter 7 are rewritten into register-counter I. The operation of the converter on subsequent cycles is similar, except that the counter 5 is not transferred to the register 11. The setting of the division factors of the controlled frequency dividers 12 and 10 is carried out from the frequency meters 13 and 9, respectively, in the even and odd cycles inversely proportional to the value of the A / D codes. The pulses from the pulse generator 14 through the key circuits 15 and 16, opened in the corresponding cycles, as well as through the OR 17 circuit, arrive at the counting input of the register-counter 11, changing its content in proportion to the frequency increment of the input signal determined by the final nonlinearity value of the frequency change in of time. The code value of the input signal is removed at any time from the outputs 18 of the register 11 by the signal "read from the input 19.

Таким образом осуществл етс преобразование сигнала с нелинейным законом изменени частоты в щироком диапазоне при высоком быстродействии.Thus, the signal is transformed with a nonlinear law of frequency variation in a wide range at high speed.

П|редмет изобретени P | redmet invention

Преобразователь частота-код, содержащий генератор импульсов, блок управлени , регистр-счетчик и два двоичных счетчика с ключами на входе, сигнальные входы которых соединены со входом преобразовател , а управл ющие - с выходами блока управлени , от личающийс тем, что, с целью новыщени A frequency-code converter containing a pulse generator, a control unit, a register counter and two binary counters with input keys, the signal inputs of which are connected to the converter input, and the control inputs - with the outputs of the control unit differing in that

точности преобразовани сигнала с нелинейным законом изменени частоты, в него введены устройство сравнени кодов, схема «ИЛИ, а также два цифровых частотомера, два управл емых делител частоты и две дополнительные ключевые схемы, образующие два отдельных канала, причем выходы двоичных счетчиков соединены со входами устройства сравнени кодов, выходы которого подключены к управл ющим входам частотомеров , сигнальные входы последних соединены с выходами ключей двоичных счетчиков, выходы частотомеров подключены к управл ющим входам делителей частоты, сигнальные входы которых соединены с генератором импульсов , а выходы - с сигнальными входами дополнительных ключевых схем, управл ющие входы последних подключены к управл ющим входам ключей счетчиков противоположных каналов, выходы ключевых схем соединены со входами схемы «ИЛИ, выход которой подключен к счетному входу регистрасчетчика , цифровые входы которого соединены с соответствующими выходами одного из двоичных счетчиков.accuracy of signal conversion with a non-linear frequency change law; a code comparison device, an OR scheme, as well as two digital frequency meters, two controllable frequency dividers and two additional key circuits forming two separate channels, the outputs of binary counters connected to the device inputs comparison of the codes, the outputs of which are connected to the control inputs of the frequency meters, the signal inputs of the latter are connected to the outputs of the keys of binary counters, the outputs of the frequency meters are connected to the control input m frequency dividers, the signal inputs of which are connected to a pulse generator, and the outputs are connected to the signal inputs of additional key circuits, the control inputs of the latter are connected to the control inputs of counter keys of opposite channels, the outputs of key circuits are connected to the inputs of the OR circuit, the output of which is connected to the counting input of the register, the digital inputs of which are connected to the corresponding outputs of one of the binary counters.

9с59c5

о 19about 19