CS245826B1

CS245826B1 - Wiring to adjust the signal from the incremental encoder

Info

Publication number: CS245826B1
Application number: CS155085A
Authority: CS
Inventors: Ivan Jandl
Original assignee: Ivan Jandl
Priority date: 1985-03-06
Filing date: 1985-03-06
Publication date: 1986-10-16

Abstract

Řešení se týká zapojení pro úpravu signálu z inkrementálního snímače. Podstatou řešení je vytvoření zapojení se dvěma klopnými obvody, z nichž první je blokován, snímá-li inkrementální snímač pohyb v záporné oblasti a druhý je blokován, snímá-li inkrementální snímač pohyb v kladné oblasti. Klopné obvody jsou napojeny na logickou síť součinových obvodů, vytvářejících přímou a komutovanou cestu signálu tak, že pohyb od nuly do kladných i záporných hodnot je načítáván jako přímá odchylka od nuly, přičemž z Q výstupů klopných obvodů se odvodí indikace znaménka plus a minus. Řešení je možno s výhodou využít u všech zařízení, používajících inkrementální snímače, snímající odchylku od nuly v kladném i záporném směru.The solution concerns a circuit for adjusting the signal from an incremental encoder. The essence of the solution is to create a circuit with two flip-flops, the first of which is blocked if the incremental encoder senses movement in the negative range and the second is blocked if the incremental encoder senses movement in the positive range. The flip-flops are connected to a logic network of product circuits, creating a direct and commutated signal path so that movement from zero to positive and negative values is read as a direct deviation from zero, while the plus and minus sign indication is derived from the Q outputs of the flip-flops. The solution can be advantageously used in all devices using incremental encoders that sense deviation from zero in both the positive and negative directions.

Description

Vynález se týká zapojení pro úpravu signálu z inkrementálního snímače.The invention relates to a circuit for adjusting a signal from an incremental encoder.

Jsou známa zapojení inkrementálních snímačů, na jejichž výstupy jsou připojeny vratné čítače. Tyto čítače mají vstup pro čítání vpřed a vstup pro čítání vzad a na tytot vstupy je možno přímo přivést signály z elektroniky inkrementálního snímače. Elektronika inkrementálního snímače zpracovává signály z inkrementálního snímače tak, že z fázově posunutých signálů vytvoří dva oddělené signály, obsahující impulsy, odpovídající posuvu čidla o nejmenší registrovaný úsek, to jest přírůstek či inkrement, v kladném či záporném směru.It is known to connect incremental encoders to whose outputs return counters are connected. These counters have a forward count input and a reverse count input, and signals from the incremental encoder electronics can be directly input to these inputs. The incremental encoder electronics process the signals from the incremental encoder by creating two separate signals from the phase shifted signals containing pulses corresponding to the displacement of the encoder by the smallest registered segment, i.e. increment or increment, in the positive or negative direction.

Nevýhody dosavadního stavu spočívají zejména v tom, že výstupní údaj čítače odpovídá skutečné hodnotě přesunutí inkrementálního snímače pouze v oblasti kladných hodnot. V oblasti záporných hodnot se jednotlivé inkrementy odečítají od maximálního rozsahu čítače, čímž se v případě přímého připojení dekodéru zobrazovače na výstupy čítače na zobrazovači nezobrazí přímá odchylka od nulové polohy se záporným znaménkem, ale hodnota doplňku této odchylky od maximálního rozsahu čítače.The disadvantages of the prior art are, in particular, that the output of the counter corresponds to the actual displacement value of the incremental encoder only in the positive value range. In the negative value range, the individual increments are subtracted from the maximum counter range, so that when the display decoder is directly connected to the counter outputs on the display, it will not show the direct deviation from the zero position with a negative sign.

Tuto nevýhodu dosavadního stavu odstraňuje zapojení pro úpravu signálu z inkrementálního snímače podle vynálezu, jehož podstatou je, že je tvořeno prvním klopným obvodem, spojeným svým nastavovacím vstupem s výstupem prvního součinového obvodu, svým výstupem Q s prvním vstupem druhého součinového obvodu a s druhým vstupem třetího součinového obvodu svým výstupem Q s prvním vstupem čtvrtého součinového obvodu a s výstupní svorkou ovládání znaménka plus a svým nulovacím vstupem s nulovací vstupní svorkou a s nulovacím vstupem druhého klopného obvodu, který je spojen svým nastavovacím vstupem s výstupem čtvrtého součinového obvodu, svým výstupem Q s druhým vstupem pátého součinového obvodu a s prvním vstupem šestého součinového obvodu a svým výstupem Q s druhým vstupem prvního součinového obvodu a s výstupní svorkou ovládání znaménka minus, přičemž první součinový obvod je svým prvním vstupem spojen se svorkou kladného vstupu, s druhým vstupem druhého součinového obvodu a s prvním vstupem pátého součinového obvodu, čtvrtý součinový obvod je svým druhým vstupem spojen se svorkou záporného vstupu, s druhým vstupem šestého součinového obvodu a s prvním vstupem třetího součinového obvodu je spojen s prvním vstupem sedmého součinového obvodu, sedmý součinový obvod je spojen svým výstupem s výstupní svorkou čítání vpřed a svým druhým vstupem s výstupem šestého součinového obvodu, výstup třetího součinového obvodu je spojen s druhým vstupem osmého součinového obvodu a osmý součinový obvod je spojen svým prvním vstupem, s výstupem pátého součinového obvodu a svým výstupem s výstupní svorkou čítání vzad. Výhodné přitom je, jestliže mezi společný bod prvního vstupu prvního součinového obvodu se svorkou kladného vstupu a společný bod druhého vstupu druhého součinového obvodu s prvním vstupem pátého součinového obvodu je zapojen první zpožďovací obvod a mezi společný bod druhého vstupu čtvrtého součinového obvodu se svorkou záporného vstupu a společný bod druhého vstupu šestého součinového obvodu s prvním vstupem třetího součinového obvodu je zapojen druhý zpožďovací obvod.This disadvantage of the prior art is overcome by the signal conditioning circuit of the incremental encoder according to the invention, which consists of a first flip-flop connected by its adjusting input to the output of the first product circuit, its output Q to the first input of the second product circuit and the second input to the third product. circuit with its output Q with the first input of the fourth product circuit and with the plus sign output terminal and its reset input with the reset input terminal and with the reset input of the second flip-flop connected with its setting input to the output of the fourth product circuit with its output Q with the second input of the fifth the first product of the sixth product circuit and its output Q with the second input of the first product circuit and the minus sign output terminal, the first product circuit being its first input only with the positive input terminal, with the second input of the second product circuit, and with the first input of the fifth product circuit, the fourth product circuit is connected with its second input to the negative input terminal, with the second input of the sixth product circuit and with the first input of the third product circuit product circuit, the seventh product circuit is coupled by its output to the forward count output terminal and its second input to the output of the sixth product circuit, the third product circuit output is coupled to the second input of the eighth product circuit and the eighth product circuit is coupled to its first input product circuit and its output with the counting output terminal backward. Advantageously, a first delay circuit is connected between the common point of the first input of the first product circuit with the positive input terminal and the common point of the second input of the second product circuit with the first input of the fifth product circuit and between the common point of the second input of the fourth product circuit with the negative input terminal. a common point of the second input of the sixth product circuit with the first input of the third product circuit is connected to the second delay circuit.

Výhoda zapojení pro úpravu signálu z inkrementálního snímače podle vynálezu spočívá zejména v tom, že po jeho vložení mezi elektroniku vyhodnocující signál z inkrementálního snímače a vstupy čítačů bude zobrazovač, připojený přes dekodér na výstupy čítače, zobrazovat skutečnou hodnotu přesunutí inkrementálního snímače od nulové polohy v obou směrech včetně znaménka.The advantage of the circuit for adjusting the signal from the incremental encoder according to the invention is that after insertion between the incremental encoder signal and the counter inputs, the display connected via the decoder to the counter outputs will display the actual value of the incremental encoder offset from zero directions including the sign.

Vynález bude dále podrobněji popsán podle přiloženého výkresu, na němž je znázorněno příkladné provedení zapojení elektronického obvodu pro úpravu signálu z inkrementálního snímače podle vynálezu.The invention will now be described in more detail with reference to the accompanying drawing, in which an exemplary embodiment of an electronic circuit for adjusting a signal from an incremental encoder according to the invention is shown.

Příkladné provedení zapojení pro úpravu signálu z inkrementálního snímače podle vynálezu, je na obrázku vytvořeno vzájemným propojením dvou klopných obvodů, dvou zpožďovacích obvodů a osmi součinových obvodů. Přitom je první klopný obvod 1 spojen svým nastavovacím vstupem s výstupem prvního součinového obvodu 2, svým výstupem Q s prvním vstupem druhého součinového obvodu Sas druhým vstupem třetího součinového obvodu 4, svým negovaným výstupem Q s prvním vstupem čtvrtého součinového obvodu 5 a s výstupní svorkou 6 ovládání znaménka plus a svým nulovacím vstupem s nulovací vstupní svorkou 7 a s nulovacím vstupem druhého klopného obvodu 8. Druhý klopný obvod 8 je spojen svým nastavovacím vstupem s výstupem štvrtého součinového obvodu 5, svým výstupem Q s druhým vstupem pátého součinového obvodu 9 a s prvním vstupem šestého součinového obvodu 10 a svým negovaným výstupem Q s druhým vstupem prvního součinového obvodu 2 a s výstupní svorkou 11 ovládání znaménka minus. První součinový obvod 2 je svým prvním vstupem spojen se svorkou 12 kladného vstupu a se vstupem prvního zpožďovacího obvodu 13. Čtvrtý součinový obvod 5 je svým druhým vstupem spojen se svorkou 14 záporného vstupu a se vstupem druhého zpožďovacího obvodu 15. První zpožďovací obvod 13 je svým výstupem spojen s druhým vstupem druhého součinového obvodu 3 a s prvním vstupem pátého součinového obvodu 9. Druhý zpožďovací obvod 15 je svým výstupem spojen s prvním vstupem třetího součinového obvodu 4 a s druhým vstupem šestého součinového obvodu 10. Výstup druhého součinového obvodu 3 je spojen 's prvním vstupem sedmého součinového obvodu 16, který je spojen svým výstupem s výstupní svorkou 17 čítání vpřed a svým druhým vstupem s výstupem šestého součinového obvodu 10. Výstup třetího součinového obvodu 4 je spojen s druhým vstupem osmého součinového obvodu 18, který je spojen svým prvním vstupem s výstupem pátého součinového obvodu 9 a svým výstupem s výstupní svorkou 19 čítání vzad.An exemplary embodiment of a signal conditioning circuit from an incremental encoder according to the invention is formed by interconnecting two flip-flops, two delay circuits, and eight product circuits. The first flip-flop 1 is connected by its adjusting input to the output of the first product circuit 2, its output Q to the first input of the second product circuit Sas by the second input of the third product circuit 4, its negated output Q to the first input of the fourth product circuit 5 plus sign and its reset input with reset input terminal 7 and reset input of the second flip-flop 8. The second flip-flop 8 is connected by its setting input to the output of the fourth product circuit 5, its output Q to the second input of the fifth product circuit 9 and the first input to the sixth product. circuit 10 and its negated output Q with the second input of the first product circuit 2 and the output terminal 11 of the minus sign control. The first product circuit 2 is connected by its first input to the positive input terminal 12 and the input of the first delay circuit 13. The fourth product circuit 5 is connected by its second input to the negative input terminal 14 and the input of the second delay circuit 15. The first delay circuit 13 is an output connected to the second input of the second product circuit 3 and to the first input of the fifth product circuit 9. The second delay circuit 15 is outputted to the first input of the third product circuit 4 and to the second input to the sixth product circuit 10. the input of the seventh product circuit 16, which is connected by its output to the counting output terminal 17 and by its second input to the output of the sixth product circuit 10. The output of the third product circuit 4 is connected to the second input of the eighth product circuit 18 out up the fifth product circuit 9 and its output with the reverse counting output terminal 19.

V činnosti příkladného provedení zapojení pro úpravu signálu z inkrementálního snímače podle vynálezu se signál z elektroniky snímače, odpovídající pohybu v kladném smyslu, přivádí na vstupní svorku 12 kladného vstupu a odtud na vstup prvního zpožďovacího obvodu 13 a na první vstup prvního součinového obvodu 2, zatímco signál z elektroniky snímače, odpovídající pohybu v záporném smyslu, se přivádí na svorku 14 záporného vstupu a odtud na vstup druhého zpožďovacího obvodu 15 a současně na druhý vstup čtvrtého součinového obvodu 5. První signál, přicházejíc! ze svorky 12 kladného vstupu přes první součinový obvod 2 na nastavovací vstup prvního klopného obvodu 1 tento obvod nastaví a současně prostřednictvím signálu z negovaného výstupu Q prvního klopného obvodu 1 přes čtvrtý součinový obvod 5 zablokuje druhý klopný obvod 8. Přijde-li jako první signál ze svorky 14 záporného vstupu přes čtvrtý součinový obvod 5 na nastavovací vstup druhého klopného obvodu 8, pak tento signál nastaví druhý klopný obvod 8 a prostřednictvím signálu z negovaného výstupu Q přes první součinový obvod 2 zablokuje první klopný obvod 1. Takto je zajištěno, že v nastaveném stavu může být současně pouze jeden ze dvojice klopných obvodů 1 a 8. Logická sít, vytvořená druhým, třetím, pátým, šestým, sedmým a osmým součinovým obvodem 3, 4, 9, 10, 16 a 18 pak vytváří dvě možné cesty signálů a to přímou přes druhý a třetí součinový obvod 3 a 4, používanou tehdy, objeví-li se po vynulování zapojení podle vynálezu jako první impuls na svorce 12 kladného vstupu, nebo komutovanou přes pátý a šestý součinový obvod 9 a 10 používanou tehdy, objeví-li se po vynulování zapojení podle vynálezu, jako první impuls na svorce 14 záporného vstupu. Přijde-li tedy za stavu, kdy jsou první i druhý klopný obvod 1 a 8 vygumovány na svorku 12 kladného vstupu impuls, zablokuje se druhý klopný ýobvod 8 a na výstupu Q prvního klopného obvodu 1 se objeví impuls, který nastaví druhý součinový obvod 3 a třetí součinový obvod 4. Impuls ze svorky 12 kladného vstupu, zpožděný prvním zpožďovacím obvodem 13 a přicházející takto na druhý vstup druhého součinového obvodu 3 až po jeho nastavení prochází druhým součinovým obvodem 3 a sedmým součinovým obvodem 16 na svorku 17 čítání vpřed spojenou se vstupem čítání vpřed neznázorněného čítače. Přijde-li za tohoto stavu prvního a druhého klopného obvodu 1 a 8 další impuls na svorku 12 kladného vstupu, projde stejnou cestou až na svorku 17 čítání vpřed a do připojeného neznázorněného čítače se zaznamená jako druhý inkrement. Přijde-li pak za téhož stavu prvního a druhého klopného obvodu 1 a 8 impuls na svorku 14 záporného vstupu, nedostane se přes zablokovaný čtvrtý součinový obvod 5 na druhý klopný obvod 8, ale dostane se přes druhý zpožďovací obvod 15, již dříve nastavený třetí součinový obvod 4 a osmý součinový obvod 18 na svorku 19 čítání vzad neznázorněného čítače. Další impuls ze svorky 14 záporného vstupu pak projde stejnou cestou na svorku 19 čítání vzad a na k ní připojený neznázorněný čítač. Je zřejmé, že jsou-li impulsy, přicházející na svorku 12 kladného vstupu, případně na svorku 14 záporného vstupu dostatečně dlouhé, je možno první, případně druhý zpožďovací obvod 13, 15 nahradit přímým galvanickým propojením. Dopoěítá-li čítač, připojený k výstupům zapojení podle vynálezu na nulu, vynuluje se automaticky celé zapojení podle vynálezu, a to s výhodou impulsem vzniklým při vynulování zobrazovače, připojeného přes dekodéry k výstupu neznázorněného čítače. Obdobně lze zapojení podle vynálezu vynulovat vynulováním zobrazovače například obsluhou. Přijde-li pak za vynulovaného stavu jako první impuls na svorku 14 záporného vstupu, zablokuje druhý součinový obvod 3 prostřednictvím signálu, přicházejícího z výstupu Q druhého klopného obvodu 8 první klopný obvod 1 a na výstupu Q druhého klopného obvodu 8 se objeví impuls, který nastaví pátý součinový obvod 9 a šestý součinový obvod 10. Impuls ze svorky 14 záporného vstupu, zpožděný druhým zpožďovacím obvodem 15 a přicházející takto na druhý vstup šestého součinového obvodu 10 až po jeho nastavení, prochází tímto šestým součinovým obvodem 10 a sedmým součinovým obvodem 18 na výstupní svorku 17 čítání vpřed. Přijde-li za tohoto stavu další impuls na svorku 12 kladného vstupu, nedostane se přes zablokovaný první součinový obvod 2 na první klopný obvod 1, ale dostane se přes první zpožďovací obvod 13, již dříve nastavený pátý součinový obvod 9 a osmý součinový obvod 18 na svorku 19 čítání vzad, spojenou se vstupem čítání vzad neznázorněného čítače. Takto tedy, snímá-li inkrementální snímač pohyb v záporné oblasti, načítává čítač záporné inkrementy do vstupu čítání vpřed a naopak kladné inkrementy, vznikající při snímání pohybu směrem k nulové poloze, do vstupu čítání vzad. Tím je dosaženo toho, že odchylka od nulové hodnoty je v zá245826 porné oblasi vyjádřena přímo a nikoli jako doplněk do maximálního rozsahu čítače. Indikace toho, probíhá-li pohyb v kladné či záporné oblasti, je odvozena od stavu prvního, případně druhého klopného obvodu 1, 8. Při pohybu v kladné oblasti je z Q výstupu prvního klopného obvodu 1 přiveden signál k výstupní svorce 6 ovládání znaménka plus, zatímco při pohybu v záporné oblasti je příslušný signál přiveden z Q výstupu druhého klopného obvodu 8 na vývstupní svorkou 11 ovládání znaménka minus.In an exemplary embodiment of an incremental encoder signal conditioning circuit according to the present invention, the positive electronics signal from the encoder electronics is applied to the positive input terminal 12 and thence to the first delay circuit 13 and the first input of the first product circuit 2, while the signal from the sensor electronics corresponding to the negative movement is applied to the negative input terminal 14 and from there to the input of the second delay circuit 15 and at the same time to the second input of the fourth product circuit 5. The first signal coming! from the positive input terminal 12 via the first product circuit 2 to the adjusting input of the first flip-flop 1, adjusts this circuit and simultaneously blocks the second flip-flop 8 via the negated output Q of the first flip-flop 1 via the fourth product circuit 5. the negative input terminals 14 through the fourth product circuit 5 to the adjusting input of the second flip-flop 8, then this signal sets the second flip-flop 8 and blocks the first flip-flop 1 through the negated output Q signal through the first flip-flop 2. only one of a pair of flip-flops 1 and 8 can be present at the same time. The logical network created by the second, third, fifth, sixth, seventh and eighth product circuits 3, 4, 9, 10, 16 and 18 creates two possible signal paths. directly through the second and third product circuits 3 and 4, used when they occur after resetting the wiring according to the invention as the first pulse on the positive input terminal 12, or commuted via the fifth and sixth product circuits 9 and 10 used when it appears after the reset of the wiring according to the invention, as the first pulse on the negative input terminal 14. Thus, if a pulse arrives at the positive input terminal 12 when both the first and second flip-flops 1 and 8 are pulled, the second flip-flop 8 is blocked and the output Q of the first flip-flop 1 is pulsed to set the second product circuit 3 and The third product circuit 4. The pulse from the positive input terminal 12, delayed by the first delay circuit 13 and arriving at the second input of the second product circuit 3 after its setting, passes through the second product circuit 3 and the seventh product circuit 16 to the forward count terminal 17 connected to the count input. forward counter (not shown). If, in this state of the first and second flip-flops 1 and 8, a further pulse arrives at the positive input terminal 12, it goes the same way up to the counting terminal 17 forward and is recorded as a second increment in the connected counter (not shown). If, then, in the same state of the first and second flip-flops 1 and 8, a pulse arrives at the negative input terminal 14, the second flip-flop 8 does not pass through the latched fourth product circuit 5 but passes through the second delay circuit 15. the circuit 4 and the eighth product circuit 18 to the counting terminal 19 of the counter (not shown). A further pulse from the negative input terminal 14 then passes the same path to the reverse counting terminal 19 and a counter (not shown) connected thereto. Obviously, if the pulses arriving at the positive input terminal 12 or the negative input terminal 14 are sufficiently long, the first or second delay circuit 13, 15 can be replaced by a direct galvanic connection. If the counter connected to the outputs of the circuit according to the invention reaches zero, the entire circuit according to the invention is automatically reset, preferably by the impulse generated by the reset of the display connected via the decoders to the output of the counter (not shown). Similarly, the circuit according to the invention can be reset by resetting the display, for example by the operator. If, in the reset state, the negative input terminal 14 arrives as the first pulse, the second product circuit 3 blocks the first flip-flop 1 from the output Q of the second flip-flop 8 and a pulse appears at the output Q of the second flip-flop 8. The fifth product circuit 9 and the sixth product circuit 10. The pulse from the negative input terminal 14, delayed by the second delay circuit 15 and arriving at the second input of the sixth product circuit 10 after its setting, passes through the sixth product circuit 10 and the seventh product circuit 18 terminal 17 counting forward. In this state, if another pulse arrives at the positive input terminal 12, it does not pass through the first latch circuit 2 to the first flip-flop 1, but passes through the first delay circuit 13, the previously set fifth product circuit 9 and the eighth product circuit 18 a reverse counting terminal 19 associated with a reverse counting input (not shown). Thus, when the incremental encoder senses movement in the negative region, the counter reads the negative increments into the forward input and the positive increments resulting from the motion sensing toward the zero position into the reverse counting input. This achieves that the deviation from the zero value is expressed directly in the porosity region and not as a complement to the maximum counter range. The indication of whether the movement in the positive or negative region is derived from the state of the first or second flip-flop 1, 8. When moving in the positive region, a signal is output from the Q output of the first flip-flop 1 to the plus terminal 6 control output. whereas, when moving in the negative region, the respective signal is applied from the Q output of the second flip-flop 8 to the output terminal 11 of the minus sign control.

Vynález je možno s výhodou využít u všech zařízení, používajících ikrementální snímače, snímající odchylku od nuly v kladném i záporném směru.The invention is advantageously applicable to all devices using incremental encoders sensing zero and negative deviation.

Claims

An incremental encoder signal conditioning circuit, characterized in that it comprises a first flip-flop (1) connected by its adjusting input to the output of the first product circuit (2), its output Q to the first input of the second product circuit (3) and the second input of the third product circuit (4), its output Q with the first input of the fourth product circuit (5) and the plus sign control terminal (6) and its reset input with the reset input terminal (7) and the reset input of the second flip-flop (8) which is connected by its setting input to the output of the fourth product circuit (5), its output Q to the second input of the fifth product circuit (9) and the first input of the sixth product circuit (10) and its output Q to the second input of the first product circuit (2) and with the output terminal (11) of the minus sign control, the first product circuit (2) being its first input only with the positive input terminal (12), with the second input of the second product circuit (3) and with the first input of the fifth product circuit (9), the fourth product circuit (5) is connected to the negative input terminal (14) with its second input the input of the sixth product circuit (10) and the first input of the third product circuit (4), the output of the second product circuit (3J) is connected to the first input of the seventh product circuit (16), the seventh product circuit (16) is connected to its output terminal ( 17) counting forward and having its second input with the output of the sixth product circuit (10), the output of the third product circuit (4) is coupled to the second input of the eighth product circuit (18) and the eighth product circuit (18J is coupled by its first input to the output of the fifth product circuit (9) and its output with back counting output terminal (19).

Wiring according to claim 1, characterized in that a common point of the first input of the first product circuit (2) with the positive input terminal (12) and a common point of the second product circuit (3) with the first input of the fifth product circuit (9) is connected a first delay circuit (13) and a second delay circuit is connected between the common second input point of the fourth product circuit (5) with the negative input terminal (14) and the common second input point of the sixth product circuit (10) with the first input of the third product circuit (4) (15).