CS253207B1

CS253207B1 - Wiring for measuring pulse difference

Info

Publication number: CS253207B1
Application number: CS836682A
Authority: CS
Inventors: Stanislav Feber; Ervin Tomanek; Karel Bocek
Original assignee: Stanislav Feber; Ervin Tomanek; Karel Bocek
Priority date: 1983-09-14
Filing date: 1983-09-14
Publication date: 1987-10-15
Also published as: CS668283A1

Abstract

Zapojení se týká měření diference počtu impulsů, zejména v soustavách číslicového řízení. Podstata zapojení složeného z čítače propojeného s předvolbou vícenásobným vedením, dále z řídicího vstupu a ze signálního vstupu záleží v tom, že řídicí vstup je spojen jednak s přenosovým vstupem předvolby a jednak s prvním vstupem klopného obvodu, signální vstup je spojen se vstupem čítače, jehož výstup je spojen s druhým vstupem klopného obvodu, první výstup tohoto klopného obvodu je spojen s prvním řídicím vstupem čítače, a druhý výstup tohoto klopného obvodu je spojen s druhým řídicím vstupem čítače, dále první výstup klopného obvodu je spojen se vstupem prvního znaménkového členu, a druhý výstup klopného obvodu je spojen se vstupem druhého znaménkového členu. Zapojení se uplatňuje tam, kde je žádoucí okamžitá indikace výsledku měření ve tvaru odchylky měřené a očekávané hodnoty včetně znaménka.The connection concerns the measurement of the difference in the number of pulses, especially in digital control systems. The essence of the connection consisting of a counter connected to a preselection by a multiple line, further from a control input and a signal input is that the control input is connected to the transmission input of the preselection and to the first input of the flip-flop, the signal input is connected to the input of the counter, the output of which is connected to the second input of the flip-flop, the first output of this flip-flop is connected to the first control input of the counter, and the second output of this flip-flop is connected to the second control input of the counter, further the first output of the flip-flop is connected to the input of the first sign element, and the second output of the flip-flop is connected to the input of the second sign element. The connection is used where an immediate indication of the measurement result in the form of the deviation of the measured and expected values including the sign is desired.

Description

Vynález se týká zapojení pro měření diference počtu impulsů v oblasti speciálních číslicových měřeni.The invention relates to a circuit for measuring the pulse number difference in the field of special digital measurements.

Jsou známa číslicová měření založená na čítání impulsů modulovaného signálu, který představuje měřenou veličinu. Jedná se o měření opakovaná, například po dobu časového intervalu konstantní délky, měření jednorázová apod. Nevýhodou těchto metod je nutnost dodatečného porovnávání výsledku měření s žádanou nebo očekávanou hodnotou sledované veličiny, jak je tomu například v oblasti číslicového řízení.Digital measurements are known based on counting the pulses of the modulated signal, which is the measured quantity. These are repeated measurements, for example for a time interval of a constant length, one-time measurements, etc. The disadvantage of these methods is the necessity of additional comparison of the measurement result with the desired or expected value of the monitored variable, as is the case of numerical control.

Tyto nevýhody odstraňuje zapojení pro měření diference počtu impulsů podle vynálezu složené z čítače propojeného s předvolbou vícenásobným vedením, dále z řídicího vstupu a ze signálního vstupu, jehož podstata spočívá v tom, že řídicí vstup je spojen jednak s přenosovým vstupem předvolby, a jednak s prvním vstupem klopného obvodu, signální vstup je spojen se vstupem čítače, jehož výstup je spojen s druhým vstupem klopného obvodu, první výstup tohoto klopného obvodu je spojen s prvním řídicím vstupem čítače, a druhý výstup tohoto klopného obvodu je spojen s druhým řídícím vstupem čítače, dále první výstup klopného obvodu je spojen se vstupem prvního znaménkového členu, a druhý výstup klopného obvodu je spojen se vstupem druhého znaménkového členu.These drawbacks are eliminated by the pulse-difference differential circuit according to the invention, consisting of a counter connected to the preselection via a multi-line, the control input and the signal input, which is based on the control input being connected to the preset transmission input and flip-flop input, a signal input is connected to a counter input whose output is coupled to a second flip-flop input, a first flip-flop output is coupled to a first counter control input, and a second flip-flop output is coupled to a second counter input, a first flip-flop output is coupled to the input of the first sign member, and a second flip-flop output is coupled to the input of the second sign member.

Předností zapojení pro měření diference počtu impulsů podle vynálezu je okamžité zobrazení výsledku měření ve tvaru odchylky změřené hodnoty od žádané nebo očekávané hodnoty sledované veličiny včetně znaménka, dosahované změnou pracovního režimu čítače při jeho přechodu nulovým stavem během čítání.The advantage of the circuit for measuring the pulse number difference according to the invention is the instantaneous display of the measurement result in the form of deviation of the measured value from the desired or expected value of the monitored variable including the sign achieved by changing the operating mode of the counter during its transition to zero.

Zapojení pro měřeni diference počtu impulsů podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde na obr. 1 je znázorněn základní princip zapojení a na obr, 2 optimální podoba tohoto zapojení pro praktické užití.The circuit for measuring the pulse number difference according to the invention is shown in the accompanying drawing in the exemplary embodiment, in which Fig. 1 shows the basic principle of the circuit and Fig. 2 shows the optimal form of this circuit for practical use.

Na obr. 1 je znázorněn řídicí vstup R spojený jednak s přenosovým vstupem 11 předvolby 2, a jednak s prvním vstupem 31 klopného obvodu 2· Signální vstup S je spojen se vstupem 20 čítače 2» propojeného s předvolbou 2 vícenásobným vedením 12.FIG. 1 shows the control input R connected to the transmission input 11 of the preset 2 and to the first input 31 of the flip-flop 2. The signal input S is connected to the input 20 of the counter 2 »connected to the preset 2 by the multiple line 12.

Výstup 23 čítače 2 je spojen s druhým vstupem 32 klopného obvodu 2· První výstup 33 klopného obvodu 2 je spojen s prvním řídicím vstupem 21 čítače 2, druhý výstup 34 klopného obvodu 2 je spojen s druhým řídicím vstupem 22 čítače 2, dále první výstup 33 klopného obvodu J3 je spojen se vstupem 41 prvního znaménkového členu 2, a druhý výstup 34 klopného obvodu 2 í^e spojen se vstupem 51 druhého znaménkového členu 2· Čítač 2 je vybaven vícenásobným vedením pro přenos stavu do dalšího členu například do výstupní paměti.The output 23 of the flip-flop 2 is connected to the second input 32 of the flip-flop 2; the first output 33 of the flip-flop 2 is connected to the first control input 21 of the flip-flop 2; J3 flip-flop is connected to the input of the sign 41 of the first member 2 and a second output 34 of the flip-flop 2 s ^e connected to the input 51 of the second member 2, the sign counter · 2 is equipped with multiple line for transmitting the state to another member for example to the output buffer.

Funkce zapojení podle obr. 1 je taková, že ve výchozím postavení se předpokládá vynulovaný stav čítače 2 ^a vynulovaný stav klopného obvodu 2·The function of the circuit shown in FIG. 1 is such that, by default, counter 2 ^and flip-flop 2 are assumed to be zero.

Žádaná hodnota počtu impulsů měřené veličiny se nastaví pomocí předvolby 2» řešené například pomocí soustavy vícepolohových přepínačů řazených do dekadické soustavy.The setpoint value of the number of pulses of the measured quantity is set by means of a preselection 2, solved, for example, by means of a set of multi-position switches arranged in the decimal system.

Přivedením signálu na řídicí vstup R, například signálu impulsního tvaru, přechází tento signál jednak na přenosový vstup 11 předvolby 2 ^a způsobí postavení čítače 2 do stavu odpovídajícímu žádané hodnotě počtu impulsů měřené veličiny, a jednak na první vstup 21 klopného obvodu 2» ^a způsobí definování stavu signálů na výstupech 21» 34 tohoto klopného obvodu, například jedničkový logický signál na prvním výstupu 33 a nulový logický signál na druhém výstupu 34.Applying a signal to the control input R, e.g., a signal pulse shaped signal passes both on the transmission input 11 presets 2 ^and causes ^the position counter 2 in a state corresponding to the desired value of the number of pulses measured quantity, and also to the first input 21 of flip-flop 2 ^»and how the the state of the signals at the outputs 21, 34 of this flip-flop, for example a one logic signal at the first output 33 and a zero logic signal at the second output 34.

Signály z těchto výstupů přecházejí na řídicí vstupy 21» 22 čítače 2» přičemž zmíněný jedničkový signál na prvním řídicím vsťupu 21 definuje pracovní režim - čítání V2ad čítače 2. Současně stav výstupů 21, 34 klopného obvodu 2 způsobuje vybuzení prvního znaménkového členu 2 ^se znaménkem minus, nebo druhého znaménkového členu 2 se znaménkem plus.The signals from these outputs pass to the control inputs 21, 22 of the counter 2, wherein the one signal at the first control input 21 defines the operating mode - counter V2ad of the counter 2. At the same time the outputs 21, 34 of the flip-flop 2 cause the first sign member 2 ^{to be} minus , or the second sign member 2 with the plus sign.

Přivedením měřeného signálu na signální vstup S přechází tento signál na vstup 20 čítače 2_, Předpokládá se, že měřený signál představuje měřenou veličinu ve tvaru časového sledu impulsů vyšších než je prahová hodnota vstupu čítače 2·By applying the measured signal to the signal input S, this signal passes to the input 20 of the counter 2. It is assumed that the measured signal represents a measured quantity in the form of a pulse train sequence higher than the counter input threshold 2.

Na konci testování měřeného signálu je výsledný stav čítače větší než je nula, například tehdy, když měřená veličina je menší než je žádaná a předvolbou měřená hodnota této veličiny. Znaménko odchylky, která je větší než je nula je záporná. Této záporné hodnotě odpovídá dříve definovaný stav klopného obvodu 2 ^s jedničkovou hodnotou logického signálu na prvním výstupu 33 a s nulovou hodnotou logického signálu na druhém výstupu 34.At the end of testing the measured signal, the resultant counter state is greater than zero, for example, when the measured quantity is less than the setpoint and the measured value of that quantity by default. A deviation sign that is greater than zero is negative. This negative value corresponds to the previously defined state of the flip-flop 2 ^with a single value of the logic signal at the first output 33 and a zero value of the logic signal at the second output 34.

Dosáhne-li během testování měřeného signálu čítač 2_ při čítání vzad nulového stavu, vznikne na výstupu 23 signál, který přechází na druhý vstup 32 a překlopí klopný obvod 3. Následkem toho je jednak změna pracovního režimu čítače 2 na čítání vpřed, a jednak změna znaménka odchylky, které se změní na kladné.If the counter 2 reaches a zero state during counting back during the measurement of the measured signal, a signal is output at output 23 that switches to the second input 32 and flips the flip-flop 3. As a result, the operating mode of counter 2 for forward counting is changed. deviations that turn positive.

Na konci testování měřeného signálu je výsledný stav čítače rovný odchylce měřené veličí ny od žádané hodnoty této veličiny, a má kladné znaménko definované překlopeným stavem klopného obvodu 2·At the end of the measured signal testing, the resulting state of the counter is equal to the deviation of the measured variable from the set point of this variable, and has a positive sign defined by the flipped state of the flip-flop 2 ·

Je zřejmé, že se předpokládají relativně malé odchylky, tj. odchylky menší než je žádaná hodnota měřené veličiny.Obviously, relatively small deviations are assumed, i.e. deviations less than the desired value of the measured quantity.

Na obr. 2 je řídicí vstup R se vstupy ostatních prvků spojen přes časový člen 2 ^sevstupem 61, s výstupem 63, ^s prvním impulsním výstupem 62, s druhým impulsním výstupem 64. Signální vstup představuje generátor impulsů G spojený se vstupem 20 čítače 2 P^es hradlo 2# jehož vstup 71 je spojen se zmíněným generátorem impulsů G, a jehož výstup 73 je spojen se vstupem 20 čítače 2*In Fig. 2, the control input R with the inputs of the other elements is connected via a timing member 2 ^{to an} input 61, an output 63, ^a first pulse output 62, a second pulse output 64. The signal input represents a pulse generator G connected to the input 20 of counter 2 P through gate 2 # whose input 71 is connected to said pulse generator G, and whose output 73 is connected to input 20 of the counter 2 *

Výstup 63 časového členu 6 je spojen s řídicím vstupem 72 hradla 7_. První impulsní výstup 62 časového členu 2 Ď^e spojen jednak s přenosovým vstupem 11 předvolby 2/ ^a jednak s prvním vstupem 31 klopného obvodu 2· Druhý impulsní výstup 64 časového členu 2 3^e spojen s přenosovým vstupem 81 paměti 2 propojené vícenásobným vedením 24 s čítačem 2.The output 63 of the timer 6 is connected to the control input 72 of the gate 7. The first pulse output 62 of timer 2 b ^e connectable to the transmission input 11 presets 2 / ^and with the first inlet 31 flip-flop 2 · The second pulse output 64 of timer 2 3 ^e connected to the transmission input 81 of memory 2 connecting multiple led by 24 with counter 2.

Zbývající část zapojení je shodná s obr. 1.The remaining part of the connection is identical to Fig. 1.

Logická skladba funkce časového členu 6 je taková, že přivedením libovolného signálu na vstup 61 tohoto časového členu 2 ^{se na} výstupu 63 tohoto členu vybudí signál konstantního časového trvání, například 1 sec.The logic of the function of timing element 6 is such that by applying any signal to input 61 of timing element 2 ^, a constant timing signal is generated at output 63 of this timing element, for example 1 sec.

Tento signál představuje vlastně čas měření čítáním impulsů z generátoru impulsů G, které po dobu časového trvání signálu na výstupu 63 a tedy na řídicím vstupu 72 hradla 2 přecházejí do čítače 2·In fact, this signal represents the measurement time by counting pulses from the pulse generator G, which for the time duration of the signal at output 63 and thus at the control input 72 of the gate 2 pass into the counter 2.

Na prvním impulsním výstupu 62 časového členu 2 vzniká impuls na začátku intervalu měření a způsobuje na přenosovém vstupu 11 přenos stavu předvolby 2 d° čítače 2 a zároveň definování klopného obvodu 2 pro čítání vzad.At the first pulse output 62 of timing element 2, a pulse is generated at the beginning of the measurement interval and causes the transmission input 11 to transmit the preset state 2 d ° of the counter 2 and at the same time to define the reverse counting circuit 2.

Na druhém impulsním výstupu 64 časového členu 2 vzniká impuls na konci intervalu měření a způsobuje na přenosovém vstupu 81 přenos stavu čítače 2 do paměti 2’A second pulse output 64 of timing element 2 generates a pulse at the end of the measurement interval and causes the transfer state 81 to transmit counter 2 status to the memory 2 '

Funkce klopného obvodu 2 3^e stejná jako u popisu k obr. 1, kde stav logických signálů na výstupech 21# 34 klopného obvodu 2 vybuzuje shodný stav znaménkových členů £, 2» například jedničkový logický signál na prvním výstupu 33 způsobuje vybuzení prvního znaménkového členu 4, se znaménkem minus, a jedničkový logický signál na druhém výstupu 34 způsobuje vybuzení druhého znaménkového členu 2 ^se znaménkem plus.The function of flip-flop 2 3 ^e same as in the description of FIG. 1 where the state of the logical signal at the output 21 # 34 flip-flop circuit 2 generates to the same state signed-members £ 2 »example are one-logic signal at a first output 33 causes the excitation of the first the sign member 4 , with a minus sign, and the one logic signal on the second output 34 causes the second sign member 2 ^with the plus sign ^{to be} excited.

Zapojení k měření diference počtu impulsů podle vynálezu se uplatňuje ve zvláštních případech číslicového měření, kde pro účely využití výsledků je žádoucí okamžitá indikace odchylky změřené a žádané hodnoty měřené veličiny včetně znaménka. Jedná se například o konkrétní využití v oblasti číslicového řízení složitých výrobních procesů, například ve válcovnách, členěných výrobních linkách a podobně.The circuitry for measuring the pulse number difference according to the invention is applied in special cases of digital measurement, where for the purpose of utilizing the results it is desirable to immediately indicate the deviation of the measured and setpoint value of the measured quantity including the sign. These are, for example, specific applications in the field of numerical control of complex production processes, for example in rolling mills, segmented production lines and the like.

Claims

A circuit for measuring the pulse number difference consisting of a counter connected to a preselection by a multi-line, a control input and a signal input, characterized in that the control input (R) is connected to a transmission input (11) of the preset (1); firstly, the first input (31) of the flip-flop (3), the signal input (S) is connected to the input (20) of the counter (2), the output (23) of which is connected to the second input (32) of the flip-flop (3); the output (33) of this flip-flop is connected to the first control input (21) of the counter (2), and the second output (34) of the flip-flop is connected to the second control input (22) of the counter (2), the first output (33) the flip-flop (3) is connected to the input (41) of the first sign member (4), and the second flip-flop (3) output (34) is connected to the input (51) of the second sign member (5).

2. The circuit of item 1 further comprising an output memory coupled to a multiple line counter, characterized in that the control input (R) is connected via an input (61) to a time member (6) whose first pulse output (62) is connected to a transmission a preset input (11) and a first flip-flop (3) first input (31), a signal input (S) being connected to an input (71) of a gate (7) whose output (73) is connected to an input (20) counter (2), the control input (72) of the gate (7) is connected to the output (63) of the timer (6), the second pulse output (64) of which is connected to the transmission input (81) of the output memory (8).