CS239607B1

CS239607B1 - Connection of graphic image color signal generator

Info

Publication number: CS239607B1
Application number: CS824404A
Authority: CS
Inventors: Dalibor Nemec; Karel Janu; Ivan Nesev; Petr Slovacek
Original assignee: Dalibor Nemec; Karel Janu; Ivan Nesev; Petr Slovacek
Priority date: 1982-06-14
Filing date: 1982-06-14
Publication date: 1986-01-16

Abstract

Vynález se týká grafických interaktivních systémů, mikropočítačových systémů, automatizační a výpočetní techniky a řeší zapojení ústředního členu, tj. generátoru grafických obrazových barevných signálů. Grafický procesor, složený ze dvou dvoubitových procesorových řezů řídí činnost celého generátoru. Vypoči.tává adresy a pozice bodů pro vytváření obrazů vektorů, vytváří efekt zvětšování a zmenšování obrazů a sám provádí i zápis, čtení a obnovování obsahu grafických pamětí. Tři grafické paměti pro uchování obrazů grafických útvarů v jednotlivých základních barevných složkách vytvářejí příslušné sériové obrazové signály. Systémový blok odděluje systémovou a vnitřní sběrnici. V pamětových registrech se uchovávají řídicí příznaky, parametry pro výpočet vektorů a atributů zobrazení. Vynálezu se použije v automatizační, výpočetní a řídicí technice při vytváření interaktivních grafických komplexů.The invention relates to graphic interactive systems, microcomputer systems, automation and computer technology and solves the connection of the central member, i.e. the generator of graphic image color signals. The graphic processor, consisting of two two-bit processor slices, controls the operation of the entire generator. It calculates the addresses and positions of points for creating vector images, creates the effect of enlarging and reducing images and itself performs writing, reading and restoring the contents of graphic memories. Three graphic memories for storing images of graphic forms in individual basic color components create the corresponding serial image signals. The system block separates the system and internal buses. Control flags, parameters for calculating vectors and display attributes are stored in the memory registers. The invention is used in automation, computing and control technology in creating interactive graphic complexes.

Description

Vynález se týká zapojení generátoru grafických obrazových barevných signálů, který je ústředním členem elektronické části barevných grafických displejů rastrového typu.BACKGROUND OF THE INVENTION The present invention relates to a circuitry of a graphical image color signal generator which is a central member of an electronic portion of a raster type color graphics display.

Je známo několik druhů zapojení generátoru grafických barevných displejů. U některých zapojení jsou připojeny grafické paměti obrazů jednotlivých barevných složek přímo na systémovou sběrnici displeje. Zápis grafických dat do těchto pamětí se provádí přímo systémovým procesorem displeje. Nevýhodou těchto zapojení je pomalá činnost při ukládání obrazů vektorů do grafických pamětí, protože je nutné, aby po systémové sběrnici probíhalo mnoho komunikací Jiná zapojení využívají pro tvorbu různých vzorků kreslených Čar a pro získání různého měřítka zobrazení grafických útvarů náročné obvody, vytvořené z čítačových a logických bloků. To má za následek vysokou cenu celého zařízení.There are several kinds of wiring of the graphical color display generator. In some connections, the graphics memories of the individual color components are connected directly to the system display bus. Graphic data is written to these memories directly by the system display processor. The disadvantage of these wiring is the slow operation of storing vector images in graphics memories because many system communications need to be made across the system bus. Other wiring uses sophisticated circuitry made of counter and logic to create different patterns of drawn lines and to scale the graphics. blocks. This results in a high cost of the entire device.

Novější zapojení využívají speciální grafické procesory, které slouží pouze k vytváření grafického obrazu. Nevýhodou těchto zapojení je, že pro udržování a obnovování obsahu grafických pamětí musí obsahovat displej, zvláštní obnovovací obvody. Paměti grafických útvarů musí obsahovat zvláštní vstupní datový kanál pro zápis dat do grafických pamětí. To opět zvyšuje cenu a složitost výsledného zařízení. Některá zapojení používají při řešení grafických procesorů speciální obvody vysoké integrace, jejichž nevýhodou je nedostupnost a vysoká cena.Newer connections use special graphics processors, which are used only to create a graphic image. The disadvantage of these connections is that they must contain a display, special refresh circuits to maintain and restore the contents of the graphics memories. Graphics object memories must contain a separate input data channel for writing data to graphics memories. This again increases the cost and complexity of the resulting device. Some circuits use special high-integration circuits for graphics processors, the disadvantage of which is unavailability and high cost.

Uvedené medostatky odstraňuje zapojení generátoru grafických obrazových barevných signálů podle vynálezu. Podstata vynálezu spočívá v tom, že první výstupní obrazová svorka zapojení je spojena se sériovým výstupem první grafické paměti, jejíž stykový řídicí vstup je spojen se stykovým řídicím vstupem třetí grafické paměti, stykovým vstupem atributového registru, se stykovým vstupem parametrového registru, se stykovým vstupem/výstupem řídicího registru, se stykovým vstupem/výstupem stykového bloku a se stykovým řídicím vstupem druhé grafické paměti.Said plugs eliminate the wiring of the graphical image color signal generator according to the invention. SUMMARY OF THE INVENTION The first circuit video output terminal is coupled to a serial output of a first graphics memory, whose interface control input is coupled to the interface control input of the third graphics memory, the attribute register contact input, the parameter register contact input, the contact input. a control register output, a contact input / output of the interface block, and a contact control input of the second graphics memory.

Sériový výstup druhé grafické paměti je spojen s druhou výstupní obrazovou svorkou zapojení. Třetí výstupní obrazová svorka zapojení je spojena se sériovým výstupem třetí grafic ké paměti, jejíž sběrnicový výstup je spojen se sběrnicovým výstupem druhé grafické paměti, se skupinovou sběrnicovou svorkou zapojení, se sběrnicovým vstupem/výstupem stykového bloku a se sběrnicovým výstupem první grafické paměti.The serial output of the second graphics memory is connected to the second output image terminal of the wiring. The third circuit output video terminal is coupled to the serial output of the third graphics memory, the bus output of which is coupled to the bus output of the second graphics memory, the group bus terminal, the bus I / O block and the bus output of the first graphics memory.

Řídicí vstup první grafické paměti je spojen s řídicím vstupem druhé grafické paměti, s řídicím vstupem třetí grafické paměti a se záznamovým výstupem řídicího bloku, jehož atributový vstup je spojen s atributovým výstupem atributového registru.The control input of the first graphics memory is coupled to the control input of the second graphics memory, the control input of the third graphics memory, and the control output of the control block whose attribute input is associated with the attribute output of the attribute register.

Řídicí vstup řídicího bloku je spojen se záznamovým výstupem grafického procesoru, jehož skupinový adresový výstup je spojen s adresovým vstupem první grafické paměti, s adresovým vstupem druhé grafické paměti a s adresovým vstupem třetí grafické paměti. Serializační vstup třetí grafické paměti je spojen se serializačním vstupem první grafické paměti, se serializačním vstupem druhé grafické paměti a se serializačním výstupem synchronizačního bloku, jehož hodinový výstup je spojen s hodinovým vstupem grafického procesoru.The control input of the control block is coupled to the recording output of the graphics processor, whose group address output is coupled to the address input of the first graphics memory, the address input of the second graphics memory, and the address input of the third graphics memory. The serialization input of the third graphics memory is coupled to the serialization input of the first graphics memory, to the serialization input of the second graphics memory, and to the serialization output of the sync block whose clock output is associated with the clock input of the graphics processor.

Parametrový vstup grafického procesoru je spojen s parametrovým výstupem parametrového registru. Řídicí výstup grafického procesoru je spojen s řídicím vstupem synchronizačního bloku, jehož synchronizační vstup je spojen se skupinovou synchronizační svorkou zapojení. Příznakový vstup/výstup řídicího registru je spojen s příznakovým vstupem/výstupem grafického procesoru, jehož parametrový vstup je spojen s parametrovým výstupem parametrového registru. Atributový výstup atributového registru je spojen s atributovým vstupem řídicího bloku.The parameter input of the graphics processor is connected to the parameter output of the parameter register. The control output of the graphics processor is coupled to the control input of the synchronization block, whose synchronization input is coupled to the group synchronization terminal of the circuit. The flag register input / output is connected to the flag input / output of the GPU whose parameter input is connected to the parameter output of the parameter register. The attribute output of the attribute register is associated with the attribute input of the control block.

Výhodou zapojení generátoru grafických obrazových barevných signálů podle vynálezu je, že ovládání grafických pamětí jednotlivých základních barevných složek se provádí jednoduchým způsobem grafickým procesorem. To umožňuje jednoduché vytvoření funkce zvětšování a zmenšování obrazu na barevné zobrazovací jednotce. Výhodná je i úspora zvláštního datového kanálu pro zápis dat obrazu vektoru do grafické paměti. Jednoduché je i vytváření různých vzorků Čar a měřítek těchto vzorků při vytváření vektorů. Snadný je i výběr barevných složek výsledného obrazu při zápisu. Také časování činnosti celého zapojení je velmi jednoduché. Je založeno na běžných a vždy dostupných synchronizačních signálech běžné zobrazovací rastrové jednotky. Výhodné je i připojení paralelních výstupů grafických pamětí přímo na systémovou sběrnici pro případnou archivaci grafických útvarů v přímé formě z grafických pamětí.The advantage of connecting the graphical picture color signal generator according to the invention is that the control of the graphic memories of the individual basic color components is carried out in a simple manner by the graphics processor. This makes it easy to create an image scaling function on the color display unit. It is also advantageous to save a separate data channel for writing vector image data into graphics memory. It is also easy to create different line patterns and scaling them to create vectors. It is also easy to select the color components of the resulting image when writing. Also the timing of the whole circuit is very simple. It is based on common and always available synchronization signals of a common display raster unit. It is also advantageous to connect parallel outputs of graphic memories directly to the system bus for eventual archiving of graphic formations in direct form from graphic memories.

Použití stykového bloku pro oddělení systémové a vnitřní sběrnice zkracuje dobu komunikací na nezbytné minimum. Celkové uspořádání generátoru grafických obrazových barevných signálů neomezuje výslednou pracovní rychlost, která je tak pouze závislá na rychlosti grafického procesoru. Celé zapojení využívá běžné a dostupné obvody, takže jeho výsledná cena je relativně nízká.The use of a contact block for system and internal bus separation reduces communication time to the minimum necessary. The overall arrangement of the graphics image color signal generator does not limit the resulting operating speed, which is thus only dependent on the speed of the graphics processor. The whole circuit uses common and available circuits, so its resulting cost is relatively low.

Příklad zapojení generátoru grafických barevných signálů podle vynálezu je v blokovém schématu znázorněn na připojeném výkresu.An example of the connection of the graphical color signal generator according to the invention is shown in the block diagram in the attached drawing.

V příkladě konkrétního provedení je grafický procesor 2 vytvořen jako osmnáctibitový mikropočítač, složený ze dvoubitových mikroprocesorových řezů a slouží jako řídicí blok celého zapojení. Synchronizační blok 2 je vytvořen jako blok čítačů a časovačů a slouží pro získání údajů nutných k vytvoření všech potřebných časových průběhů. Řídicí blok _3 je vytvořen jako sít logických hradel typu NAND a NOR, která v závislosti na signálech na atributovém vstupu 32 řídicího bloku _3 mění průchodnost řídicích signálů na jeho záznamový výstup 31. Řídicí registr 2 je vytvořen jako nárazová paměf pro záznam řídicích bitů ve směru od sběrnice ke grafickému procesoru 2 a opačně pro záznam stavových bitů.In an example of a particular embodiment, the graphics processor 2 is formed as an 18-bit microcomputer composed of two-bit microprocessor slices and serves as a control block for the entire circuit. The synchronization block 2 is formed as a counter and timer block and serves to obtain the data necessary to produce all the necessary time courses. The control block 3 is formed as a network of logic gates of the NAND and NOR type, which, depending on the signals at the attribute input 32 of the control block 3, changes the throughput of the control signals to its recording output 31. The control register 2 is formed as a burst memory for recording control bits in the direction from the bus to the graphics processor 2 and vice versa to record the status bits.

Parametrový registr J5 je vytvořen rovněž jako nárazová pamět pro postupné ukládání parametrů předávaných systémovým mikroprocesorovým blokem, který není na výkresu znázorněn. Parametry se předávají grafickému procesoru 2 pro vytvoření obrazů vektorů. Atributový registr 6. je vytvořen jako nárazová pamět pro zápis atributových údajů vytvářených obrazů vektorů. Stykový blok 7_ je vytvořen jako soustava obousměrných sběrnicových vysílačů a přijímačů pro oddělení systémové a vnitřní sběrnice. Všechny grafické paměti 9, 10 jsou stejné.The parameter register 15 is also provided as a burst memory for sequentially storing the parameters transmitted by the system microprocessor block, not shown in the drawing. The parameters are passed to the graphics processor 2 to create vector images. The attribute register 6 is formed as a burst memory for writing the attribute data of the generated vector images. The interface block 7 is formed as a set of bidirectional bus transmitters and receivers for separating the system and internal bus. All graphics memories 9, 10 are the same.

Jsou vytvořeny jako dynamické paměti pro zápis a čtení. Na svých výstupech jsou opatřeny registry pro převod paralelního kódu na sériový kód. Zapojení jednotlivých bloků generátoru grafických obrazových barevných signálů je provedeno takto:They are created as dynamic write and read memories. At their outputs are provided registers for converting parallel code to serial code. Connection of individual blocks of graphical color signal generator is done as follows:

První výstupní obrazová svorka 03 zapojení je spojena se sériovým výstupem 84 první grafické paměti Stykový řídicí vstup 85 první grafické paměti 2 je spojen se stykovým řídicím vstupem 105 třetí grafické paměti 10, se stykovým vstupem 62 atributového registru 6_, se stykovým vstupem 52 parametrového registru 5_, se stykovým vstupem/výstupem 42 řídicího registru 4, se stykovým vstupem/výstupera 71 stykového bloku Ί_ a se stykovým řídicím vstupem 95 druhé grafické paměti 2· Sériový vstup 94 druhé grafické paměti 2 je spojen se druhou výstupní obrazovou svorkou 04 zapojení. Třetí výstupní obrazová svorka 05 zapojení je spojena se sériovým výstupem 104 třetí grafické paměti 10, jejíž sběrnicový výstup 106 je spojen se sběrnicovým výstupem 96 druhé grafické paměti 9_, se skupinovou sběrnicovou svorkou 02 zapojení, se sběrnicovým vstupem/výstupem 72 stykového bloku ^se sběrnicovým výstupem 86 první grafické paměti 2·The first wiring output video terminal 03 is coupled to the first graphics memory serial output 84 The interface control input 85 of the first graphics memory 2 is coupled to the interface control input 105 of the third graphics memory 10, to the attribute register contact input 62, the parameter register contact input 52. , the contact input / output 42 of the control register 4, the contact input / output 71 of the contact block 7, and the contact control input 95 of the second graphics memory 2, the serial input 94 of the second graphics memory 2 is connected to the second output video terminal 04 of the wiring. The third wiring output video terminal 05 is coupled to the serial output 104 of the third graphics memory 10, whose bus output 106 is coupled to the bus output 96 of the second graphics memory 9, to the group bus terminal 02 of the wiring, to the bus input / output 72 of the interface block ^. 86 first graphics memory 2 ·

Řídicí vstup 81 první grafické paměti 2 je spojen s řídicím vstupem 91 druhé grafické paměti 2/ ^s řídicím vstupem 101 třetí grafické paměti 10 a se záznamovým výstupem 31 řídicího bloku 2· Atributový vstup 32 řídicího bloku 2 j^e spojen s atributovým výstupem 61 atributového registru j6· Řídicí vstup 33 řídicího bloku 2 3^e spojen se záznamovým výstupem 14 grafického procesoru 2· Skupinový adresový výstup 13 grafického procesoru 2 je spojen s adresovým vstupem 83 první grafické paměti 2/ ^s adresovým vstupem 93 druhé grafické paměti 2 ^as adresovým vstupem 103 třetí grafické paměti 10.The control input 81 of the first graphics memory 2 is connected with the control input 91 the second video memory 2 / ^control input 101 of the third video memory 10 and the recording output 31 of the control block 2 · attribute input 32 of the control block 2 j ^e associated with attribute output 61 of the attribute register j6 · control input 33 of the control block 2, ³ and connected to recording output 14 of the graphic processor 2 · group address output 13 of the graphic processor 2 is connected to the address input 83 of the first graphic memory 2 by / ^{with the} address input 93 of the second video memory 2 ^and an address input 103 third graphics memory 10.

Serializační vstup 102 třetí grafické paměti 10 je spojen se serializačním vstupem 82 první grafické paměti U_, se serializačním vstupem 92 druhé grafické paměti 9 a se serializačním výstupem 24 synchronizačního bloku 2. Hodinový výstup 23 synchronizačního bloku £ je spojen s hodinovým vstupem 12 grafického procesoru _1. Parametrový vstup 15 grafického procesoru 2 je spojen s parametrovým výstupem 51 parametrového registru J5. Řídicí výstup 11 grafického procesoru 2 je spojen s řídicím vstupem 21 synchronizačního bloku 2, jehož synchronizační vstup 22 je spojen se skupinovou synchronizační svorkou 01 zapojení. Příznakový vstup/výstup 41 řídicího registru 2 je spojen s příznakovým vstupem/výstupem 16 grafického procesoru JL. Parametrový vstup 15 grafického procesoru 2 je spojen s parametrovým výstupem 51 parametrového registru j>. Atributový výstup 61 atributového registru 2 je spojen s atributovým vstupem 32 řídicího bloku J3.The serialization input 102 of the third graphics memory 10 is coupled to the serialization input 82 of the first graphics memory U, the serialization input 92 of the second graphics memory 9 and the serialization output 24 of the synchronization block 2. The clock output 23 of the synchronization block 8 is connected to the clock input 12 of the graphics processor. . The parameter input 15 of the graphics processor 2 is coupled to the parameter output 51 of the parameter register J5. The control output 11 of the graphics processor 2 is connected to the control input 21 of the synchronization block 2, whose synchronization input 22 is connected to the group synchronization terminal 01 of the circuit. The flag I / O 41 of control register 2 is coupled to the flag I / O 16 of the graphics processor JL. The parameter input 15 of the graphics processor 2 is coupled to the parameter output 51 of the parameter register j>. Attribute output 61 of attribute register 2 is coupled to attribute input 32 of control block J3.

Zapojení pracuje následovně. Přes skupinovou synchronizační svorku 01 zapojení se přivádějí z videobloku grafického displeje, který není na výkrese znázorněn, na synchronizační vstup 22 synchronizačního bloku 2 jednak základní hodiny a jednak řádkový a snímkový synchronizační puls. Synchronizační blok 2 vytváří na svém hodinovém výstupu 23 časové průběhy pro činnost grafického procesoru 2· Na svém serializačním výstupu 24 vytváří synchronizační blok 2 časové průběhy pro převod paralelních dat, které se přečtou z grafických paměti _8, _9, 10, na sériový obrazový signál.The wiring works as follows. Via the group synchronization terminal 01, the base clock and the line and frame sync pulses are fed from the video display video block (not shown) to the synchronization input 22 of the synchronization block 2. The synchronization block 2 generates at its clock output 23 the waveforms for the operation of the graphics processor 2. At its serialization output 24 the synchronization block 2 generates the waveforms for converting the parallel data read from the graphics memories 8, 9, 10 into a serial video signal.

Činnost synchronizačního bloku 2 řídi grafický procesor 2 ze svého řídicího výstupu 11 přes řídicí vstup 21 synchronizačního bloku 2. Činnost se řídí tak, že při požadovaném zvětšování obrazu se příslušně mění časové průběhy na serializačním výstupu 24 synchronizačního bloku 2. To znamená, že příslušné frekvence se vydělí v poměru zvětšení obrazu. Grafický procesor 2, který pracuje jako řídicí blok celého zapojení, dostává přes svůj příznakový vstup/výstup 16 na jednotlivých bitech slova příkazy k jednotlivým funkcím. Je to například převzetí slova z parametrického vstupu 15 grafického bloku _1 pro výpočet vektoru, příkaz k zahájení operací výpočtu a kreslení vektoru, příkaz k provedení operace zvětšování obrazu, příkaz k vydání stavového slova, které informuje o prováděných a ukončených operacích apod.The operation of the synchronization block 2 is controlled by the graphics processor 2 from its control output 11 via the control input 21 of the synchronization block 2. The operation is controlled by changing the waveforms at the serialization output 24 of the synchronization block 2 accordingly. is divided by the image magnification ratio. The graphics processor 2, which acts as a control block for the entire circuit, receives commands for individual functions via its flag input / output 16 on individual bits of the word. This includes, for example, taking a word from the parametric input 15 of the vector calculation block 1, a command to initiate vector calculation and drawing operations, a command to perform an image magnification operation, a status word command that informs about operations being executed and completed.

Při vyžádání stavového slova z nadřízeného systémového mikropočítačového bloku, který není na výkresu znázorněn, se obrací směr toku dat a na příznakovém vstupu/výstupu 16 grafického procesoru 1 vystupují příslušné stavové bity. Během aktivního snímku, to je po dobu aktivních viditelných řádek rozkladu ve snímku, generuje grafický procesor JI na svém skupinovém adresovém výstupu 13 sérii adresových slov. Série adresových slov se generuje tak, že se přečte postupně celá každá grafická pamět jí, 9_, 10, případně když se vyžaduje zvětšení, tak se přečte jen příslušná část každé grafické paměti ji, 9^, 10 pro vytvoření a obnovení obrazu na obrazovce.Upon requesting a status word from a master system microcomputer block not shown in the drawing, the data flow direction is reversed and the corresponding status bits are outputted on the flag input / output 16 of the graphics processor 1. During the active frame, that is, for the period of visible visible digestion lines in the frame, the graphics processor 11 generates a series of address words at its group address output 13. The series of address words is generated by sequentially reading all of the graphics memory 9, 10, or, if magnification is required, only an appropriate portion of each graphics memory 9, 10 is read to create and restore the image on the screen.

Pokud grafický procesor 2 obdrží přes svůj parametrový vstup 15 parametry nového vektoru, který se má na obrazovce nakreslit, potom ve zpětných bězích řádek rozkladu vypočítává pozice a adresy jednotlivých bodů nového vektoru. Ten se v grafických pamětech &, 2' 10 vytváří tak, že grafický procesor JL generuje na svém skupinovém adresovém výstupu 13 příslušné adresy. Současně přes svůj záznamový výstup 14 a přes řídicí vstup 33 řídicího bloku 2 řídí řídicí blok 2 tak, že informace v příslušných vybraných pamětových místech jednotlif vých grafických pamětí 2, 2' IQ se působením signálů ze záznamového výstupu 31 řídicího bloku 2 bu3 ponechají v původním stavu 1, nebo se invertují, pokud byly původně ve stavu ”0.If the graphics processor 2 receives, via its parameter input 15, the parameters of the new vector to be drawn on the screen, then in reverse runs the decomposition line calculates the positions and addresses of the individual points of the new vector. This is created in the graphics memories ', 10 ' such that the graphics processor 11 generates the appropriate addresses on its group address output 13. Simultaneously, through its write output 14 and via control input 33 of control block 2, it controls control block 2 so that the information in the respective selected memory locations of the individual graphics memories 2, 20 'is left in the original state 1, or invert if they were originally in state 0.

Řídicí blok 2 navíc řídí atributový registr 6, a to ze svého atributového výstupu jíl a přes atributový vstup 32 řídicího bloku 2· Jako údaje atributů zobrazení se využívají údaje o barvě výsledného obrazu, údaje vzorku čar a měřítko obrazu. Výsledný obraz na obrazovce se vytváří ze tří základních barevných složek, to je z červené, zelené a modré. Výsledná barva zobrazení se vytváří kombinací těchto složek. Na obrazovce je tedy možno vytvořit obraz červený, zelený, modrý, fialový, žlutý, bledě modrý a bílý. Odaje o barvě zobrazení řídí zápis do jednotlivých grafických pamětí .8, fa 10 selektivně tak, aby při čtení těchto grafických pamětí j8, fa 10 vznikl obraz požadované barvy.In addition, control block 2 controls the attribute register 6 from its attribute output clay and via attribute input 32 of control block 2. The image attribute data uses the image color data, line pattern data, and image scale. The resulting screen image is created from three basic color components, that is, red, green and blue. The resulting display color is created by combining these components. Thus, you can create a red, green, blue, violet, yellow, pale blue, and white image on the screen. The image color data controls the writing to each of the graphics memories 8, f and 10 selectively so that upon reading these graphics memories 8, f and 10 an image of the desired color is produced.

Výstupní signály na záznamovém výstupu 31 řídicího bloku 2 obsahují jednak údaje definující vzorek čáry, to znamená, zda bude čára na obrazovce znázorněna čárkovaně, tečkované či čerchovaně apod.j a dále obsahují měřítko tohoto vzorku. V jednotlivých grafických pamětech jí, fa 10 se potom vektor zaznamenává jako plná čára, ale zaznamenává se jako čára složená ze zvolených vzorků. Obrazy grafických útvarů se uchovávají v jednotlivých grafických pamětech J3, 9, 10 ve formě bitů nastavených na hodnotu 1.The output signals at the recording output 31 of the control block 2 both contain data defining a line pattern, i.e., whether the line will be shown in dashed, dotted or dashed lines, etc. on the screen, and further include the scale of the sample. The vector is then recorded as a solid line in the individual graphical memories, f10, but is recorded as a line composed of selected samples. The images of the graphics are stored in the individual graphics memories J3, 9, 10 in the form of bits set to 1.

K vysvětlení činnosti stačí popsat činnost jedné z grafických pamětí jí, 9_, 10, protože všechny pracují stejně. V popisu činnosti je uvedena činnost první grafické paměti Práce druhé grafické paměti 2 a třetí grafické paměti 10 je totožná. Vlastní funkce první grafické paměti _8 se řídí ze záznamového výstupu 31 řídicího bloku 2 přes její řídicí vstup 81.To explain the operation, it is sufficient to describe the operation of one of the graphics memories 9, 10, since they all work the same way. The operation of the first graphics memory 2 and the third graphics memory 10 is identical. The actual function of the first graphics memory 8 is controlled from the recording output 31 of the control block 2 via its control input 81.

Touto cestou se řídí zápis, čtení, případně obnovování obsahu, včetně řízeného zápisu O a 1 do příslušných paměťových míst, jak bylo uvedeno dříve.This controls the writing, reading, and possibly restoring of the content, including the controlled writing of 0 and 1 to the respective storage locations, as mentioned previously.

Adresový výběr všech adresových míst ve všech těchto režimech se provádí z grafického procesoru JL, a to z jeho skupinového adresového výstupu 13 přes adresový vstup 83 první grafické paměti jí. Veškeré potřebné časové průběhy přicházejí do první grafické paměti _8 přes její serializační vstup 82 ze serializačního výstupu 24 synchronizačního bloku 2. Jde jednak o průběhy potřebné k vlastní činnosti první grafické paměti .8 a jednak o průběhy potřebné přo převod přečteného paralelního slova na sériový obrazový signál. V případě, že se požaduje změna měřítka zobrazení, se příslušně sníží nebo zvýší frekvence pulsů pro tento převod.The address selection of all address locations in all of these modes is made from the graphics processor JL, from its group address output 13 via the address input 83 of the first graphics memory i1. All the necessary waveforms arrive in the first graphics memory 8 via its serialization input 82 from the serialization output 24 of the sync block 2. These are both the waveforms required for the actual operation of the first graphics memory 8 and the waveforms needed to convert the read parallel word into a serial video signal. . If a scaling of the display is required, the pulse frequency for this conversion is reduced or increased accordingly.

Sériový obrazový signál jedné barevné složky vystupuje z první grafické paměti .8 na jejím sériovém výstupu 84. Odtud se vede na první výstupní obrazovou svorku 03 zapojení a dále do videobloku grafického displeje, který není na výkrese znázorněn. Každá z grafických pamětí jí, fa 10 tak vytváří obrazový signál jedné základní obrazové složky. Přes stykový řídicí vstup 85 první grafické paměti jí se zprostředkovaně řídí přes vnitřní stykovou sběrnici zapojení případný paralelní výstup z první grafické psměti 8. V tomto případě data, obsažená v první grafické paměti 8^, vystupují v paralelní formě přes její sběrnicový výstup 86 přímo na systémovou sběrnici a na skupinovou sběrnicovou svorku 02 zapojení. Odtud se mohou v případě potřeby číst systémovým mikropočítačovým blokem, který není na výkresu znázorněn, a ukládat například na pružný disk pro archivaci přímé formy grafických útvarů z grafických pamětí jí, fa 10.The serial video signal of one color component is output from the first graphics memory 8 at its serial output 84. From there, it is routed to the first output video terminal 03 of the wiring and further to a video block of the graphic display, not shown in the drawing. Thus, each of the graphics memories i, f and f 10 produces an image signal of one basic image component. Through the interface control input 85 of the first graphics memory, a possible parallel output from the first graphics memory 8 is indirectly controlled via the internal wiring bus. In this case, the data contained in the first graphics memory 8 is output in parallel via its bus output 86 directly to the system bus and to the group bus terminal 02 wiring. From there, they can be read, if necessary, by a system microcomputer block, not shown in the drawing, and stored, for example, on a flexible disk for archiving the direct form of the graphical formations from the graphical memories 10 and 10.

Systémová sběrnice vstupuje do zapojení přes jeho skupinovou sběrnicovou svorku 02 a je spojena nejen s jednotlivými grafickými pamětmi jí, fa JL_O, ale též přes sběrnicový vstup/ /Výstup 72 se stykovým blokem J7. Stykový blok 7_ odděluje systémovou sběrnici připojenou na jeho sběrnicový vstup/výstup 72 od vnitřní sběrnice zapojení, která je připojena na stykový vstup/výstup 71 stykové bloku J7. Toto oddělení spolu s řídicím registrem fa parametrovým registrem 5 a atributovým registrem 6^ umožuje zkrátit potřebnou dobu komunikací po systémové sběrnici mezi systémovým mikropočítačovým blokem, který není na výkresu znázorněn, a mezi generátorem grafických obrazových barevných signálů, a to přes skupinovou sběrnicovou svorku 02 zapojení na nezbytné minimum.The system bus enters the wiring via its group bus terminal 02 and is connected not only to the individual graphic memories ji, fa, but also via the bus input / / output 72 to the junction block J7. The interface block 7 separates the system bus connected to its bus input / output 72 from the internal wiring bus, which is connected to the contact input / output 71 of the interface block 7. This separation, together with the control register f and the parameter register 5 and the attribute register 6, makes it possible to shorten the time required for system bus communication between the system microcomputer block not shown in the drawing and the graphical video color signal generator via the group bus terminal 02. to the minimum necessary.

Veškeré údaje potřebné pro činnost grafického procesoru .1 se postupně a jednorázově zapisují do příslušných registrů, nebo se z nich jednorázově přečtou. Jde konkrétně o řídicí a stavové příznaky, které se přes stykový vstup/výstup 42 zapisují do řídicího registru fa nebo se z něho stejnou cestou čtou. Dále jsou to parametry potřebné pro výpočet vektorů, které se přes stykový výstup 52 zapisují do parametrového registru 5 a atributy zobrazení, které se přes stykový vstup 62 zapisují do atributového registru jí.All data necessary for the operation of the .1 graphics processor is written to the respective registers one at a time and read out from them. Specifically, these are control and status flags that are written to or read from the control register fa via the interface I / O 42. Further, it is the parameters needed to calculate the vectors that are written to the parameter register 5 via the interface output 52, and the display attributes that are written to the attribute register via the interface input 62.

Protože se potřebná data ukládají po dobu nutnou k jejich zpracování grafickým procesorem 1 v řídicím registru 4, v parametrovém registru 5 a v atributovém registru 6, není sys239607 témová sběrnice na skupinové sběrnicové svorce 02 zapojení obsazena komunikacemi s generátorem grafických obrazových barevných signálů po dobu delší než je nezbytně nutné.Because the necessary data is stored for the time it takes to process it by the graphics processor 1 in control register 4, parameter register 5, and attribute register 6, the sys239607 topic bus on the group bus terminal 02 is not occupied by communications with the graphical color signal generator than is absolutely necessary.

Vynálezu se využije u všech typů barevných grafických displejů rastrového typu, které jsou vybaveny systémovým procesorem a videoblokem, a to při vytváření grafických interaktivních pracovišt, v automatizační a výpočetní technice, ve strojírenství, v medicíně a při výuce.The invention is applicable to all types of raster-type color graphics displays that are equipped with a system processor and video block in the creation of graphical interactive workplaces, automation and computing, engineering, medicine and teaching.

Claims

object of the invention

Connection of a graphical video signal generator, characterized in that the first output video terminal (03) of the connection is connected to a serial output (84) of the first graphics memory (8), whose contact control input (85) is connected to the contact control input (105). ) of the third graphics memory (10), with contact input (62) of attribute register (6), with contact input (52) of parameter register (5), with contact input / output (42) of control register (4), with contact input / an output (71) of a contact block (7) and a contact control input (95) of a second graphics memory (9), the serial output (94) of which is connected to a second output video terminal (04) of wiring whose third video output terminal (05) is connected to the serial output (104) of the third graphics memory (10), the bus output (106) of which is connected to the bus output (96) of the second graphics memory (9), to the group bus terminal (02) with the bus input / output (72) of the interface block (7) and the bus output (86) of the first graphics memory (8), the control input (81) of which is coupled to the control input (91) of the second graphics memory (9). a control input (101) of the third graphics memory (10) and a recording output (31) of the control block (3), the attribute input (32) of which is connected to the attribute output (61) of the attribute register (6) and the control input (33) block (3) is connected to the recording output (14) of the graphics processor (1), whose group address output (13) is connected to the address input (83) of the first graphics memory (8), to the address input / input (93) of the second the memory (9) and the address input (103) of the third graphics memory (10), the serialization input (102) of which is connected to the serialization input (82) of the first graphics memory (8), to the serialization input (92) of the second graphics memory ) and the serialization output (24) of the synchronization block (2), whose clock output (23) is connected to the clock input (12) of the graphics processor (1), whose parameter input (15) is connected to the parameter output (51) of the parameter register (5) and the control output (11) of the graphic the processor (1) is connected to the control input (21) of the synchronization block (2), the synchronization input (21) of which is connected to the group synchronization terminal (01) of the circuit, the flag input / output (41) of the control register (4) a flag input / output (16) of the graphics processor (1), whose parameter input (15) is associated with the parameter output (51) of the parameter register (5) and the attribute output (61, the attribute register (6) is associated with the attribute input 32) of the control block (3).