CS234398B1 - Zapojení pro vyhodnocování signálů inkrementálního odměřování - Google Patents

Abstract

Zapojení pro vyhodnocování signálů inkrementálního odměřování je určeno pro vytvoření efektivní vazby mezi inkrementálním odměřováním spojeným s některou pohybovou částí mechanismu a řídicí jednotkou číslicového řízení celého systému. Využije se v automatizační technice, zvláětě při stavbě číslicově řízených pohybových ústrojí technologických zařízení. Vhodné je hlavně při řízení s uzavřenou smyčkou zpětné vazby, tj. u rychlostních a polohových servomechanismů, a při použití programem řízených řídicích jednotek, tvořených číslicovým mikro- nebo minipočítačem.

Description

Vynález se týká zapojení pro vyhodnocování signálů inkrementálního odměřování a řídicí jednotkou číslicového řízení pohybových částí mechanických ústrojí technologických zařízení tvořenou mikro- nebo minipočítačem.

V oboru automatizace výrobních procesů jsou používány elektronické číslicové řídicí systémy, jejichž část tvoří obvody vyhodnocující signály pro určení mechanických veličin, jako je rychlost e poloha pohyblivých částí soustav. Jako jedno zařízení pro odměřování změny polohy pohyblivé části soustavy se používá inkrementální odměřování. Dosud zftámé způsoby řešení vyhodnocovacích obvodů inkrementálních odměřování jsou v napojení na řídicí jednotku systému, tvořenou obvykle řídicím číslicovým mikro- nebo minipočítačem, nevýhodné. Nevýhodou je zvláětě rozdílná datová šířka vnitřní systémové sběrnice řídicí jednotky a nutné vazby s vyhodnocovacími obvody. Maximálně nutný obsah čítačů a registrů v dosavadních způsobech řešení vyhodnocovacích obvodů je závislý ne maximální rychlosti nebo maximálním rozsahu sledovaného pohybu. Důsledkem je potom značně širší nutná vazba vyhodnocovacích obvodů na řídicí jednotku, než je datová šířka vnitřní systémové sběrnice řídicí jednotky, tj. shoda použitého počítače. Nevýhodou takového řešení je značná materiálová náročnost, obvodová složitost, a v důsledku toho i nižěí spolehlivost, dále větší časová náročnost na komunikaci řídicí jednotky s vyhodnocovacími obvody e ne výpočet algoritmu řízení.

Uvedená nevýhody odstraňuje zapojení podle vynálezu. Podstata vynálezu spočívá v tom, ~~ že zapojení tvoří blok pro inkrementální odměřování, jehož prvý výstup' je připojen na prvý vstup prvého posuvného registru a druhý výstup je připojen ne prvý vstup druhého posuvného *

registru. Výstupy obou posuvných registrů jsou připojeny na vstupy selekčního dekodéru takto: prvý výstup prvého posuvného registru na prvý vstup selekčního dekodéru, druhý výstup prvého posuvného registru ne druhý vstup selekčního dekodéru, prvý výstup druhého posuvného registru na třetí vstup selekčního dekodéru s druhý výstup druhého posuvného registru na čtvrtý vstup selekčního dekodéru. Výstupy selekčního dekodéru jsou připojeny ne vstupy

N-bitového obousměrného čítače, přičemž prvý výstup selekčního dekodéru je připojen na prvý vstup N-bitového obousměrného čítače e druhý vstup selekčního dekodéru je připojen ne druhý vstup téhož N-bitového obousměrného čítače. Skupinový výstup N-bitového obousměrného čítače je zapojen na skupinový prvý vstup oddělovacího obvodu, na jehož druhý vstup je připojen výstup dekodéru výběru informace. Skupinový výstup oddělovacího obvodu je připojen ne skupinový vstup řídicí jednotky, Jejíž skupinový prvý výstup je připojen ne skupinový vstup dekodéru výběru informace. Druhý výstup řídicí jednotky je přiveden na vstup generátoru synchronizačních impulsů. Prvý výstup generátoru synchronizačních impulsů je připojen na pátý vstup .selekčního dekodéru a druhý výstup generátoru synchronizačních impulsů je připojen současně na druhý vstup prvého posuvného registru i druhý vstup druhého posuvného registru.

Uvedené základní zapojeni lze v prvém případě obměnit tak, že dekodér výběru informace je nedílnou součástí řídicí jednotky, přičemž druhý vstup oddělovacího obvodu je připojen na výstup řídicí jednotky.

Základní zapojení upravené prvým způsobem lze v druhém případě obměnit tak, že dekodér výběru informací i oddělovací obvod je nedílnou součástí řídicí jednotky, přičemž skupinový výstup N-bitového obousměrného čítače Je připojen ne skupinový vstup řídicí jednotky.

Výhodou uspořádání podle vynálezu je, že umožňuje vyřešit obvody pro .vyhodnocování _ signálů inkrementálního odměřování jednoduchým způsobem, zvláětě ve vezbě ne řídicí jednotku Číslicového řízení pohyblivých soustav. Pokud je řídicí jednotka tvořena číslicovým mikro- nebo minipočítačem, pak pro maximálně nutný obsah N-bitového obousměrného čítače je možno odvodit vzorec:

kde značí:

N - počet bitů obousměrného čítače e - maximální zrychlení pohyblivé části spojené s inkrementálním odměřováním [m/sec^J T - vzorkovací perioda číslicového řízení pohybu £aec] d - délka odměřovaného elementu, která se projeví změnou obsahu N-bitového obousměrného čítače o jednotku [mj , protože i v případě, že se obsah čítače za vzorkovací periodu změní o více než N vyplývajících z uvedeného vzorce, je správná hodnota změny určena pomocí programu v počítači.

Z uvedeného vzorce vyplývá, že hodnota N nezávisí na rychlosti sledovaného pohybu, ale při dané vzorkovací periodě T a délce odměřovaného elementu d pouze na dosahovaném maximálním zrychlení a pro značný počet aplikací pak platí NJ£ 8, což je zvláěl výhodné při použití mikropočítače s 8-bitovou datovou sběrnicí jako řídicí jednotky systému. Výhodou konkrétního provedení je značně menší materiálová náročnost a větěí spolehlivost, zvláětě při použití moderních integrovaných obvodů. Dále je výhodou kretěí doba na komunikaci řídicí jednotky s vyhodnocovacími obvody při snímání dat a na následné zpracování dat, což umožjíuje efektivní využití času při výpočtu algoritmu řízení. Generátor synchronizačních impulsů v za'pojení vyhodnocovacích obvodů je synchronizován z oscilátoru řídicí jednotky a teto vazba je s výhodou využita pro bezchybný přenos dat z vyhodnocovacích obvodů do řídicí jednotky. Data, tj. stav N-bitového obousměrného čítače, se pak do řídicí jednotky přenáěí pouze v okamžiku, kdy nemůže současně docházet ke změně obsahu čítače.

Na připojeném výkresu je znázorněno zapojení pro vyhodnocování signálů inkrementálního odměřování, které tvoří blok £ pro inkrementální odměřování mající alespoň prvý výstup 61 e druhý výstup 62. dále prvý posuvný registr £ zapojený alespoň jako 2-bitový posuvný registr mající alespoň prvý vátup, druhý vstup, prvý výstup 11. a druhý výstup 12. dále druhý posuvný registr £ zapojený alespoň jako 2-bitový posuvný registr mající alespoň prvý vstup, druhý vstup, prvý výstup 21 a druhý výstup 22. dále selekční dekodér £ mající alespoň prvý vstup, druhý vstup, třetí vstup, čtvrtý vstup, pátý vstup, prvý výstup 31 a druhý výstup ££, dále N-bitový posuvný čítač £ mající alespoň prvý vstup, druhý vstup a skupinový výstup ££, dále oddělovací obvod £ mající alespoň skupinový prvý vstup, druhý vstup ££ a skupinový výstup 52. dále dekodér 8 výběru informace mající alespoň prvý výstup a skupinový vstup gl, dále řídící jednotka 2 mající alespoň prvý skupinový vstup, skupinový prvý výstup a druhý výstup .21, dále generátor synchronizačních impulsů 2 mající alespoň prvý vstup, prvý výstup 71 a druhý výstup 22. Přitom bloky jsou zapojeny tak, že prvý výstup 61 inkrementálního odměřování £ je zapojen na prvý vstup prvého posuvného registru 1 a druhý výstup 62 inkrementálního odměřování £ je zapojen na prvý vstup druhého posuvného registru 2·

Z prvého posuvného registru 1 je prvý výstup 11 zapojen na prvý vstup selekčního dekodéru £ a druhý výstup 12 je zapojen na druhý vstup selekčního dekodéru £. Z druhého posuvného registru £ je prvý výstup 21 zapojen na třetí vstup selekčního dekodéru £ a druhý výstup 22 je zapojen na čtvrtý vstup selekčního dekodéru £. Ze selekčního dekodéru £ je prvý výstup 31 zapojen na prvý vstup N-bitového obousměrného čítače £ a druhý výstup 32 je zapojen na druhý výstup téhož N-bitového obousměrného čítače £. Skupinový výstup 41 N-bitového obousměrného čítače £ je zapojen na skupinový prvý vstup oddělovacího obvodu £. Oddělovací obvod £ je druhým vstupem 51 připojen na výstup dekodéru 8 výběru informace a svým skupinovým výstupem 52 je připojen ke skupinovému vstupu řídicí jednotky £, přičemž skupinový prvý výstup řídicí jednotky £ je připojen ke skupinovému vstupu 81 dekodéru 8 výběru informace e druhý výstup 91 řídicí jednotky £ je připojen na vstup generátoru £ synchronizačních impulsů. Z generátoru £ synchronizačních impulsů je prvý výstup 71 připojen k pátému vstupu selekčního dekodéru £ a druhý výstup 72 je připojen součesně na druhý vstup prvého posuvného registru £ a na druhý vstup druhého posuvného registru 2.

Uvedené základní zapojení lze v prvém případě obměnit tak, že dekodér 8 výběru informace je nedílnou součástí řídicí jednotky £, přičemž druhý vstup 51 oddělovacího obvodu £ je připojen na prvý výstup takto upravené řídicí jednotky.

Základní zapojení upravené prvým způsobem lze v druhém případě obměnit tak, že také oddělovací obvod £ je nedílnou součástí řídicí jednotky £, přičemž skupinový výstup 41 N-bitového obousměrného čítače £ je připojen na skupinový vstup takto upravené řídicí jednotky.

Dále je uveden výk-lad činnosti zapojení pro vyhodnocování signálů inkrementálního odměřování. Přitom jsou při výkladu činnosti úrovním elektrických eignálů přisouzeny hodnoty logických proměnných a logických funkcí a jako takové jsou v obvodech zapojení zpracovávány. Zapojení pro vyhodnocování signálů inkramentálnícho odměřování uvedené na výkresu pracuje takto. Na výstupech 61 a 62 bloku 6, pro inkrementální odměřování jsou v závislosti na změně polohy dvě řady elektrických pravoúhlých impulsů. Náběžné hrany impulsů obou řad jsou vzájemně vůči sobě posunuty a jejich vzájemný sled určuje jeden ze dvou smyslů směru sledovaného pohybu. Impulsy z výstupů inkrementálního odměřování jsou přivedeny podle zapojení na prvé vstupy posuvných registrů £ a 2. Na druhé vstupy obou posuvných registrů £ s £ současně jsou přivedeny z druhého výstupu 72 generátoru £ synchronizační impulsy, které zajišťují dynamický provoz obou posuvných registrů. Synchronizační impulsy mají podstatně vyšší frekvenci než impulsy z bloku £ pro Inkrementální odměřování nebo střídání jejich náběžných hran.

Na výstupech posuvných registrů £ a £ jsou potom impulsy, které synchronně sledují impulsy na vstupech. Přitom výstupy u obou posuvných registrů £ a 2 jsou voleny tak, že impulsy na druhém výstupu jsou zpožděny za impulsy na prvém výstupu - a to právě o jednu periodu synchronizačních impulsů. Oba výstupy z obou posuvných registrů jsou všechny přivedeny na prvý až čtvrtý vstup selekčního dekodéru £. Selekční dekodér £ je obvod, který má charakter komunikačního logického obvodu. V závislosti na logickém stavu jeho prvého až čtvrtého vstupu umožňuje selekční dekodér £ průchod počítacích impulsů ze svého pátého vstupu, kam jsou přiváděny z prvého výstupu 71 generátoru £ synchronizačních impulsů, bu3 na svůj prvý výstup ££, nebo druhý výstup 32. Přitom počítací impulsy mají stejnou frekvenci jako synchronizační impulsy, ale jsou kratší a časově zpožděny, aby k jejich průchodu selekčním dekodérem £ docházelo, ež se logické stavy ne jeho prvém až čtvrtém vstupu a také jejich logické funkce ustálí. Logické funkce selekčního dekodéru £ jsou určeny tak, že počítací impulsy procházejí z jeho pátého vstupu na jeho prvý výstup 31 při jednom smyslu a na druhý výstup 32 při opačném smyslu sledovaného pohybu. Přitom prochází vždy jeden počítací impuls v souvislosti s každou hranou impulsů (tj. náběžnou i závěrnou) z obou výstupů bloku £ pro inkrementální odměřování, čímž se čtyřikrát zvětší jemnost základního dělení odměřovaného pohybu. Počítací impulsy pak tedy podle smyslu pohybu postupují z výstupů selekčního dekodéru £ dále bu3 na prvý vstup N-bitového obousměrného čítače £, kde způsobují změnu jeho obsahu jedním směrem, nebo na druhý vstup téhož N-bitového obousměrného čltBČe £, a způsobují změnu jeho obsahu opačným směrem než v předchozím případě.

Data, tj. obsah N-bitového obousměrného čítače £ se přivádí jeho skupinovým výstupem 41 na prvý skupinový vstup oddělovacího obvodu £. Data se přes oddělovací obvod £ pak přenágejí do řídicí jednotky £. Přitom uvolnění det z oddělovacího obvodu £ je řízeno z řídicí jednotky £ přes dekodér 8 výběru informace. Kombinací hodnot logických proměnných ve skupinovém prvém výstupu řídicí jednotky £, a tím na skupinovém vstupu 81 dekodéru 8 výběru informace, ee na výstupu dekodéru 8 výběru informace, a tím i na druhém vstupu 51 oddělovacího obvodu £, vyvolá signál, kterým se umožní přenos dat oddělovacího obvodu £ do řídicí jednotky £. Déle pak postupují z oddělovacího obvodu £ z jeho skupinového výstupu 52 na skupinový vstup řídicí jednotky £. Generátor £ synchronizačních Impulsů je synchronizován vnitřním oscilátorem řídicí jednotky £, a to z jejího druhého výstupu 91 do jeho vstupu. Tím je zajištěn přenos bezchybných det z N-bitového obousměrného čítače £, protože k řízenému přenosu dat do řídicí jednotky £ nemůže dojít nikdy, když se působením počítacích impulsů mění právě obsah čítače.

Při obměně základního zapojení v prvém případě je dekodér 8 výběru informace nedílnou součástí řídicí jednotky 2 ^a oddělovací obvod 2 3® při přenosu det z N-bitového obousměrného čítače £ řízen do svého druhého vstupu 51 z výstupu takto upravené řídicí jednotky.

Základní zapojení upravené prvým způsobem je v druhém případě obměněného tak, že oddělovací obvod 2 j® nedílnou součástí řídicí jednotky 2 ⁸ skupinový výstup 41 N-bitového obousměrného čítače £ je připojen na skupinový vstup takto upraveně jednotky. Vstup dat je tak řízen přímo ve vnitřní struktuře řídicí jednotky.

Konkrétně lze zapojení realizovat například tak, že oba posuvné registry J. a 2. tvoří jeden integrovaný obvod typu 7495 (synchronní posuvný registr), kombinační logický obvod selekčního dekodéru £ je vytvořen programem paměti PROM typu 74188. N-bitový obousměrný čítač £ je možno vytvářet modulárně, řazením za sebou čtyřbitových obousměrných čítačů typu 741 93.

Vynálezu se využije v automatizační technice, zvláStě při číslicovém řízení pohyblivých částí ústrojí technologických zařízení. Umožňuje stavbu číslicově řízených mechanismů, řízených s uzavřenou smyčkou zpětné vazby, tj. rychlostních a polohových servomechanismů, a to relativně jednoduše e současně při splnění vysokých nároků na přesnost a spolehlivost. Využití výhod zapojení podle vynálezu je podmíněno použitím číslicového počítače (mikronebo minipočítače) jeko řídicí jednotky systému, nebol značná část procesu vyhodnocování signálů z inkrementálního odměřování je s výhodou převedena do programu řídicího počítače. Význam výhod uvedeného zapojení lze doložit použitím v náročné aplikaci při stavbě polohového servomechanismů upínacího stolu technologického zařízení pro kladení plošných drátových spojů, kdy řídicí jednotke byle realizována 8-bitovým mikropočítačem. Při realizaci jednotlivých obvodů zapojení pro vyhodnocování signálů inkrementálního odměřování se jako zvlášl výhodné projevilo použití paměti PROM ve funkci kombinačního logického obvodu, kde snížení materiální náročnosti a složitosti zapojení je velmi výrazné.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   1. Zapojení pro číslicové vyhodnocování signálů z inkrementálního odměřování s řídicí jednotkou tvořenou řídicím číslicovým mikropočítačem nebo minipočítačem, vyznačené tím, že z bloku (6) pro inkrementální odměřování je prvý výstup (61) zapojen na prvý vstup prvého posuvného registru (i) a druhý výstup (62) je zapojen ne prvý vstup druhého posuvného registru (2), přičemž z prvého posuvného registru (1) je prvý výstup (11) zapojen na prvý vstup selekčního dekodéru (3) a druhý výstup (12) je zapojen na druhý vstup selekčního dekodéru (3), dále z druhého posuvného registru (2) je prvý výstup (21) zapojen na třetí vstup selekčního dekodéru (3) a druhý výstup (22) je zapojen na čtvrtý vstup selekčního dekodéru (3), jehož prvý výstup (3Ό je zapojen na prvý vstup N-bitového obousměrného čítače (4) a druhý výstup (32) je zapojen na druhý vstup téhož N-bitového obousměrného čítače (4), zatímco skupinový výstup (41) N-bitového obousměrného čítače (4) je zapojen na skupinový prvý vstup oddělovacího obvodu (5), jehož druhý vstup (51) je zapojen na výstup dekodéru (8) výběru informace a skupinový výstup (52) je připojen k skupinovému vstupu řídicí jednotky (9), přičemž skupinový prvý výstup řídicí jednotky (9) je připojen ke skupinovému vstupu (81) dekodéru (8) výběru informace a druhý výstup (91) řídicí jednotky (9) je připojen na vstup generátoru (7) synchronizačních impulsů, přičemž v generátoru (7) synchronizačních impulsů je prvý výstup (71) připojen k pátému vstupu selekčního dekodéru (3) a druhý výstup (72) je připojen současně na druhý vstup prvého posuvného registru (1) a na druhý vstup druhého posuvného registru (2).