CS234398B1

CS234398B1 - Wiring to evaluate incremental encoder signals

Info

Publication number: CS234398B1
Application number: CS943583A
Authority: CS
Inventors: Bohuslav Cermak; Jiri Thuma; Josef Sob; Miloslav Zavodny
Original assignee: Bohuslav Cermak; Jiri Thuma; Josef Sob; Z Miloslav
Priority date: 1983-12-14
Filing date: 1983-12-14
Publication date: 1985-04-16

Abstract

Zapojení pro vyhodnocování signálů inkrementálního odměřování je určeno pro vytvoření efektivní vazby mezi inkrementálním odměřováním spojeným s některou pohybovou částí mechanismu a řídicí jednotkou číslicového řízení celého systému. Využije se v automatizační technice, zvláětě při stavbě číslicově řízených pohybových ústrojí technologických zařízení. Vhodné je hlavně při řízení s uzavřenou smyčkou zpětné vazby, tj. u rychlostních a polohových servomechanismů, a při použití programem řízených řídicích jednotek, tvořených číslicovým mikro- nebo minipočítačem.The circuit for evaluating incremental measurement signals is intended for creating an effective link between the incremental measurement associated with some moving part of the mechanism and the control unit of the digital control of the entire system. It is used in automation technology, especially in the construction of digitally controlled motion devices of technological equipment. It is mainly suitable for closed-loop feedback control, i.e. for speed and position servomechanisms, and when using program-controlled control units consisting of a digital micro- or minicomputer.

Description

Vynález se týká zapojení pro vyhodnocování signálů inkrementálního odměřování a řídicí jednotkou číslicového řízení pohybových částí mechanických ústrojí technologických zařízení tvořenou mikro- nebo minipočítačem.The invention relates to a circuit for evaluating incremental encoder signals and a numerical control unit for moving parts of mechanical devices of technological devices formed by micro- or minicomputer.

V oboru automatizace výrobních procesů jsou používány elektronické číslicové řídicí systémy, jejichž část tvoří obvody vyhodnocující signály pro určení mechanických veličin, jako je rychlost e poloha pohyblivých částí soustav. Jako jedno zařízení pro odměřování změny polohy pohyblivé části soustavy se používá inkrementální odměřování. Dosud zftámé způsoby řešení vyhodnocovacích obvodů inkrementálních odměřování jsou v napojení na řídicí jednotku systému, tvořenou obvykle řídicím číslicovým mikro- nebo minipočítačem, nevýhodné. Nevýhodou je zvláětě rozdílná datová šířka vnitřní systémové sběrnice řídicí jednotky a nutné vazby s vyhodnocovacími obvody. Maximálně nutný obsah čítačů a registrů v dosavadních způsobech řešení vyhodnocovacích obvodů je závislý ne maximální rychlosti nebo maximálním rozsahu sledovaného pohybu. Důsledkem je potom značně širší nutná vazba vyhodnocovacích obvodů na řídicí jednotku, než je datová šířka vnitřní systémové sběrnice řídicí jednotky, tj. shoda použitého počítače. Nevýhodou takového řešení je značná materiálová náročnost, obvodová složitost, a v důsledku toho i nižěí spolehlivost, dále větší časová náročnost na komunikaci řídicí jednotky s vyhodnocovacími obvody e ne výpočet algoritmu řízení.In the field of manufacturing process automation, electronic numerical control systems are used, part of which are circuits evaluating signals to determine mechanical quantities, such as speed and position of moving parts of systems. Incremental transducers are used as one device for measuring the position change of the moving part of the system. The hitherto difficulty of solving the incremental encoder evaluation circuits is disadvantageous in connection to a system control unit, usually consisting of a control digital micro- or mini-computer. The disadvantage is especially the different data width of the internal system bus of the control unit and the necessary links with the evaluation circuits. The maximum necessary content of counters and registers in the current methods of evaluation circuit evaluation is dependent on the maximum speed or maximum range of the monitored motion. As a result, the evaluation circuits need to be much wider bound to the control unit than the data width of the control system's internal system bus, i.e. the match of the computer used. The disadvantage of such a solution is considerable material demands, circuit complexity and consequently lower reliability, further time consuming communication of the control unit with the evaluation circuits and not calculation of the control algorithm.

Uvedená nevýhody odstraňuje zapojení podle vynálezu. Podstata vynálezu spočívá v tom, ~~ že zapojení tvoří blok pro inkrementální odměřování, jehož prvý výstup' je připojen na prvý vstup prvého posuvného registru a druhý výstup je připojen ne prvý vstup druhého posuvného *These disadvantages are overcome by the circuitry according to the invention. SUMMARY OF THE INVENTION The circuit is formed by an incremental encoder block whose first output is connected to the first input of the first shift register and the second output is connected to the first input of the second shift register.

registru. Výstupy obou posuvných registrů jsou připojeny na vstupy selekčního dekodéru takto: prvý výstup prvého posuvného registru na prvý vstup selekčního dekodéru, druhý výstup prvého posuvného registru ne druhý vstup selekčního dekodéru, prvý výstup druhého posuvného registru na třetí vstup selekčního dekodéru s druhý výstup druhého posuvného registru na čtvrtý vstup selekčního dekodéru. Výstupy selekčního dekodéru jsou připojeny ne vstupyregistry. The outputs of both shift registers are connected to the selector inputs as follows: first output of the first shift register to the first selection decoder input, second output of the first shift register not the second selection decoder input, first output of the second shift register to the third selection decoder input with the second output of the second shift register to the fourth input of the selection decoder. The outputs of the selection decoder are connected to the inputs

N-bitového obousměrného čítače, přičemž prvý výstup selekčního dekodéru je připojen na prvý vstup N-bitového obousměrného čítače e druhý vstup selekčního dekodéru je připojen ne druhý vstup téhož N-bitového obousměrného čítače. Skupinový výstup N-bitového obousměrného čítače je zapojen na skupinový prvý vstup oddělovacího obvodu, na jehož druhý vstup je připojen výstup dekodéru výběru informace. Skupinový výstup oddělovacího obvodu je připojen ne skupinový vstup řídicí jednotky, Jejíž skupinový prvý výstup je připojen ne skupinový vstup dekodéru výběru informace. Druhý výstup řídicí jednotky je přiveden na vstup generátoru synchronizačních impulsů. Prvý výstup generátoru synchronizačních impulsů je připojen na pátý vstup .selekčního dekodéru a druhý výstup generátoru synchronizačních impulsů je připojen současně na druhý vstup prvého posuvného registru i druhý vstup druhého posuvného registru.N-bit bidirectional counter, wherein the first output of the selection decoder is connected to the first input of the N-bit bidirectional counter and the second input of the selection decoder is connected to the second input of the same N-bit bidirectional counter. The group output of the N-bit bidirectional counter is connected to the group first input of the decoupling circuit, to whose second input the output of the information selection decoder is connected. The group output of the isolation circuit is connected to the group input of the control unit whose group first output is connected to the group input of the information selection decoder. The second output of the control unit is connected to the input of the synchronization pulse generator. The first output of the synchronization pulse generator is connected to the fifth input of the collection decoder and the second output of the synchronization pulse generator is connected simultaneously to the second input of the first shift register and the second input of the second shift register.

Uvedené základní zapojeni lze v prvém případě obměnit tak, že dekodér výběru informace je nedílnou součástí řídicí jednotky, přičemž druhý vstup oddělovacího obvodu je připojen na výstup řídicí jednotky.In the first case, the basic circuitry may be varied such that the information selection decoder is an integral part of the control unit, the second input of the decoupling circuit being connected to the output of the control unit.

Základní zapojení upravené prvým způsobem lze v druhém případě obměnit tak, že dekodér výběru informací i oddělovací obvod je nedílnou součástí řídicí jednotky, přičemž skupinový výstup N-bitového obousměrného čítače Je připojen ne skupinový vstup řídicí jednotky.In the latter case, the basic connection provided in the first way can be varied so that both the information selection decoder and the decoupling circuit are an integral part of the control unit, wherein the group output of the N-bit bidirectional counter is connected to the group input of the control unit.

Výhodou uspořádání podle vynálezu je, že umožňuje vyřešit obvody pro .vyhodnocování _ signálů inkrementálního odměřování jednoduchým způsobem, zvláětě ve vezbě ne řídicí jednotku Číslicového řízení pohyblivých soustav. Pokud je řídicí jednotka tvořena číslicovým mikro- nebo minipočítačem, pak pro maximálně nutný obsah N-bitového obousměrného čítače je možno odvodit vzorec:An advantage of the arrangement according to the invention is that it makes it possible to solve the circuits for evaluating the incremental encoder signals in a simple manner, especially in connection with the numerical control system of the mobile systems. If the control unit consists of a digital micro- or minicomputer, the following formula can be derived for the maximum necessary content of the N-bit bidirectional counter:

kde značí:where it means:

N - počet bitů obousměrného čítače e - maximální zrychlení pohyblivé části spojené s inkrementálním odměřováním [m/sec^J T - vzorkovací perioda číslicového řízení pohybu £aec] d - délka odměřovaného elementu, která se projeví změnou obsahu N-bitového obousměrného čítače o jednotku [mj , protože i v případě, že se obsah čítače za vzorkovací periodu změní o více než N vyplývajících z uvedeného vzorce, je správná hodnota změny určena pomocí programu v počítači.N - number of bits of bidirectional counter e - maximum acceleration of the moving part associated with incremental encoder [m / sec ^ JT - sampling period of digital motion control £ aec] d - length of the measured element which results in change of N-bit bidirectional counter content by unit [ ij, because even if the counter content changes by more than N resulting from the above formula over the sampling period, the correct value of the change is determined by a computer program.

Z uvedeného vzorce vyplývá, že hodnota N nezávisí na rychlosti sledovaného pohybu, ale při dané vzorkovací periodě T a délce odměřovaného elementu d pouze na dosahovaném maximálním zrychlení a pro značný počet aplikací pak platí NJ£ 8, což je zvláěl výhodné při použití mikropočítače s 8-bitovou datovou sběrnicí jako řídicí jednotky systému. Výhodou konkrétního provedení je značně menší materiálová náročnost a větěí spolehlivost, zvláětě při použití moderních integrovaných obvodů. Dále je výhodou kretěí doba na komunikaci řídicí jednotky s vyhodnocovacími obvody při snímání dat a na následné zpracování dat, což umožjíuje efektivní využití času při výpočtu algoritmu řízení. Generátor synchronizačních impulsů v za'pojení vyhodnocovacích obvodů je synchronizován z oscilátoru řídicí jednotky a teto vazba je s výhodou využita pro bezchybný přenos dat z vyhodnocovacích obvodů do řídicí jednotky. Data, tj. stav N-bitového obousměrného čítače, se pak do řídicí jednotky přenáěí pouze v okamžiku, kdy nemůže současně docházet ke změně obsahu čítače.It follows from the above formula that the value of N does not depend on the velocity of the observed motion, but for a given sampling period T and the length of the measured element d only on the achieved maximum acceleration and NJ £ 8 applies for a considerable number of applications. -bit data bus as system controllers. The advantage of a particular embodiment is considerably less material and reliability, especially when using modern integrated circuits. Furthermore, the advantage of shortening the communication time between the control unit and the evaluation circuitry during data acquisition and subsequent data processing allows for efficient use of time in the calculation of the control algorithm. The synchronization pulse generator in the evaluation circuit connection is synchronized from the control unit oscillator, and this coupling is preferably used for error-free data transfer from the evaluation circuit to the control unit. The data, i.e. the state of the N-bit bidirectional counter, is then transmitted to the control unit only when the counter contents cannot be changed simultaneously.

Na připojeném výkresu je znázorněno zapojení pro vyhodnocování signálů inkrementálního odměřování, které tvoří blok £ pro inkrementální odměřování mající alespoň prvý výstup 61 e druhý výstup 62. dále prvý posuvný registr £ zapojený alespoň jako 2-bitový posuvný registr mající alespoň prvý vátup, druhý vstup, prvý výstup 11. a druhý výstup 12. dále druhý posuvný registr £ zapojený alespoň jako 2-bitový posuvný registr mající alespoň prvý vstup, druhý vstup, prvý výstup 21 a druhý výstup 22. dále selekční dekodér £ mající alespoň prvý vstup, druhý vstup, třetí vstup, čtvrtý vstup, pátý vstup, prvý výstup 31 a druhý výstup ££, dále N-bitový posuvný čítač £ mající alespoň prvý vstup, druhý vstup a skupinový výstup ££, dále oddělovací obvod £ mající alespoň skupinový prvý vstup, druhý vstup ££ a skupinový výstup 52. dále dekodér 8 výběru informace mající alespoň prvý výstup a skupinový vstup gl, dále řídící jednotka 2 mající alespoň prvý skupinový vstup, skupinový prvý výstup a druhý výstup .21, dále generátor synchronizačních impulsů 2 mající alespoň prvý vstup, prvý výstup 71 a druhý výstup 22. Přitom bloky jsou zapojeny tak, že prvý výstup 61 inkrementálního odměřování £ je zapojen na prvý vstup prvého posuvného registru 1 a druhý výstup 62 inkrementálního odměřování £ je zapojen na prvý vstup druhého posuvného registru 2·In the attached drawing, there is shown an incremental encoder evaluation circuit forming an incremental encoder block 6 having at least a first output 61e and a second output 62. further, a first shift register 6 connected at least as a 2-bit shift register having at least a first input, a second input, a first output 11 and a second output 12 further comprising a second shift register 6 connected at least as a 2-bit shift register having at least a first input, a second input, a first output 21 and a second output 22, further a selection decoder 6 having at least a first input, a second input; a third input, a fourth input, a fifth input, a first output 31 and a second output £, further an N-bit slider counter having at least a first input, a second input and a group output £, further a separation circuit 8 having at least a group first input, a second input And group output 52. further, an information selection decoder 8 having at least pr the output output and the group input g1, further the control unit 2 having at least the first group input, the group first output and the second output .21, the synchronization pulse generator 2 having at least the first input, the first output 71 and the second output 22. The first incremental encoder output 61 is connected to the first input of the first shift register 1 and the second incremental encoder output 62 is connected to the first input of the second shift register 2.

Z prvého posuvného registru 1 je prvý výstup 11 zapojen na prvý vstup selekčního dekodéru £ a druhý výstup 12 je zapojen na druhý vstup selekčního dekodéru £. Z druhého posuvného registru £ je prvý výstup 21 zapojen na třetí vstup selekčního dekodéru £ a druhý výstup 22 je zapojen na čtvrtý vstup selekčního dekodéru £. Ze selekčního dekodéru £ je prvý výstup 31 zapojen na prvý vstup N-bitového obousměrného čítače £ a druhý výstup 32 je zapojen na druhý výstup téhož N-bitového obousměrného čítače £. Skupinový výstup 41 N-bitového obousměrného čítače £ je zapojen na skupinový prvý vstup oddělovacího obvodu £. Oddělovací obvod £ je druhým vstupem 51 připojen na výstup dekodéru 8 výběru informace a svým skupinovým výstupem 52 je připojen ke skupinovému vstupu řídicí jednotky £, přičemž skupinový prvý výstup řídicí jednotky £ je připojen ke skupinovému vstupu 81 dekodéru 8 výběru informace e druhý výstup 91 řídicí jednotky £ je připojen na vstup generátoru £ synchronizačních impulsů. Z generátoru £ synchronizačních impulsů je prvý výstup 71 připojen k pátému vstupu selekčního dekodéru £ a druhý výstup 72 je připojen součesně na druhý vstup prvého posuvného registru £ a na druhý vstup druhého posuvného registru 2.From the first shift register 1, the first output 11 is connected to the first input of the selection decoder a and the second output 12 is connected to the second input of the selection decoder.. From the second shift register 6, the first output 21 is connected to the third input of the selection decoder 6 and the second output 22 is connected to the fourth input of the selection decoder 6. From the selection decoder 6, the first output 31 is connected to the first input of the N-bit bidirectional counter and the second output 32 is connected to the second output of the same N-bit bidirectional counter. The group output 41 of the N-bit bidirectional counter 6 is connected to the group first input of the isolation circuit 6. The separation circuit 8 is connected to the output of the information selection decoder 8 by the second input 51 and is connected to the group input of the control unit 8 by its group output 52, the group first output of the control unit 8 connected to the group input 81 of the information selection decoder 8. unit 6 is connected to the input of the synchronization pulse generator. From the synchronization pulse generator 6, the first output 71 is connected to the fifth input of the selection decoder 6 and the second output 72 is connected simultaneously to the second input of the first shift register 6 and to the second input of the second shift register 2.

Uvedené základní zapojení lze v prvém případě obměnit tak, že dekodér 8 výběru informace je nedílnou součástí řídicí jednotky £, přičemž druhý vstup 51 oddělovacího obvodu £ je připojen na prvý výstup takto upravené řídicí jednotky.Said basic circuitry may in the first case be varied so that the information selection decoder 8 is an integral part of the control unit 8, the second input 51 of the separation circuit 8 being connected to the first output of the control unit thus arranged.

Základní zapojení upravené prvým způsobem lze v druhém případě obměnit tak, že také oddělovací obvod £ je nedílnou součástí řídicí jednotky £, přičemž skupinový výstup 41 N-bitového obousměrného čítače £ je připojen na skupinový vstup takto upravené řídicí jednotky.In the latter case, the basic circuit provided in the first manner can be varied such that the separation circuit 8 is also an integral part of the control unit 8, the group output 41 of the N-bit bidirectional counter 8 being connected to the group input of the modified unit.

Dále je uveden výk-lad činnosti zapojení pro vyhodnocování signálů inkrementálního odměřování. Přitom jsou při výkladu činnosti úrovním elektrických eignálů přisouzeny hodnoty logických proměnných a logických funkcí a jako takové jsou v obvodech zapojení zpracovávány. Zapojení pro vyhodnocování signálů inkramentálnícho odměřování uvedené na výkresu pracuje takto. Na výstupech 61 a 62 bloku 6, pro inkrementální odměřování jsou v závislosti na změně polohy dvě řady elektrických pravoúhlých impulsů. Náběžné hrany impulsů obou řad jsou vzájemně vůči sobě posunuty a jejich vzájemný sled určuje jeden ze dvou smyslů směru sledovaného pohybu. Impulsy z výstupů inkrementálního odměřování jsou přivedeny podle zapojení na prvé vstupy posuvných registrů £ a 2. Na druhé vstupy obou posuvných registrů £ s £ současně jsou přivedeny z druhého výstupu 72 generátoru £ synchronizační impulsy, které zajišťují dynamický provoz obou posuvných registrů. Synchronizační impulsy mají podstatně vyšší frekvenci než impulsy z bloku £ pro Inkrementální odměřování nebo střídání jejich náběžných hran.Below is an explanation of the operation of the circuit for evaluating the incremental encoder signals. The values of logical variables and logic functions are assigned to the levels of electrical signals when interpreting the operation, and as such are processed in the circuitry. The circuitry for evaluating the incremental encoder signals shown in the drawing operates as follows. At the outputs 61 and 62 of block 6, for incremental transducers, there are two rows of electrical rectangular pulses depending on the position change. The leading edges of the pulses of both rows are offset from one another and their mutual sequence determines one of the two senses of the direction of the monitored movement. The pulses from the incremental encoder outputs are applied, according to the wiring, to the first inputs of the shift registers 6 and 2. Simultaneously, synchronization pulses are provided to the second inputs of the two shift registers 6 and 6 from the second output 72 of the generator. The synchronization pulses have a substantially higher frequency than the pulses from the Incremental Transducer block or the alternation of their leading edges.

Na výstupech posuvných registrů £ a £ jsou potom impulsy, které synchronně sledují impulsy na vstupech. Přitom výstupy u obou posuvných registrů £ a 2 jsou voleny tak, že impulsy na druhém výstupu jsou zpožděny za impulsy na prvém výstupu - a to právě o jednu periodu synchronizačních impulsů. Oba výstupy z obou posuvných registrů jsou všechny přivedeny na prvý až čtvrtý vstup selekčního dekodéru £. Selekční dekodér £ je obvod, který má charakter komunikačního logického obvodu. V závislosti na logickém stavu jeho prvého až čtvrtého vstupu umožňuje selekční dekodér £ průchod počítacích impulsů ze svého pátého vstupu, kam jsou přiváděny z prvého výstupu 71 generátoru £ synchronizačních impulsů, bu3 na svůj prvý výstup ££, nebo druhý výstup 32. Přitom počítací impulsy mají stejnou frekvenci jako synchronizační impulsy, ale jsou kratší a časově zpožděny, aby k jejich průchodu selekčním dekodérem £ docházelo, ež se logické stavy ne jeho prvém až čtvrtém vstupu a také jejich logické funkce ustálí. Logické funkce selekčního dekodéru £ jsou určeny tak, že počítací impulsy procházejí z jeho pátého vstupu na jeho prvý výstup 31 při jednom smyslu a na druhý výstup 32 při opačném smyslu sledovaného pohybu. Přitom prochází vždy jeden počítací impuls v souvislosti s každou hranou impulsů (tj. náběžnou i závěrnou) z obou výstupů bloku £ pro inkrementální odměřování, čímž se čtyřikrát zvětší jemnost základního dělení odměřovaného pohybu. Počítací impulsy pak tedy podle smyslu pohybu postupují z výstupů selekčního dekodéru £ dále bu3 na prvý vstup N-bitového obousměrného čítače £, kde způsobují změnu jeho obsahu jedním směrem, nebo na druhý vstup téhož N-bitového obousměrného čltBČe £, a způsobují změnu jeho obsahu opačným směrem než v předchozím případě.There are then pulses at the outputs of the shift registers 5 and 6 which synchronously follow the pulses at the inputs. The outputs of the two shift registers 4 and 2 are selected such that the pulses on the second output are delayed beyond the pulses on the first output - by just one period of synchronization pulses. Both outputs from both shift registers are all connected to the first to fourth inputs of the selection decoder 6. The selection decoder 6 is a circuit having the character of a communication logic circuit. Depending on the logical state of its first to fourth inputs, the selection decoder 6 allows the counting pulses to pass from its fifth input to which it is fed from the first output 71 of the synchronization pulse generator 6 to either its first output 32 or the second output 32. They have the same frequency as the synchronization pulses, but are shorter and time delayed to pass through the selection decoder 6 until the logic states of its first to fourth inputs and also their logic functions stabilize. The logic functions of the selection decoder 6 are determined such that counting pulses pass from its fifth input to its first output 31 in one sense and to the second output 32 in the opposite sense of the motion being monitored. In this case, one counting pulse, in relation to each pulse edge (i.e., rising and closing), passes through both outputs of the incremental encoder block 4, thereby increasing the fineness of the basic division of the measured motion four times. The counting pulses then proceed from the outputs of the selection decoder 6 to either the first input of the N-bit bidirectional counter 6, where it causes a change in its content in one direction, or the second input of the same N-bit bidirectional counter 6, and change its content. in the opposite direction to the previous case.

Data, tj. obsah N-bitového obousměrného čítače £ se přivádí jeho skupinovým výstupem 41 na prvý skupinový vstup oddělovacího obvodu £. Data se přes oddělovací obvod £ pak přenágejí do řídicí jednotky £. Přitom uvolnění det z oddělovacího obvodu £ je řízeno z řídicí jednotky £ přes dekodér 8 výběru informace. Kombinací hodnot logických proměnných ve skupinovém prvém výstupu řídicí jednotky £, a tím na skupinovém vstupu 81 dekodéru 8 výběru informace, ee na výstupu dekodéru 8 výběru informace, a tím i na druhém vstupu 51 oddělovacího obvodu £, vyvolá signál, kterým se umožní přenos dat oddělovacího obvodu £ do řídicí jednotky £. Déle pak postupují z oddělovacího obvodu £ z jeho skupinového výstupu 52 na skupinový vstup řídicí jednotky £. Generátor £ synchronizačních Impulsů je synchronizován vnitřním oscilátorem řídicí jednotky £, a to z jejího druhého výstupu 91 do jeho vstupu. Tím je zajištěn přenos bezchybných det z N-bitového obousměrného čítače £, protože k řízenému přenosu dat do řídicí jednotky £ nemůže dojít nikdy, když se působením počítacích impulsů mění právě obsah čítače.The data, i.e. the contents of the N-bit bidirectional counter 6, is fed by its group output 41 to the first group input of the isolation circuit 6. The data is then transmitted to the control unit 6 via the separation circuit 6. The release of dets from the separation circuit 6 is controlled from the control unit 8 via the information selection decoder 8. By combining the values of the logical variables in the group first output of the control unit 8, and thereby at the group input 81 of the information selection decoder 8, that at the output of the information selection decoder 8 and hence at the second input 51 of the separation circuit 8, the separation circuit 6 to the control unit 6. They continue to advance from the isolation circuit 5 from its group output 52 to the group input of the control unit. The synchronization pulse generator 6 is synchronized by the internal oscillator of the control unit 6 from its second output 91 to its input. This ensures error-free transmission from the N-bit bidirectional counter 6, since the controlled transmission of data to the control unit 6 can never occur when the content of the counter changes due to counting pulses.

Při obměně základního zapojení v prvém případě je dekodér 8 výběru informace nedílnou součástí řídicí jednotky 2 ^a oddělovací obvod 2 3® při přenosu det z N-bitového obousměrného čítače £ řízen do svého druhého vstupu 51 z výstupu takto upravené řídicí jednotky.In a variation of the basic wiring in the first case, the information selection decoder 8 is an integral part of the control unit 2 ^{and the} separating circuit 23, when transmitting dets from the N-bit bidirectional counter 8, is controlled to its second input 51 from the output of the modified control unit.

Základní zapojení upravené prvým způsobem je v druhém případě obměněného tak, že oddělovací obvod 2 j® nedílnou součástí řídicí jednotky 2 ⁸ skupinový výstup 41 N-bitového obousměrného čítače £ je připojen na skupinový vstup takto upraveně jednotky. Vstup dat je tak řízen přímo ve vnitřní struktuře řídicí jednotky.The basic arrangement provided in the first manner is in the second case modified so that the isolation circuit 2 is an integral part of the control unit ^{28 the} group output 41 of the N-bit bidirectional counter 6 is connected to the group input of the modified unit. The data input is thus controlled directly in the internal structure of the control unit.

Konkrétně lze zapojení realizovat například tak, že oba posuvné registry J. a 2. tvoří jeden integrovaný obvod typu 7495 (synchronní posuvný registr), kombinační logický obvod selekčního dekodéru £ je vytvořen programem paměti PROM typu 74188. N-bitový obousměrný čítač £ je možno vytvářet modulárně, řazením za sebou čtyřbitových obousměrných čítačů typu 741 93.In particular, the connection can be realized such that both shift registers 1 and 2 form one integrated circuit of type 7495 (synchronous shift register), the combination logic circuit of the selection decoder 6 is formed by a PROM program type 74188. N-bit bidirectional counter 6 can be to create modular, sequentially four-bit bidirectional counters of type 741 93.

Vynálezu se využije v automatizační technice, zvláStě při číslicovém řízení pohyblivých částí ústrojí technologických zařízení. Umožňuje stavbu číslicově řízených mechanismů, řízených s uzavřenou smyčkou zpětné vazby, tj. rychlostních a polohových servomechanismů, a to relativně jednoduše e současně při splnění vysokých nároků na přesnost a spolehlivost. Využití výhod zapojení podle vynálezu je podmíněno použitím číslicového počítače (mikronebo minipočítače) jeko řídicí jednotky systému, nebol značná část procesu vyhodnocování signálů z inkrementálního odměřování je s výhodou převedena do programu řídicího počítače. Význam výhod uvedeného zapojení lze doložit použitím v náročné aplikaci při stavbě polohového servomechanismů upínacího stolu technologického zařízení pro kladení plošných drátových spojů, kdy řídicí jednotke byle realizována 8-bitovým mikropočítačem. Při realizaci jednotlivých obvodů zapojení pro vyhodnocování signálů inkrementálního odměřování se jako zvlášl výhodné projevilo použití paměti PROM ve funkci kombinačního logického obvodu, kde snížení materiální náročnosti a složitosti zapojení je velmi výrazné.The invention is used in automation technology, especially in the numerical control of moving parts of the equipment of technological equipment. It enables the construction of numerically controlled mechanisms with closed-loop feedback, ie speed and position servomechanisms, relatively easily while meeting high demands on accuracy and reliability. To take advantage of the wiring according to the invention, the use of a digital computer (micro or minicomputer) as the control unit of the system is conditional upon a significant part of the incremental encoder signal evaluation process being preferably transferred to the control computer program. The significance of the advantages of this connection can be demonstrated by its use in demanding application in the construction of positional servomechanisms of the clamping table of the technological device for laying of printed wires, where the control unit was realized by 8-bit microcomputer. In the implementation of the individual circuitry for evaluating the incremental encoder signals, the use of PROMs in the function of a combinational logic circuit has proved to be particularly advantageous, where the reduction of the material and complexity of the circuitry is very significant.

Claims

SUBJECT OF THE INVENTION

A circuit for digital evaluation of signals from an incremental encoder with a control unit consisting of a control digital microcomputer or minicomputer, characterized in that from the incremental encoder block (6) the first output (61) is connected to the first input of the first shift register (i) and the second the output (62) is connected to the first input of the second shift register (2), wherein from the first shift register (1) the first output (11) is connected to the first input of the selection decoder (3) and the second output (12) is connected to the second input the first output (21) is connected to the third input of the selection decoder (3), and the second output (22) is connected to the fourth input of the selection decoder (3), the first output ( 3Ό is connected to the first input of the N-bit bidirectional counter (4) and the second output (32) is connected to the second input of the same N-bit bidirectional counter (4), while the group output (41) of the N-bit bidirectional counter (4) is connected to the group first input of the isolation circuit (5), the second input (51) of which is connected to the output of the information selection decoder (8) and the group output (52) to the group input of the control unit (9), the group first output of the control unit (9) being connected to the group input (81) of the information selection decoder (8) and the second output (91) of the control unit (9) connected to the generator input ) in the synchronization pulse generator (7), the first output (71) is connected to the fifth input of the selection decoder (3) and the second output (72) is connected simultaneously to the second input of the first shift register (1) and the second input of the second shift register (2).