CS201738B1

CS201738B1 - Connection of circuit for compensating the slip of asynchronous signals

Info

Publication number: CS201738B1
Application number: CS475378A
Authority: CS
Inventors: Ivan Bartunek; Stanislav Drapal; Jan Kryska; Petr Stroner
Original assignee: Ivan Bartunek; Stanislav Drapal; Jan Kryska; Petr Stroner
Priority date: 1978-07-17
Filing date: 1978-07-17
Publication date: 1980-11-28

Description

Vynález se týká zapojení obvodu pro vyrovnání skluzu asynchronních signálů s podmíněnou funkcí.The invention relates to a circuit for slip compensation of asynchronous signals with conditional function.

V mnoha aplikacích z oboru číslicové techniky se objevuje nutnost zajistit časově správnou spolupráci různých obvodů pracujících asynchronně, popřípadě generujících různá zpoždění. Mnohdy je žádoucí, aby část obvodů nebo signálů byla ve své činnosti nedotčena z hlediska časových značek, zatímco jiná část obvodů nebo signálů se musí přizpůsobovat různým synchronizačním podmínkám. Zároveň je třeba respektovat i ten případ, kdy se z obvodu řízeného časovými značkami stane v některé fázi činnosti obvod řídicí.In many applications in the field of digital technology, there is a need to ensure the timely cooperation of different circuits operating asynchronously or generating different delays. It is often desirable that a portion of the circuits or signals be intact in terms of timestamps while another portion of the circuits or signals must adapt to different synchronization conditions. At the same time, it is necessary to respect the case where the time-controlled circuit becomes a control circuit at some stage of operation.

Řešení těchto vztahů musí být efektivní, z hlediska minimálních ztrát času potřebných pro synchronizaci daných obvodů. Dosud užívaná řešení užívají buď principu hradlování jednoho generátoru časových značek, který je hlavním zdrojem řídicích signálů, nebo principu posuvného registru s podmíněnými vazbami atd. Tyto způsoby řešení vyhoví tam, kde se buď nejedná o vícenásobné paralelní ovládání různých časově závislých obvodů, u kterých je hradlování centrálního Stoj? nsmsšnt, nslw tam, tsůe nepříliš složitý soubor vstupních podmínek umožňuje výstavbu řídicího posuvného registru s podmíněnými vazbami. Potíže vzniklé v případech, které neřeší známá zapojení odstraňuje zapojení obvodu pro vyrovnání skluzu asynchronních signálů s podmíněnou funkcí, které obsahuje zdroj cyklických signálů, vyhodnocovací obvod, zdroj podmiňovacích signálů, zdroj asynchronních signálů a hradla cyklických signálů podle vynálezu. Jeho podstata spočívá v tom, že skupinový výstup zdroje asynchronních signálů je spojen se třetím skupinovým vstupem vyhodnocovacího obvodu, jehož druhý skupinový vstup je spojen se skupinovým výstupem zdroje podmiňova,cích signálu. Skupinový vstup zdroje podmiňovacích signálů je spojen s druhým skupinovým výstupem zdroje. cyklických signálů. Prvý skupinový výstup zdroje cyklických signálů je spojen s prvým skupinovým vstupem hradla cyklických signálů a s prvým skupinovým vstupem vyhodnocovacího obvodu. Skupinový výstup vyhodnocovacího obvodu je spojen se druhým skupinovým vstupem hradla cyklických signálů, jehož skupinový výstup je spojen s prvým výstupem zapojení. Skupinový výstup cyklických signálů zdroje cyklických signálů je spojen se druhým výstupem zapojení.The solution of these relationships must be effective in terms of minimum time loss for synchronization of the circuits. The solutions used so far use either the principle of gating a single time stamp generator, which is the main source of control signals, or the principle of a shift register with conditional coupling, etc. These solutions are suitable where there is not a multiple parallel control of different time-dependent circuits gated central Stoj? nsmsšnt, nslw there, tsůe not very complicated set of input conditions allows the construction of a conditional shift shift register. Problems arising in cases that are not solved by the known circuitry eliminate the slip compensation circuit of the conditional function asynchronous signals, which includes a cyclic signal source, an evaluation circuit, a conditioning signal source, an asynchronous signal source, and a cyclic signal gate according to the invention. It is based on the fact that the group output of the asynchronous signal source is connected to the third group input of the evaluation circuit, the second group input of which is connected to the group output of the conditioning signal source. The group input of the conditioning signal source is coupled to the second group output of the source. cyclic signals. The first group output of the cyclic signal source is coupled to the first group input of the cyclic signal gate and to the first group input of the evaluation circuit. The group output of the evaluation circuit is coupled to the second group input of the cyclic signal gate, the group output of which is coupled to the first wiring output. The group output of the cyclic signal source of the cyclic signal source is coupled to the second wiring output.

Zapojení obvodu pro vyrovnání skluzu asynchronních signálů s podmíněnou funkcí je zvláště výhodné, protože jednoduchým způsobem umožňuje činnost systémů složených z obvodů s různou, popřípadě proměnnou dobou pracovního cyklu s ohledem na optimální využití času. V uvedeném zapojení je dodržena zásada vedoucího postavení základního zdroje cyklických signálů, které určují rytmus práce celého systému. Část výstupních signálů generovaných v základním zdroji cyklických signálů zůstává nedotčena výskytem různých podmínek a asynchronních signálů, které, se v systému vyskytují a je k dispozici pro časové řízení dalších obvodů systému. Další část výstupních signálů generovaných v základním zdroji cyklických signálů je využívána ke snímání vnějších synchronizačních podmínek a k vyhodnocování asynchronních signálů vyskytujících se v systému. Vnější podmínky, jakož i asynchronní signály nemusí mít povahu periodického děje. Podle předem určených vztahů jsou potom vyhodnocovacím obvodem zjištěny podmínky, za kterých mohou být cyklické signály uvolňovány nebo blokovány pro potřeby synchronizace.The connection of a slip compensation circuit for asynchronous signals with a conditional function is particularly advantageous, since it makes it possible in a simple manner to operate systems composed of circuits with different or variable duty cycle times with regard to optimum use of time. In this connection, the principle of leading position of the basic source of cyclic signals, which determines the rhythm of work of the whole system, is observed. Part of the output signals generated in the basic cyclic signal source remain unaffected by the occurrence of various conditions and asynchronous signals that occur in the system and are available for timing control of other system circuits. Another part of the output signals generated in the basic cyclic signal source is used to sense external synchronization conditions and to evaluate asynchronous signals occurring in the system. The external conditions as well as the asynchronous signals need not be of a periodic nature. According to predetermined relationships, the evaluation circuit then detects conditions under which cyclic signals can be released or blocked for synchronization.

Technické prostředky, jimiž je zapojení obvodu realizováno, jsou vesměs známé obvody číslicové techniky, a nejsou proto podrobně popsány. Zdroj 1 cyklických signálů je generátor skupiny časových značek, cyklicky se opakujících. Vyhodnocovací obvod 2 je kodér, složený z logických hradel a doplněný klopnými obvody. Zdroj 3 podmiňovacích signálů může být realizován jako kombinační obvod, který shromažďuje a zpracovává podmínky synchronizace. Zdrojem 4 asynchronních signálů jsou sekvenční obvody, které charakterizují funkci synchronizovaného zařízení. Hradlo 5 logických signálů představuje skupinu obvodů hradlující cyklické signály pro potřebu navazujících obvodů.The technical means by which the circuitry is realized are generally known digital circuits and are therefore not described in detail. The cyclic signal source 1 is a generator of a group of time stamps, cyclically repeating. The evaluation circuit 2 is an encoder composed of logic gates and completed with flip-flops. The conditioning signal source 3 may be implemented as a combination circuit that collects and processes the synchronization conditions. The source of 4 asynchronous signals are sequential circuits that characterize the function of the synchronized device. Gate 5 of logic signals represents a group of circuits gating cyclic signals for the needs of downstream circuits.

Jednotlivé části zapojení jsou podle vynálezu zapojeny takto: Skupinový výstup 17 zdroje 4 asynchronních signálů je spojen se třetím skupinovým vstupem 11 vyhodnocovacího obvodu 2. Druhý skupinový vstup 10 vyhodnocovacího obvodu 2 je spojen s druhým skupinovým vstupem 7 zdroje 1 cyklických signálů. Prvý skupinový výstup 8 zdroje 1 cyklických signálů je spojen s prvým skupinovým vstupem 12 hradla 5 cyklických signálů a s prvým skupinovým vstupem 9 vyhodnocovacího obvodu. Skupinový výstup 18 vyhodnocovacího obvodu 2 je spojen s druhým skupinovým vstupem 13 hradla 5 cyklických signálů. Skupinový výstup 14 hradla 5 cyklických signálů je spojen s prvým výstupem 19 zapojení. Skupinový výstup 6 cyklických signálů zdroje 1 cyklických signálů je spojen s druhým výstupem 20 zapojení.According to the invention, the individual parts of the circuit are connected as follows: The group output 17 of the asynchronous signal source 4 is connected to the third group input 11 of the evaluation circuit 2. The second group input 10 of the evaluation circuit 2 is connected to the second group input 7 of the cyclic signal source 1. The first group output 8 of the cyclic signal source 1 is coupled to the first group input 12 of the cyclic signal gate 5 and to the first group input 9 of the evaluation circuit. The group output 18 of the evaluation circuit 2 is connected to the second group input 13 of the gate 5 of the cyclic signals. The group output 14 of the gate 5 of the cyclic signals is coupled to the first output 19 of the wiring. The group output 6 of the cyclic signal source 1 of the cyclic signal source 1 is coupled to the second wiring output 20.

Zapojení obvodu pro vyrovnání skluzu asynchronních signálů s podmíněnou funkcí, realizované podle vynálezu, zajišťuje časově správnou spolupráci obvodů s různými dobami pracovního cyklu. Využíváním různých synchronizačních podmínek se dosáhne toho, že některé signály generované zdrojem 1 cyklických signálů zůstávají synchronizačními podmínkami nedotčeny, zatímco jiné jsou na základě těchto podmínek hradlovány.The circuitry of the conditional function asynchronous slip compensation circuit implemented in accordance with the present invention ensures that the circuits cooperate correctly at different duty cycle times. By using different synchronization conditions, some signals generated by the cyclic signal source 1 remain unaffected by the synchronization conditions, while others are gated based on these conditions.

Zdroj 1 cyklických signálů generuje soubor cyklických signálů, z nichž některé jsou vedeny z jeho skupinového výstupu 6 na výstup 20 zapojení, kde jsou k dispozici pro potřeby obvodů zařízení, jehož je popsané zapojení součástí. Z výstupu 7 zdroje 1 cyklických signálů se odebírají časové signály pro snímání podmínek synchronizace, které jsou obsaženy ve zdroji 3 podmiňovacích signálů. Cyklické signály, které se odebírají z výstupu 8 zdroje 1 cyklických signálů se vedou na prvý skupinový vstup 9 vyhodnocovacího obvodu 2, kde slouží ke správnému časování funkce tohoto vyhodnocovacího obvodu 2. Funkce vyhodnocovacího obvodu 2 spočívá v tom, že porovnává asynchronní signály přiváděné na jeho třetí skupinový vstup 11 se synchronně snímanými podmínkami přiváděnými na jeho druhý skupinový vstup 10. Na základě porovnání signálů ma obou těchto vstupech 10, 11 vydá potom vyhodnocovací obvod 2 na svém skupinovém výstupu 18 ve správný časový okamžik signál k uvolnění nebo uzavření hradla 5 cyklických signálů přes jeho druhý skupinový vstup 13. Hradlo 5 cyklických signálů potom buď propustí nebo nepropustí cyklické signály ze svého skupinového vstupu 12 na svůj skupinový výstup 14 a dále na prvý výstup 19 zapojení. Odtud jsou takto hradlované cyklické signály k dispozici pro další obvody zařízení, jehož je popsané zapojení součástí.The cyclic signal source 1 generates a set of cyclic signals, some of which are routed from its group output 6 to the wiring output 20, where they are available for the circuitry of the device of which the wiring of the components is described. From the output 7 of the cyclic signal source 1, time signals for sensing the synchronization conditions that are contained in the conditioning signal source 3 are taken. The cyclic signals that are taken from the output 8 of the cyclic signal source 1 are applied to the first group input 9 of the evaluation circuit 2, where the timing of the operation of this evaluation circuit 2 is correct. The function of the evaluation circuit 2 is to compare asynchronous signals the third group input 11 with synchronously sensed conditions applied to its second group input 10. By comparing the signals m and both of these inputs 10, 11, the evaluation circuit 2 then outputs a signal to release or close the gate 5 cyclic signals at its correct time point. via its second group input 13. The cyclic signal gate 5 then either passes or does not pass the cyclic signals from its group input 12 to its group output 14 and then to the first wiring output 19. From there, the gated cyclic signals are available for the other circuits of the device of which the circuitry of the components is described.

Zapojení se uplatní v oblasti číslicové techniky v aplikacích, kde je nutno zajistit časově správnou spolupráci obvodů s různou dobou pracovního cyklu.The circuit is used in the field of digital technology in applications where it is necessary to ensure time-correct cooperation of circuits with different duty cycle times.

Claims

Circuit for slip compensation of asynchronous signals with conditional function, which comprises a cyclic signal source, an evaluation circuit, a conditional signal source, an asynchronous signal source and a cyclic signal gate, characterized in that the group output (17) of the asynchronous signal source (4) is coupled with a third group input (11) of the evaluation circuit (2), the second group input (10) of which is coupled to the group output (16) of the conditional signal source (3), whose group input (15) is coupled to the second group output (7) a cyclic signal source (1), the first group output (8) of which is connected to the first group gate input (12). (5) cyclic signals and a first group input (9) of the evaluation circuit (2), whose group output (18) is connected to the second group input (13) of the gate (5) of the cyclic signals, whose group output (14) is connected (6) cyclic signal source (1) cyclics first output (19) wiring, whose second signal output (20) is connected to a group output